[go: up one dir, main page]

CN101834162A - 芯片封装结构及方法 - Google Patents

芯片封装结构及方法 Download PDF

Info

Publication number
CN101834162A
CN101834162A CN200910106126A CN200910106126A CN101834162A CN 101834162 A CN101834162 A CN 101834162A CN 200910106126 A CN200910106126 A CN 200910106126A CN 200910106126 A CN200910106126 A CN 200910106126A CN 101834162 A CN101834162 A CN 101834162A
Authority
CN
China
Prior art keywords
chip
width
length
spacer layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910106126A
Other languages
English (en)
Inventor
傅敬尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMBIT ELECTRONICS (ZHONGSHAN) Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
AMBIT ELECTRONICS (ZHONGSHAN) Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMBIT ELECTRONICS (ZHONGSHAN) Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical AMBIT ELECTRONICS (ZHONGSHAN) Co Ltd
Priority to CN200910106126A priority Critical patent/CN101834162A/zh
Priority to US12/507,154 priority patent/US20100230826A1/en
Publication of CN101834162A publication Critical patent/CN101834162A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W76/40—
    • H10W74/114—
    • H10W72/01308—
    • H10W72/07311—
    • H10W72/07352—
    • H10W72/07353—
    • H10W72/075—
    • H10W72/321—
    • H10W72/334—
    • H10W72/354—
    • H10W72/381—
    • H10W72/884—
    • H10W72/931—
    • H10W72/952—
    • H10W74/00—
    • H10W90/734—
    • H10W90/754—

Landscapes

  • Packages (AREA)
  • Packaging Frangible Articles (AREA)
  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

一种芯片封装结构，包括基板、间隔垫层、芯片及多个焊线。基板上设有多个金手指，间隔垫层与基板一体成型。芯片通过黏着剂固定于间隔垫层上，所述芯片包括多个焊垫。所述间隔垫层的长度和宽度小于所述芯片的长度和宽度。所述焊线电性连接所述金手指和所述焊垫。因为间隔垫层的长度和宽度小于芯片的长度和宽度，从而在黏晶过程中，银胶不会污染基板的金手指和芯片。本发明还提供一种芯片封装方法。

Description

芯片封装结构及方法
技术领域
本发明涉及一种芯片封装结构，尤指一种防止黏晶胶污染芯片的封装结构。
背景技术
在电子产品功能不断增加而体积又必须轻薄短小的趋势下，芯片的体积也必须轻薄短小，从而芯片的封装已成为封装产业普遍面对的挑战。
请参照图4，揭示了一种现有芯片封装结构500。所述芯片封装结构500包括基板510、间隔垫层520、芯片530、多个焊线540及黏着剂550，间隔垫层520的长度和宽度大于芯片530的长度和宽度。在芯片530封装过程中，间隔垫层520首先在黏晶站通过黏着剂550固定于基板510上，再将芯片530通过黏着剂550固定于间隔垫层520上。接着在打线站将芯片530的焊垫532与基板510的金手指512通过焊线540电性连接。最后再以黑胶560将芯片530和焊线540封固于其中。
然而因间隔垫层520的长度和宽度大于芯片530的长度和宽度，在黏晶过程中很容易发生溢胶而造成银胶污染芯片，进而造成产品不良率上升。同时，因需单独制作和组装间隔垫层520，而延长了生产周期，增加了成本。
发明内容
有鉴于此，需提供一种防止黏晶胶污染芯片的芯片封装结构。
还需提供一种防止黏晶胶污染芯片的芯片封装方法。
一种芯片封装结构，包括基板、间隔垫层、芯片及多个焊线。基板上设有多个金手指，间隔垫层与基板一体成型。芯片是通过黏着剂固定于间隔垫层之上，所述芯片包括多个焊垫。所述间隔垫层的长度和宽度小于所述芯片的长度和宽度。所述焊线电性连接所述金手指和所述焊垫。
一种芯片封装方法，用于将芯片封装于基板上，所述芯片包括多个焊垫，所述基板包括多个金手指。所述方法包括：在基板上以电镀方式生成间隔垫层；将所述芯片固定于所述间隔垫层上；电性连接所述金手指和所述焊垫；及封装所述芯片；其中，所述间隔垫层的长度和宽度小于所述芯片的长度和宽度。
本发明的芯片封装结构，因为间隔垫层的长度和宽度小于芯片的长度和宽度，从而在黏晶过程中，银胶不会污染基板的金手指和芯片。
附图说明
图1是本发明的芯片封装结构的剖视示意图。
图2是本发明另一种实施方式的芯片封装结构的剖视示意图。
图3是本发明的芯片封装方法。
图4是现有芯片封装结构的剖视示意图。
具体实施方式
图1是本发明的芯片封装结构100的剖视示意图。本发明的芯片封装结构100包括基板10、间隔垫层20、芯片30、多个焊线40及黏着剂50。
基板10为印刷电路板，其上设有多个金手指12。
间隔垫层20与基板10一体成型。间隔垫层20的厚度大于金手指12的厚度，其长度和宽度小于芯片30的长度和宽度。多个金手指12分布于间隔垫层20的外围。在本实施方式中，间隔垫层20与金手指12的材质相同，均为导电材料，且间隔垫层20的制造方法与金手指12的制造方法一样，均通过电镀方式生成。在其它实施方式中，间隔垫层20的材质也可与金手指12的材质不相同，为其它导电材料，如硅胶或其它热膨胀系数与芯片30接近的金属。
芯片30包括多个焊垫32，所述焊垫32通过所述焊线40与基板10上的金手指12电性连接。在本实施方式中，芯片30为厚度小于或等于50微米(um)的薄芯片。
黏着剂50用于将芯片30黏着于间隔垫层20之上。在本实施方式中，黏着剂50为银胶。因间隔垫层20的尺寸小于芯片30的尺寸，从而间隔垫层20与焊垫32以及金手指12之间有较大的缓冲空间，所以不至于因为溢胶或其它银胶控制不良的问题而污染焊垫32及金手指12。且间隔垫层20的厚度大于基板10金手指12的厚度，进一步加大了间隔垫层20与金手指12之间的缓冲空间，更进一步防止污染金手指12。在其它实施方式中，黏着剂50也可以采用其它适当的黏着剂。
因本发明的间隔垫层20与基板10通过电镀方式一体成型，从而在整个生产过程中不需额外制作和固定间隔垫层20，进而缩短了生产周期，降低了成本。
本发明的芯片封装结构100还包括封胶体60。封胶体60位于基板10上，用于将间隔垫层20、芯片30及所述焊线40封固于封胶体60中。在本实施方式中，封胶体60为黑胶。
图2是本发明另一种实施方式的芯片封装结构200的剖视示意图，芯片封装结构200的结构与芯片封装结构100的结构相同，并能完成相同的功能，实现相同的效果。芯片封装结构200与芯片封装结构100之区别在于：芯片封装结构200包括一个有台阶的间隔垫层220。间隔垫层220与基板210通过电镀方式一体成型，其包括第一垫层222和第二垫层224。第一垫层222的长度和宽度小于第二垫层224的长度和宽度，从而在第一垫层222和第二垫层224之间形成一个台阶226，同时第一垫层222的长度和宽度小于芯片230的长度和宽度。芯片230通过黏着剂250固定于间隔垫层220上，黏着剂250覆盖芯片230与所述第一垫片222相连的两表面及所述第一垫片222和所述第二垫片224之间的台阶226。在本实施方式中，第二垫层224的长度和宽度可以小于芯片230的长度和宽度也可以大于芯片230的长度和宽度。
图3是本发明芯片封装方法，用于将芯片30封装于基板10上，所述芯片30包括多个焊垫32，所述基板10包括多个金手指12。在步骤301，在基板10上以一体成型的方式生成间隔垫层20。在本实施方式中，间隔垫层20通过电镀方式生成，间隔垫层20的厚度大于所述金手指12的厚度。在步骤303，通过黏着剂50将芯片30固定于间隔垫层20上。在本实施方式中，所述间隔垫层20的长度和宽度小于芯片30的长度和宽度。在其它实施方式中，所述间隔垫层为台阶式，其长度和宽度小于芯片30的长度和宽度。在步骤305，通过焊线40电性连接所述金手指12和所述焊垫32。在步骤307，通过封胶体60将间隔垫层20、芯片30及所述焊线40封固于封胶体60中。在本实施方式中，芯片30为厚度小于或等于50微米的薄芯片。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
基板，包括多个金手指；
间隔垫层，与所述基板一体成型；
芯片，通过黏着剂固定于所述间隔垫层之上，所述芯片包括多个焊垫，所述间隔垫层的长度和宽度小于所述芯片的长度和宽度；及
多个焊线，用于电性连接所述金手指和所述焊垫。
2.如权利要求1所述的芯片封装结构，其特征在于，通过电镀方式与所述基板一体成型，且所述间隔垫层的厚度大于每一个金手指的厚度。
3.如权利要求1或2所述的芯片封装结构，其特征在于，所述间隔垫层包括第一垫层和第二垫层，所述第一垫层位于所述芯片和所述第二垫层之间，所述第一垫层和所述第二垫层之间形成一个台阶。
4.如权利要求3所述的芯片封装结构，其特征在于，所述第一垫层的长度和宽度小于所述第二垫层的长度和宽度，且小于所述芯片的长度和宽度。
5.如权利要求1所述的芯片封装结构，其特征在于，所述芯片的厚度小于或等于50微米。
6.一种芯片封装方法，用于将芯片封装于基板上，所述芯片包括多个焊垫，所述基板包括多个金手指，其特征在于，所述方法包括：
在基板上以电镀方式生成间隔垫层；
将所述芯片固定于所述间隔垫层上；
电性连接所述金手指和所述焊垫；及
封装所述芯片；
其中，所述间隔垫层的长度和宽度小于所述芯片的长度和宽度。
7.如权利要求6所述的芯片封装方法，其特征在于，所述间隔垫层的厚度大于每一个金手指的厚度。
8.如权利要求6或7所述的芯片封装方法，其特征在于，所述间隔垫层包括第一垫层和第二垫层，所述第一垫层位于所述芯片和所述第二垫层之间，所述第一垫层和所述第二垫层之间形成一台阶。
9.如权利要求8所述的芯片封装方法，其特征在于，所述第一垫层的长度和宽度小于所述第二垫层的长度和宽度，且小于所述芯片的长度和宽度。
10.如权利要求6所述的芯片封装方法，其特征在于，所述芯片的厚度小于或等于50微米。
CN200910106126A 2009-03-12 2009-03-12 芯片封装结构及方法 Pending CN101834162A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910106126A CN101834162A (zh) 2009-03-12 2009-03-12 芯片封装结构及方法
US12/507,154 US20100230826A1 (en) 2009-03-12 2009-07-22 Integrated circuit package assembly and packaging method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910106126A CN101834162A (zh) 2009-03-12 2009-03-12 芯片封装结构及方法

Publications (1)

Publication Number Publication Date
CN101834162A true CN101834162A (zh) 2010-09-15

Family

ID=42718188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910106126A Pending CN101834162A (zh) 2009-03-12 2009-03-12 芯片封装结构及方法

Country Status (2)

Country Link
US (1) US20100230826A1 (zh)
CN (1) CN101834162A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593079A (zh) * 2012-03-15 2012-07-18 南通富士通微电子股份有限公司 芯片封装结构及芯片封装方法
CN103700656A (zh) * 2012-09-27 2014-04-02 国碁电子(中山)有限公司 厚膜混合电路结构及制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM425478U (en) * 2011-11-14 2012-03-21 Hon Hai Prec Ind Co Ltd Printed circuit board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US7227245B1 (en) * 2004-02-26 2007-06-05 National Semiconductor Corporation Die attach pad for use in semiconductor manufacturing and method of making same
US7612457B2 (en) * 2007-06-21 2009-11-03 Infineon Technologies Ag Semiconductor device including a stress buffer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593079A (zh) * 2012-03-15 2012-07-18 南通富士通微电子股份有限公司 芯片封装结构及芯片封装方法
CN103700656A (zh) * 2012-09-27 2014-04-02 国碁电子(中山)有限公司 厚膜混合电路结构及制造方法

Also Published As

Publication number Publication date
US20100230826A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
JP5635661B1 (ja) イメージセンサの２段階封止方法
JP5378781B2 (ja) 半導体装置の製造方法および半導体装置
CN102201414B (zh) 半导体存储装置及其制造方法
CN102344110B (zh) 微机电系统器件的方形扁平无引脚封装结构及方法
CN101373761B (zh) 多芯片模块封装件
CN102117817A (zh) 影像感测芯片的超薄式封装结构及其封装方法
JP2001274316A (ja) 半導体装置及びその製造方法
JP5956783B2 (ja) 半導体装置の製造方法
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
CN108417499A (zh) 空腔封装结构及其制造方法
CN101834162A (zh) 芯片封装结构及方法
CN104600041B (zh) 一种双面散热半导体的封装结构及其封装方法
US7705437B2 (en) Semiconductor device
CN102270584A (zh) 电路板结构、封装结构与制作电路板的方法
JP5214356B2 (ja) 半導体装置の製造方法
TWI359481B (en) Sensor semiconductor package and method thereof
CN101494210A (zh) 导线架以及封装结构
CN100533721C (zh) 芯片封装结构及其制造方法
CN105990298A (zh) 一种芯片封装结构及其制备方法
CN102543910A (zh) 芯片封装件及其制造方法
CN101355071A (zh) 导线架式的半导体封装件及其制法
CN207834270U (zh) 一种封装结构
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺
CN101188202A (zh) 感测式封装件及其制造方法
CN203481210U (zh) 一种基于框架采用点胶技术的扁平封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100915