CN101803477A - Electronic component package and method for manufacturing the same - Google Patents
Electronic component package and method for manufacturing the same Download PDFInfo
- Publication number
- CN101803477A CN101803477A CN200880107976A CN200880107976A CN101803477A CN 101803477 A CN101803477 A CN 101803477A CN 200880107976 A CN200880107976 A CN 200880107976A CN 200880107976 A CN200880107976 A CN 200880107976A CN 101803477 A CN101803477 A CN 101803477A
- Authority
- CN
- China
- Prior art keywords
- distributing board
- electronic component
- wiring board
- adhesive linkage
- component package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
- H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
- H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09354—Ground conductor along edge of main surface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H10W72/5445—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Combinations Of Printed Boards (AREA)
- Casings For Electric Apparatus (AREA)
Abstract
Description
技术领域technical field
本发明涉及将线圈、半导体等电子部件安装在配线板(配線板,布线板)上的电子部件封装体(パツケ一ジ,封装,组件)及其制造方法。The present invention relates to an electronic component package (package, package) in which electronic components such as coils and semiconductors are mounted on a wiring board (wiring board, wiring board) and a manufacturing method thereof.
背景技术Background technique
近年来,伴随着便携电话等电子设备的小型化、高功能化,为了抑制线圈、半导体等电子部件不受来自外部的电场和/或磁场的影响,或者为了使从线圈和/或半导体产生的电场和/或磁场不影响周围的电路,需要将这多个电子部件一起屏蔽(シ一ルド)。In recent years, with the miniaturization and high-performance of electronic equipment such as mobile phones, in order to prevent electronic components such as coils and semiconductors from being affected by external electric fields and/or magnetic fields, or to prevent Electric fields and/or magnetic fields do not affect surrounding circuits, and it is necessary to shield these multiple electronic components together.
图22A是专利文献1所示的以往的电子部件封装体107的分解立体图。图22B是电子部件封装体107的剖视图。FIG. 22A is an exploded perspective view of a conventional
如图22A所示,在印刷配线板104(印刷电路布线板)上安装有多个电子部件103。在印刷配线板104的端部形成有接地盘105(ア一スパツド)。如图22B所示,金属盖101的端部102被载置并通过焊锡106固定在印刷配线板104的接地盘105上,成为电子部件封装体107。金属盖101也通过焊锡106固定在最高的电子部件103的顶面(天井面)上,控制电子部件封装体107的厚度。As shown in FIG. 22A , a plurality of
在以往的电子部件封装体107中,为了调整电子部件封装体107的高度或者确保封装体107的强度,需要将最高的电子部件103安装在电子部件封装体107的大致中央部。由金属盖101的热膨胀等产生的应变直接向固定于金属盖101的电子部件103传递。该应变会在电子部件103的钎焊部分产生应力,具有给电子部件103的可靠性带来影响的可能性。In the conventional
另外,在以往的电子部件封装体107中,电子部件103的厚度的偏差和/或安装后的电子部件103的高度的偏差给金属盖101的高度的偏差带来影响。进而,在电子部件103的高度变得比设计值高时,在金属盖101的端部102与印刷配线板104的接地盘105之间产生间隙。该间隙会给金属盖101的屏蔽特性带来影响,具有使金属盖101的安装强度下降的可能性。In addition, in the conventional
另外,在以往的电子部件封装体107中,只能在印刷配线板104的单面安装电子部件103。In addition, in conventional
图23是专利文献2所记载的其他的以往的电子部件封装体301的立体图。安装于基板302的表面的线圈、半导体等电子部件303通过由环氧树脂等绝缘树脂构成的密封体304密封。在密封体304的表面形成有镀镍层305。FIG. 23 is a perspective view of another conventional
为了提高以往的电子部件封装体301的生产率,需要增大基板302的面积,一起制作多个电子部件封装体301。多个电子部件封装体301通过冲切(ダイシング,dicing)分割为预定的尺寸。In order to improve the productivity of the conventional
若基板302的面积变大,基板302的弯曲、起伏变大,在基板302内的密封304的厚度上容易产生不均。存在液体状的绝缘树脂从基板302的表面向外部泄漏的情况。When the area of the
在将填充于基板302的液体状的绝缘树脂加热固化数小时时,如果不正确地将较大的基板302保持水平,则具有在密封304的厚度上产生不均、进而液体状的绝缘树脂从基板302的表面向外部泄漏的情况。When the liquid insulating resin filled in the
为了在多个基板302之上填充成为密封304的绝缘树脂并使其固化,干燥机需要具有较多的架子。但是实际上难以将这些架子都保持为水平,加热时具有架子本身倾斜、变形的情况。In order to fill and cure the insulating resin to be the
在加热时,具有基板302本身由于热膨胀而形变、弯曲的情况,由此产生密封304的厚度不均。When heated, the
另外,在电子部件封装体301中,需要形成为了得到屏蔽效果而形成的镀镍层305的工序,工时增加。另外,由于通过成为密封304的环氧树脂等绝缘树脂密封电子部件303的工序,成本提高。In addition, in the
进而,在以往的电子部件封装体301中,通过冲切在2个方向上将较大的基板302切断,由冲切所需要的时间和/或设备引起的成本变大。Furthermore, in the conventional
专利文献1:特开2003-309397号公报Patent Document 1: JP-A-2003-309397
专利文献2:特开平11-163583号公报Patent Document 2: Japanese Unexamined Patent Publication No. 11-163583
发明内容Contents of the invention
电子部件封装体具备:第1配线板,安装在第1配线板的上面上的电子部件,设置在第1配线板的上面上的粘接层,设置在粘接层的上面上的第2配线板,和覆盖第1配线板的上面、第2配线板与电子部件的金属盖。第2配线板比第1配线板小。The electronic component package includes: a first wiring board, an electronic component mounted on the upper surface of the first wiring board, an adhesive layer provided on the upper surface of the first wiring board, and an adhesive layer provided on the upper surface of the adhesive layer. The second wiring board, and the metal cover covering the upper surface of the first wiring board, the second wiring board and electronic components. The second wiring board is smaller than the first wiring board.
在该电子部件封装体中,即使在金属盖上产生应变,也不会在电子部件上产生不需要的应力。In this electronic component package, even if strain is generated on the metal cover, unnecessary stress is not generated on the electronic component.
附图说明Description of drawings
图1A是实施方式1中的电子部件封装体的分解立体图。FIG. 1A is an exploded perspective view of the electronic component package in Embodiment 1. FIG.
图1B是实施方式1中的电子部件封装体的立体图。FIG. 1B is a perspective view of the electronic component package in Embodiment 1. FIG.
图1C是实施方式1中的其他的金属盖的立体图。FIG. 1C is a perspective view of another metal cover in Embodiment 1. FIG.
图2是实施方式1中的电子部件封装体的仰视立体图。FIG. 2 is a bottom perspective view of the electronic component package in Embodiment 1. FIG.
图3是表示实施方式1中的电子部件封装体的制造方法的立体图。3 is a perspective view showing a method of manufacturing the electronic component package in Embodiment 1. FIG.
图4是表示实施方式1中的电子部件封装体的制造方法的立体图。4 is a perspective view showing a method of manufacturing the electronic component package in Embodiment 1. FIG.
图5是表示实施方式1中的电子部件封装体的制造方法的立体图。5 is a perspective view showing a method of manufacturing the electronic component package in Embodiment 1. FIG.
图6A是实施方式2中的电子部件封装体的分解立体图。6A is an exploded perspective view of the electronic component package in Embodiment 2. FIG.
图6B是实施方式2中的电子部件封装体的立体图。6B is a perspective view of the electronic component package in Embodiment 2. FIG.
图6C是实施方式2中的其他的金属盖的立体图。6C is a perspective view of another metal cover in Embodiment 2. FIG.
图7A是实施方式2中的电子部件封装体的仰视立体图。7A is a bottom perspective view of the electronic component package in Embodiment 2. FIG.
图7B是实施方式2中的其他的电子部件封装体的仰视立体图。7B is a bottom perspective view of another electronic component package in Embodiment 2. FIG.
图8是表示图6B所示的电子部件封装体的制造方法的立体图。FIG. 8 is a perspective view showing a method of manufacturing the electronic component package shown in FIG. 6B .
图9是本发明的实施方式3中的电子部件封装体的分解立体图。9 is an exploded perspective view of the electronic component package in Embodiment 3 of the present invention.
图10A是实施方式3中的电子部件封装体的立体图。10A is a perspective view of an electronic component package in Embodiment 3. FIG.
图10B是实施方式3中的电子部件封装体的仰视立体图。10B is a bottom perspective view of the electronic component package in Embodiment 3. FIG.
图11是表示实施方式3中的电子部件封装体的制造方法的立体图。FIG. 11 is a perspective view showing a method of manufacturing the electronic component package in Embodiment 3. FIG.
图12是表示实施方式3中的电子部件封装体的制造方法的立体图。12 is a perspective view showing a method of manufacturing the electronic component package in Embodiment 3. FIG.
图13A本发明的是实施方式4中的电子部件封装体的立体图。FIG. 13A is a perspective view of an electronic component package in Embodiment 4 of the present invention.
图13B是图13A所示的电子部件封装体的线13B-13B上的剖视图。Fig. 13B is a cross-sectional view taken along
图14是实施方式4中的电子部件封装体的仰视立体图。14 is a bottom perspective view of the electronic component package in Embodiment 4. FIG.
图15是表示实施方式4中的电子部件封装体的制造方法的立体图。15 is a perspective view showing a method of manufacturing the electronic component package in Embodiment 4. FIG.
图16是表示实施方式4中的电子部件封装体的制造方法的立体图。16 is a perspective view showing a method of manufacturing the electronic component package in Embodiment 4. FIG.
图17是表示实施方式4中的电子部件封装体的制造方法的立体图。17 is a perspective view showing a method of manufacturing the electronic component package in Embodiment 4. FIG.
图18是表示实施方式4中的电子部件封装体的制造方法的立体图。18 is a perspective view showing a method of manufacturing the electronic component package in Embodiment 4. FIG.
图19A是表示实施方式4中的电子部件封装体的制造方法的剖视图。19A is a cross-sectional view showing a method of manufacturing the electronic component package in Embodiment 4. FIG.
图19B是表示实施方式4中的电子部件封装体的制造方法的剖视图。19B is a cross-sectional view showing a method of manufacturing the electronic component package in Embodiment 4. FIG.
图20是表示实施方式4中的电子部件封装体的制造方法的立体图。20 is a perspective view showing a method of manufacturing the electronic component package in Embodiment 4. FIG.
图21是表示实施方式4中的电子部件封装体的制造方法的立体图。21 is a perspective view showing a method of manufacturing the electronic component package in Embodiment 4. FIG.
图22A是以往的电子部件封装体的分解立体图。22A is an exploded perspective view of a conventional electronic component package.
图22B是以往的电子部件封装体的剖视图。22B is a cross-sectional view of a conventional electronic component package.
图23是其他的以往的电子部件封装体的立体图。FIG. 23 is a perspective view of another conventional electronic component package.
符号说明Symbol Description
112:金属盖112: metal cover
112A:顶面部112A: top face
112B:侧面部(第1侧面部)112B: side part (first side part)
112C:侧面部(第1侧面部)112C: side part (the first side part)
113:配线板(第1配线板)113: Wiring board (1st wiring board)
113C:端部(第1端部)113C: end (first end)
113D:端部(第2端部)113D: end (second end)
114:配线板(第2配线板)114: Wiring board (2nd wiring board)
115:粘接层(第1粘接层)(接着層,粘合层)115: Adhesive layer (first adhesive layer) (adhesive layer, adhesive layer)
116:电子部件(第1电子部件)116: Electronic component (1st electronic component)
120A:通孔120A: Through hole
154:配线板(第3配线板)154: Wiring board (3rd wiring board)
155:粘接层(第2粘接层)155: Adhesive layer (second adhesive layer)
212:金属盖212: metal cover
212A:顶面部(天面部)212A: top face (celestial face)
212B:侧面部(第1侧面部)212B: side part (first side part)
212C:侧面部(第1侧面部)212C: side part (the first side part)
213:配线板(第1配线板)213: Wiring board (1st wiring board)
213C:端部(第1端部)213C: end (first end)
213D:端部(第2端部)213D: end (second end)
214:配线板(第2配线板)214: Wiring board (2nd wiring board)
215:粘接层(第1粘接层)215: Adhesive layer (first adhesive layer)
216A:电子部件(第1电子部件)216A: Electronic component (1st electronic component)
216B:电子部件(第2电子部件)216B: Electronic component (second electronic component)
220A:通孔220A: Through hole
254:配线板(第3配线板)254: Wiring board (3rd wiring board)
255:粘接层(第2粘接层)255: Adhesive layer (second adhesive layer)
264:配线板(第4配线板)264: Wiring board (4th wiring board)
265:粘接层(第3粘接层)265: Adhesive layer (third adhesive layer)
274:配线板(第5配线板)274: Wiring board (5th wiring board)
275:粘接层(第4粘接层)275: Adhesive layer (4th adhesive layer)
312:填充层312: fill layer
313:配线板(第1配线板)313: Wiring board (1st wiring board)
313C:端部(第1端部)313C: end (first end)
313D:端部(第2端部)313D: end (second end)
314:配线板(第2配线板)314: Wiring board (2nd wiring board)
315:粘接层(第1粘接层)315: Adhesive layer (first adhesive layer)
316:电子部件316: Electronic components
320A:通孔320A: through hole
323:填充材料323: Filling material
354:配线板(第3配线板)354: Wiring board (3rd wiring board)
355:粘接层(第2粘接层)355: Adhesive layer (second adhesive layer)
412:金属盖412: metal cover
412A:顶面部412A: top face
412B:侧面部(第1侧面部)412B: side part (first side part)
412C:侧面部(第1侧面部)412C: side part (the first side part)
413:配线板(第1配线板)413: Wiring board (1st wiring board)
413C:端部(第1端部)413C: end (first end)
413D:端部(第2端部)413D: end (second end)
414:配线板(第2配线板)414: Wiring board (2nd wiring board)
415:粘接层(第1粘接层)415: Adhesive layer (first adhesive layer)
416A:电子部件(第1电子部件)416A: Electronic component (1st electronic component)
416B:电子部件(第2电子部件)416B: Electronic component (second electronic component)
429A:通孔429A: Through hole
453:配线板(第7配线板)453: Wiring board (7th wiring board)
454:配线板(第3配线板)454: Wiring board (3rd wiring board)
455:粘接层(第2粘接层)455: Adhesive layer (second adhesive layer)
464:配线板(第4配线板)464: Wiring board (4th wiring board)
465:粘接层(第5粘接层)465: Adhesive layer (fifth adhesive layer)
474:配线板(第5配线板)474: Wiring board (5th wiring board)
475:粘接层(第6粘接层)475: Adhesive layer (6th adhesive layer)
485:粘接层(第3粘接层)485: Adhesive layer (third adhesive layer)
495:粘接层(第4粘接层)495: Adhesive layer (4th adhesive layer)
1112B:边(第1边)1112B: side (1st side)
1212B:边(第1边)1212B: side (1st side)
1412B:边(第1边)1412B: side (1st side)
1112C:边(第2边)1112C: side (2nd side)
1212C:边(第2边)1212C: side (second side)
1412C:边(第2边)1412C: side (2nd side)
具体实施方式Detailed ways
(实施方式1)(Embodiment 1)
图1A是实施方式1中的电子部件封装体111的分解立体图。金属盖112是将金属板冲压加工弯折成コ字状而形成的,具有爪118。具体地说,金属盖112具有顶面部112A、侧面部112B、112C和爪118。顶面部112A具有矩形状,其具有互相相反侧的边1112B、1112C和互相相反侧的边1112D、1112E。侧面部112B、112C从顶面部112A的边1112B、1112C分别向下方延伸。爪118从边1112D向下方延伸。爪118在将金属盖112固定于配线板113时,对金属盖112进行定位,为较小的突起状,或者将金属板的一部分弯折而成。爪118也可以具有钩子形状。FIG. 1A is an exploded perspective view of
在配线板113的上面113A上,安装有多个电子部件116。电子部件116为高频用半导体、芯片线圈(チツプコイル)等芯片部件,也可以是产生电磁噪音或者容易受到周围的电磁噪音的影响的部件。A plurality of
在配线板113的上面113A与下面113B上设有配线图形和/或焊料抗蚀剂(ソルダ一レジスト)。在配线板114的上面114A与下面114B上设有配线图形和/或焊料抗蚀剂。在配线板154的上面154A与下面154B上设有配线图形和/或焊料抗蚀剂。电子部件116具有通过钎焊连接于配线板113的上面113A的外部电极部。配线板113、114、154为印刷配线板,但也可以是其他的配线板。Wiring patterns and/or solder resists are provided on the
配线板114经由粘接层115在配线板113的端部113C固定于上面113A。即,在配线板113的端部113C在上面113A设有粘接层115,在粘接层115上固定有配线板114。配线板154经由粘接层155在配线板113的端部113C的相反侧的端部113D上固定于上面113A。即,在配线板113的端部113D在上面113A设有粘接层155,在粘接层155上固定有配线板154。配线板114、154互相平行地延伸。
图1B是电子部件封装体111的立体图。金属盖112的顶面部112A位于配线板114的上面114A上与配线板154的上面154A上,覆盖配线板113的上面113A与电子部件116。FIG. 1B is a perspective view of the
金属盖112即侧面部112B、112C具有高度117B。高度117B优选为配线板113、114与粘接层115的厚度的合计117C以下。另外,优选将电子部件116从配线板113的上面113A起的高度设置得比配线板114、154的上面114A、154A从上面113A起的高度小。由此能够防止电子部件116与金属盖112直接接触。The
如图1B所示,通过使形成于金属盖112的爪118接触配线板114,能够防止金属盖112的错位,能够容易地相对于配线板114高精度地对金属盖112定位。As shown in FIG. 1B , by bringing
通过将爪118加大,能够得到由爪118产生的屏蔽效果。图1C是实施方式1中的其他的金属盖612的立体图。在图1C中,对于与图1A相同的部分赋予相同的符号,将其说明省略。金属盖612代替图1A所示的金属盖112的爪118,具有从顶面部112A的边1112D向下方延伸的侧面部112D和从边1112D的相反侧的边1112E向下方延伸的侧面部112E。侧面部112D与侧面部112B、112C相连,侧面部112E与侧面部112B、112C相连。侧面部112D、112E覆盖配线板114、154的侧面与粘接层115、155的侧面,能够有效地屏蔽电子部件116。By enlarging the
这样,电子部件封装体111为能够屏蔽多个半导体等电子部件116的小型的Chip Size/Scale Package(CSP)(芯片级封装)。In this way, the
图2是电子部件封装体111的仰视立体图。在配线板113的下面113B上设有多个电极119B。构成为电极119B连接于母板(印刷底板,motherboard),电子部件封装体111安装于母板。图2所示的多个电极119B为Land Grid Array(LGA)(网格焊台陈列)或者Fine Pitch LGA(FLGA)(窄节距网格焊台陈列)。另外根据用途,多个电极119B也可以是Ball GridArray(BGA)(网格焊球陈列(封装))和/或Fine Pitch BGA(FBGA)。电极119B可以由形成于配线板113的下面113B的铜箔和/或焊料抗蚀剂形成,将电子部件封装体111的安装密度提高。FIG. 2 is a bottom perspective view of the
配线板113由玻璃环氧树脂(ガラスエポキシ樹脂)、使用了组合(built-up)技术的多层板等多层配线板形成,由此能够使电子部件封装体111的下面113B对应于高密度安装。The
通过将配线板114、154设置得比配线板113小,能够增大配线板113的上面113A中能够安装电子部件116的面积。By providing
在电子部件封装体111中,在设置于配线板113的上面113A的粘接层115、155上分别设有配线板114、155。通过将金属盖112设置在配线板114、154的上面114A、154A上,能够高精度地控制金属盖112的高度,所以能够抑制电子部件封装体111的厚度不均,在较薄的部分也安装电子部件封装体111。在设置于配线板113的相互相反侧的端部113C、113D的配线板114、154上固定金属盖112。通过该构造,能够高精度地使金属盖112相对于配线板113的上面113A平行,能够提高电子部件封装体111的刚性。另外,通过该构造,能够通过自动机容易地将金属盖112嵌入、固定于配线板114、154,能够提高电子部件封装体111的生产率。In
金属盖112是将金属板弯折成コ字状而形成的。金属盖112(侧面部112B、112C)的高度117B,与配线板113、粘接层115与配线板114的合计的高度117C相同或者比其小。由此,能够防止由金属盖112的安装引起的应力在电子部件116产生。金属盖112能够通过钎焊和/或机械加工安装于配线板113、114、154。The
接下来,对电子部件封装体111的制造方法进行说明。图3至图5是表示电子部件封装体111的制造方法的立体图。Next, a method of manufacturing
如图3所示,在形成于粘接层115、155的孔中填充导电膏(導電ペ一スト)而形成通孔120A、120B。将具有通孔120A的粘接层115与配线板114层叠,将具有通孔120B的粘接层155与配线板154层叠。然后,通过模具、冲压机等工具将粘接层115、155层叠于配线板113。这样,通过分别具有通孔120A、120B的粘接层115、155将配线板114、154固定于配线板113。粘接层115具有上面115A和其相反侧的下面115B。粘接层155具有上面155A和其相反侧的下面155B。下面115B、155B位于配线板113的上面113A。上面115A、155A分别位于配线板114、154的下面114B、154B。As shown in FIG. 3 , conductive paste (conductive paste) is filled in the holes formed in the
在配线板113的上面113A上形成有多个电极119A。在配线板114的下面114B上形成有电极131A。在配线板154的下面154B上形成有电极131B。通孔120A将配线板113的电极119A与配线板114的电极131A连接。通孔120B将配线板113的电极119A与配线板154的电极131B连接。A plurality of electrodes 119A are formed on
也可以将配线板114、154通过具有通孔120A、120B的粘接层115、155同时固定于配线板113。通过这样,能够削减工时。
在粘接层115、155不是较硬的固体时,将粘接层115、155预先粘贴于配线板113。通过将粘接层115、155预先粘贴于配线板114、154,能够容易地处理粘接层115、155。When the
图4是层叠起来的配线板113、114、154与粘接层115、155的立体图。配线板113的上面113A具有从粘接层115、155露出而能够安装电子部件116的有效面积121。在配线板113的上面113A的有效面积121上安装电子部件116。通过在配线板113的互相相反侧的端部113C、113D上经由粘接层115、155固定配线板114、154,能够增大有效面积121,能够高密度地安装电子部件116直到快要到达粘接层115、155和/或配线板114、154处。FIG. 4 is a perspective view of
通过扩大有效面积121,能够扩大钎焊膏向配线板113的上面113A的印刷面积,能够降低钎焊膏的厚度不均,能够提高钎焊膏的印刷精度。结果,提高了工艺性,抑制了电子部件封装体111的生产成本。通过在分割线111A将层叠起来的配线板113、114、154与粘接层115、155切断,能够一起生产多个电子部件封装体111。By enlarging the
图5是被分割后的配线板113、114、154与粘接层115、155的立体图。层叠起来的配线板113、114、154与粘接层115、155可以通过由铣刀(ル一タ一ビツト,router bit)等实现的机械的方法切断。另外,也可以通过沿着分割线111A预先形成于配线板113、114、154的切缝和/或V槽和/或机械加工线(ミシン目,孔眼),分割层叠起来的配线板113、114、154与粘接层115、155。FIG. 5 is a perspective view of divided
通过在分割层叠起来的配线板113、114、154与粘接层115、155之前在配线板113的上面113A上安装电子部件116,能够抑制安装成本。即使在将配线板113折叠而分割时,配线板114、154保持配线板113的刚性,所以能够使得在配线板113的切断时在电子部件116难以产生不需要的应力。通过上述的方法,能够稳定制造能够可靠地屏蔽电子部件116的电子部件封装体111。Mounting cost can be suppressed by mounting
通孔120A、120B具有屏蔽效果。另外通过由热传导率(热传导系数,熱伝導度)较高的构件形成通孔120A、120B,能够向金属盖112传送配线板113和/或电子部件116的热量而有效地对电子部件116散热。The through holes 120A, 120B have a shielding effect. In addition, by forming the through holes 120A, 120B with a member with high thermal conductivity (thermal conductivity, thermal conductivity), the heat of the
粘接层115、155优选具有(薄)片形状,由热固性树脂和分散于热固性树脂的氧化铝、氧化硅等无机填料构成。通过将粘接层115、155设为片状,能够抑制粘接层115、155的厚度不均。另外,能够通过激光等在粘接层115、155上形成孔,在其中填充导电性膏而容易地形成通孔120A、120B。通过作为粘接层115、155的热固性树脂使用环氧树脂,能够提高电子部件封装体111的可靠性。The
另外,该热固性树脂也可以添加相对于热固性树脂为5重量%~30重量%的聚苯硫醚(PPS)、聚醚醚酮(PEEK)、聚醚砜(PES)等热塑性树脂。由此能够抑制加热时的流动性,能够防止热塑性树脂软化而从粘接层115向外流出、渗出。在热塑性树脂的含有量相对于热固性树脂小于5重量%时,有时不能得到添加的效果。如果热塑性树脂的含有量相对于热固性树脂大于30重量%,则有时影响粘接层115、155的粘接力、可靠性。In addition, thermoplastic resins such as polyphenylene sulfide (PPS), polyetheretherketone (PEEK), and polyethersulfone (PES) may be added to the thermosetting resin in an amount of 5% to 30% by weight relative to the thermosetting resin. Thereby, fluidity at the time of heating can be suppressed, and thermoplastic resin can be prevented from softening and flowing out or seeping out from the
粘接层115、155的厚度优选为30μm以上300μm以下(30μm~300μm)。在粘接层115、155的厚度小于30μm时,有时由配线板113、114、154的表面的凹凸的影响而不能得到充分的粘接力。在粘接层115、155的厚度大于300μm时,难以将电子部件封装体111设置得较薄。另外,无机填料的粒子直径优选为1μm以上小于30μm。在无机填料的粒子直径小于1μm时,无机填料价格升高,另外难以分散于热固性树脂。如果粒子直径大于30μm,则难以将粘接层115设置得较薄,有时难以为了形成通孔120A、120B而通过激光向粘接层115形成孔。The thickness of the
粘接层115、155中的无机填料的含有率优选为30体积%以上80体积%以下。在无机填料的含有率小于30体积%时,具有在粘接层115、155的粘接工序中热固性树脂向安装电子部件116的部分流出、渗出的可能性。如果无机填料的含有率大于80体积%,则具有减小粘接层115、155的粘接力的可能性。The content of the inorganic filler in the
粘接层115、155的热膨胀系数优选为在小于热固性树脂的玻化温度的温度下为4ppm/℃以上65ppm/℃以下。为了使热膨胀系数比4ppm/℃小,需要使用特殊且高价的无机填料。在将热膨胀系数设置得比65ppm/℃大时,有时电子部件封装体111形变、弯曲。另外粘接层115的热膨胀系数优选比配线板113、114、154小。由此能够抑制由电子部件封装体111的热量引起的弯曲和/或起伏。The coefficient of thermal expansion of the
另外,玻化温度可以通过JIS C 6481等所示的TMA法和/或DSC法测定。在TMA法中,使试验片从室温以10℃/分的比例升温,通过热分析装置测定厚度方向的热膨胀系数。在DSC法,使试验片从室温以20℃/分的比例升温,通过示差操作热量计测定发热量。In addition, the glass transition temperature can be measured by the TMA method and/or the DSC method shown in JIS C 6481 or the like. In the TMA method, the temperature of the test piece is raised from room temperature at a rate of 10° C./minute, and the coefficient of thermal expansion in the thickness direction is measured with a thermal analyzer. In the DSC method, the temperature of the test piece is raised from room temperature at a rate of 20° C./minute, and the calorific value is measured with a differential operation calorimeter.
另外,通过对粘接层115、155和/或配线板113、114、154中使用FR4级(grade)和/或FR5级的可靠性较高的构件,能够提高电子部件封装体111的可靠性。In addition, the reliability of the
在配线板113的大小为10mm×10mm以下时,通过图1A所示的构造能够确保电子部件封装体111的强度。在配线板113的大小超过10mm×10mm时,也可以在上面113A上的粘接层115、155之间的中央设置与粘接层115、155相同构造的另外的粘接层,在该粘接层层上设置与配线板114、154相同构造的另外的配线板。该配线板的上面触接于金属盖112的顶面部112A。由此,能够提高电子部件封装体111的厚度方向上的强度。另外,通过由钎焊、粘接剂等将该配线板与金属盖112固定,能够提高电子部件封装体111的刚性。When the size of
金属盖112优选由厚度0.1mm以上1.0mm以下的金属板形成。在厚度小于0.1mm时,具有在处理时变形的可能性。另外如果厚度大于1.0mm,则金属板的加工变难,重量变大。通过金属盖112,除了屏蔽效果,还能够得到散热效果和/或热传播效果。此时,也可以将金属盖112的形状设为散热片形状,或者将散热用的散热片安装于金属盖112。The
另外此时,通过由热传导率较高的构件形成通孔120A、120B,能够向金属盖112发送配线板113和/或电子部件116的热量而有效地对电子部件116散热。Also at this time, by forming through holes 120A, 120B with a member with high thermal conductivity, the heat of
另外通过对金属盖112的至少一部分进行电镀,能够防止金属部分的变色。另外通过进行镀镍、镀焊料(半田めつき)等,能够通过焊锡坚固地将金属盖112连接于配线板114、154。In addition, by plating at least a part of the
在电子部件封装体111中,配线板114、154分别经由粘接层115、155固定于配线板113,在配线板114、154上固定有金属盖112。金属盖112不触接于安装在配线板113的上面113A上的电子部件116而与其分离。由此,向金属盖112传递的外力不向电子部件116传递,所以不会在电子部件116上产生应力,能够得到小型且可靠性较高的电子部件封装体111。另外,电子部件116的高度或者高度的不均不会给金属盖112的高度117B和/或电子部件封装体111的高度带来影响。In
(实施方式2)(Embodiment 2)
图6A是实施方式2中的电子部件封装体211的分解立体图。能够经由形成于配线板214的上面214A的电极232A与形成于配线板254的上面254A的电极232B,将形成于配线板213的上面213A的配线图形与金属盖212连接。配线板213、214、254为印刷配线板,但也可以是其他的配线板。FIG. 6A is an exploded perspective view of
金属盖212是将金属板冲压加工弯折成コ字状而形成的,具有爪218。具体地说,金属盖212具有顶面部212A、侧面部212B、212C和爪218。顶面部212A具有矩形状,其具有互相相反侧的边1212B、1212C和互相相反侧的边1212D、1212E。侧面部212B、212C从顶面部212A的边1212B、1212C分别向下方延伸。爪218从边1212D向下方延伸。爪218在将金属盖212固定于配线板213时,对金属盖212进行定位,为较小的突起状,或者将金属板的一部分弯折而成。爪218也可以具有钩子形状。The
在配线板213的上面213A上,安装有多个电子部件216A。电子部件216A为高频用半导体、芯片线圈等芯片部件,也可以是产生电磁噪音或者容易受到周围的电磁噪音的影响的部件。在配线板213的下面213B上,安装有多个电子部件216B。电子部件216B为高频用半导体、芯片线圈等芯片部件,也可以是产生电磁噪音或者容易受到周围的电磁噪音的影响的部件。A plurality of
通过由多层配线板形成配线板213,能够将电子部件216A与电子部件216B连接。电子部件216A与电子部件216B能够经由连接于配线板213的上面213A与下面213B的通孔互相连接,由此,提高了电子部件封装体211的电路图形的设计的自由度。By forming the
配线板113也可以内置由铜箔等构成的β(ベタ)图形或者屏蔽图形。通过该图形,能够将电子部件216A、216B相互电磁性分离能够防止干涉。
在配线板213的上面213A与下面213B上形成有配线图形和/或焊料抗蚀剂。电子部件216A、216B具有通过钎焊连接于配线板213的上面213A和/或下面213B的外部电极部。A wiring pattern and/or a solder resist are formed on the
配线板214经由粘接层215在配线板213的端部213C固定于上面213A。即,在配线板213的端部213C在上面213A设有粘接层215,在粘接层215上固定有配线板214。配线板254经由粘接层255在配线板213的端部213C的相反侧的端部213D上固定于上面213A。即,在配线板213的端部213D在上面213A设有粘接层255,在粘接层255上固定有配线板254。
配线板264经由粘接层265在配线板213的端部213C固定于下面213B。即,在配线板213的端部213C在下面213B设有粘接层265,在粘接层265上固定有配线板264。配线板274经由粘接层275在配线板213的端部213C的相反侧的端部213D上固定于下面213B。即,在配线板213的端部213D在下面213B设有粘接层275,在粘接层275上固定有配线板274。配线板214、254、264、274互相平行地延伸。
图6B是电子部件封装体211的立体图。金属盖212的顶面部212A位于配线板214的上面214A上与配线板254的上面254A上,覆盖配线板213的上面213A与电子部件216A。金属盖212的侧面部212B、212C延伸到配线板264、274,包围电子部件216B。FIG. 6B is a perspective view of the
金属盖212即侧面部212B、212C具有高度217B。高度217B优选为配线板213、214、264与粘接层215、265的厚度的合计217C以下。另外,优选将电子部件216A从配线板213的上面213A起的高度设置得比配线板214、254的上面214A、254A从上面213A起的高度小。由此能够防止电子部件216与金属盖212直接接触。另外通过该构造,能够确保金属盖212与安装电子部件封装体211的母板之间的绝缘距离。The
通过将爪218加大,能够得到由爪218产生的屏蔽效果。图6C是实施方式2中的其他的金属盖712的立体图。在图6C中,对于与图6A相同的部分赋予相同的符号,将其说明省略。金属盖712代替图6A所示的金属盖212的爪218,具有从顶面部212A的边1212D向下方延伸的侧面部212D和从边1212D的相反侧的边1212E向下方延伸的侧面部212E。侧面部212D与侧面部212B、212C相连,侧面部212E与侧面部212B、212C相连。侧面部212D、212E覆盖配线板213、214、254、264、274的侧面与粘接层215、255、265、275的侧面,能够有效地屏蔽电子部件216A、216B。By enlarging the
这样,电子部件封装体211为能够屏蔽多个半导体等电子部件的小型的Chip Size/Scale Package(CSP)。In this way, the
图7A是电子部件封装体211的仰视立体图。在配线板264的下面264B上设有多个电极232C。在配线板274的下面274B上设有多个电极232D。构成为电极232C、232D连接于母板,电子部件封装体211安装于母板。图7A所示的多个电极232C、232D为Land Grid Array(LGA)或者FinePitch LGA(FLGA)。另外根据用途,多个电极232C、232D也可以是Ball Grid Array(BGA)和/或Fine Pitch BGA(FBGA)。电极232C、232D可以由形成于配线板264、274的下面264B、274B的铜箔和/或焊料抗蚀剂形成,将电子部件封装体211的安装密度提高。FIG. 7A is a bottom perspective view of the
图7B是实施方式2中的其他的电子部件封装体211A的仰视立体图。在图7B中,对于与图7A所示的电子部件封装体211相同的部分赋予相同的符号,将其说明省略。图7B所示的电子部件封装体211A代替图7A所示的电子部件封装体211的金属盖212,具备图6C所示的金属盖712。FIG. 7B is a bottom perspective view of another electronic component package 211A in Embodiment 2. FIG. In FIG. 7B, the same code|symbol is attached|subjected to the same part as
如图6A、图6B、图7A、图7B所示,通过将配线板214、254、264、274设置得比配线板213小,能够增大配线板213的上面213A与下面213B的能够安装电子部件216A、216B的面积。通过在配线板213的上面213A与下面213B上安装电子部件216A、216B,能够进行电子部件封装体211的小型化、轻量化。As shown in FIGS. 6A, 6B, 7A, and 7B, by setting the
金属盖212是将金属板弯折成コ字状而形成的。金属盖212(侧面部212B、212C)的高度217B,与配线板213、粘接层215、265与配线板214、264的合计的高度217C相同或者比其小。由此,能够防止由金属盖212的安装引起的应力在电子部件216A产生。金属盖212能够通过钎焊和/或机械加工安装于配线板213、214、254、264、274。The
通过使形成于金属盖212的爪218接触配线板214,能够防止金属盖212的错位,能够容易地相对于配线板214高精度地对金属盖212定位。By bringing the
接下来,对电子部件封装体211的制造方法进行说明。图8是表示电子部件封装体211的制造方法的分解立体图。在形成于粘接层215、255、265、275的孔中填充导电膏而分别形成通孔220A、220B、220C、220D。然后,在配线板214、254的下面214B、254B分别层叠粘接层215、255,在配线板264、274的上面264A、274A分别层叠粘接层265、275。然后,通过模具、冲压机等工具将粘接层215、255层叠于配线板213的上面213A,通过模具、冲压机等工具将粘接层265、275层叠于配线板213的下面213B。这样,通过分别具有通孔220A、220B、220C、220D的粘接层215、255、265、275将配线板213、214、254、264、274固定。Next, a method of manufacturing
在配线板213的上面213A上形成有多个电极219A。在配线板214的下面214B上形成有电极231A。在配线板254的下面254B上形成有电极231B。通孔220A将配线板213的电极219A与配线板214的电极231A连接。通孔220B将配线板213的电极219A与配线板254的电极231B连接。在配线板213的下面213B上形成有多个电极219B。在配线板264的上面264A上形成有电极231C。在配线板274的上面274A上形成有电极231D。通孔220C将配线板213的电极219B与配线板264的电极231C连接。通孔220D将配线板213的电极219B与配线板274的电极231D连接。粘接层215具有上面215A和其相反侧的下面215B。粘接层255具有上面255A和其相反侧的下面255B。下面215B、255B位于配线板213的上面213A。上面215A、255A分别位于配线板214、254的下面214B、254B。粘接层265具有上面265A和其相反侧的下面265B。粘接层275具有上面275A和其相反侧的下面275B。上面265A、275A位于配线板213的下面213B。下面265B、275B分别位于配线板264、274的上面264A、274A。A plurality of
另外,也可以将配线板213、214、254、264、274通过分别具有通孔220A、220B、220C、220D的粘接层215、255、265、275同时一起层叠固定。通过这样,能够削减工时。In addition, the
然后,与图4、图5所示的配线板113、114、154和/或粘接层115、155同样,将配线板213、214、254、264、274与粘接层215、255、265、275分割。然后,以金属盖212触接于配线板214、254的上面214A、254A的方式,将金属盖212安装于配线板213、214、254、264、274。Then, like the
通孔220A~220D具有屏蔽效果。另外通过由热传导率较高的构件形成通孔220A~220D,能够向金属盖212传送配线板213和/或电子部件216A、216B的热量而有效地对电子部件216A、216B散热。The through
通过将形成于配线板213、214、254、264、274的配线图形与金属盖212电连接,不但金属盖212,还能够使配线板213、214、254、264、274相对于电子部件216A、216B具有屏蔽效果和/或散热效果。By electrically connecting the wiring patterns formed on the
粘接层215、255、265、275由与图1A所示的实施方式1中的粘接层115、155相同的材料构成并且具有相同的厚度和/或形状,具有相同的效果。The
另外,通过对粘接层215、255、265、275、配线板213、214、254、264、274中使用FR4级和/或FR5级的可靠性较高的构件,能够提高电子部件封装体211的可靠性。In addition, by using components with high reliability of FR4 class and/or FR5 class for the
在配线板213的大小为10mm×10mm以下时,通过图6A所示的构造能够确保电子部件封装体211的强度。在配线板213的大小超过10mm×10mm时,也可以在上面213A上的粘接层215、255之间的中央设置与粘接层215、255相同构造的另外的粘接层,在该粘接层层上设置与配线板214、254相同构造的另外的配线板。该配线板的上面触接于金属盖212的顶面部212A。由此,能够提高电子部件封装体211的厚度方向上的强度。另外,通过由钎焊、粘接剂等将该配线板与金属盖212固定,能够提高电子部件封装体211的刚性。When the size of
金属盖212优选由厚度0.1mm以上1.0mm以下的金属板形成。在厚度小于0.1mm时,具有在处理时变形的可能性。另外如果厚度大于1.0mm,则金属板的加工变难,重量变大。通过金属盖212,除了屏蔽效果,还能够得到散热效果和/或热传播效果(ヒ一トスプレツド効果)。此时,也可以将金属盖212的形状设为散热片形状,或者将散热用的散热片安装于金属盖212。The
另外此时,通过由热传导率较高的构件形成通孔220A、220B,能够向金属盖212发送配线板213和/或电子部件216A、216B的热量而有效地对电子部件216A、216B散热。Also at this time, by forming through
另外通过对金属盖212的至少一部分进行电镀,能够防止金属部分的变色。另外通过进行镀镍、镀锡等,能够通过焊锡坚固地将金属盖212连接于配线板214、254。In addition, by plating at least a part of the
在电子部件封装体211中,配线板214、254分别经由粘接层215、255固定于配线板213,在配线板214、254上固定有金属盖212。金属盖212不触接于安装在配线板213的上面213A上的电子部件216A而与其分离。由此,向金属盖2112传递的外力不向电子部件216A传递,所以不会在电子部件216A上产生应力,能够得到小型且可靠性高的电子部件封装体211。另外,电子部件216A的高度或者高度的不均不会给金属盖212的高度217B和/或电子部件封装体211的高度带来影响。In
(实施方式3)(Embodiment 3)
图9是实施方式3中的电子部件封装体411的分解立体图。金属盖412是将金属板冲压加工弯折成コ字状而形成的,具有爪418。具体地说,金属盖412具有顶面部412A、侧面部412B、412C和爪418。顶面部412A具有矩形状,具有互相相反侧的边1412B、1412C和互相相反侧的边1412D、1412E。侧面部412B、412C从顶面部412A的边1412B、1412C分别向下方延伸。爪418从边1412D向下方延伸。爪418在将金属盖412固定于配线板413时,对金属盖412进行定位,为较小的突起状,或者将金属板的一部分弯折而成。爪418也可以具有钩子形状。FIG. 9 is an exploded perspective view of an
在配线板413的上面413A上,安装有多个电子部件416A。电子部件416A为高频用半导体、芯片线圈等芯片部件,也可以是产生电磁噪音或者容易受到周围的电磁噪音的影响的部件。A plurality of
在配线板413的上面413A与下面413B上形成有配线图形和/或焊料抗蚀剂。在配线板414的上面414A与下面414B上设有配线图形和/或焊料抗蚀剂。电子部件416A具有通过钎焊连接于配线板413的上面413A的外部电极部。A wiring pattern and/or a solder resist are formed on the
配线板414经由粘接层415在配线板413的端部413C固定于上面413A。即,在配线板413的端部413C在上面413A设有粘接层415,在粘接层415上固定有配线板414。配线板454经由粘接层455在配线板413的端部413C的相反侧的端部413D上固定于上面413A。即,在配线板413的端部413D在上面413A设有粘接层455,在粘接层455上固定有配线板454。The
在配线板453的上面453A上,安装有多个电子部件416B。电子部件416B为高频用半导体、芯片线圈等芯片部件,也可以是产生电磁噪音或者容易受到周围的电磁噪音的影响的部件。On the
配线板453的上面453A与下面453B上设有配线图形和/或焊料抗蚀剂。配线板414的上面414A与下面414B上设有配线图形和/或焊料抗蚀剂。配线板464的上面464A与下面464B上设有配线图形和/或焊料抗蚀剂。电子部件416B具有通过钎焊连接于配线板453的上面453A的外部电极部。配线板413、414、453、464为印刷配线板,但也可以是其他的配线板。A wiring pattern and/or a solder resist are provided on the
配线板464经由粘接层465在配线板453的端部453C固定于上面453A。即,在配线板453的端部453C在上面453A设有粘接层465,在粘接层465上固定有配线板464。配线板474经由粘接层475在配线板453的端部453C的相反侧的端部453D上固定于上面453A。即,在配线板453的端部453D在上面453A设有粘接层475,在粘接层475上固定有配线板474。配线板414、454、464、474互相平行地延伸。
在配线板464的上面464A上设有粘接层485。在配线板474的上面474A上层叠有粘接层495。在配线板413的端部413C的下面413B上设有粘接层485。在配线板413的端部413D的下面413B上层叠有粘接层495。配线板413、453之间可以通过分别形成于粘接层485、495的通孔420E、420F,形成于配线板464、474的电极,和形成于粘接层465、475的通孔电连接。An
图10A是电子部件封装体411的立体图。金属盖412的顶面部412A位于配线板414的上面414A上与配线板454的上面454A上,覆盖配线板413的上面413A与电子部件416A。金属盖412的侧面部412B、412C延伸到配线板453,包围电子部件416B。FIG. 10A is a perspective view of the
图10B是电子部件封装体411的仰视立体图。在配线板453的下面453B上设有多个电极419D。构成为电极419D连接于母板,电子部件封装体411安装于母板。电极419D为Land Grid Array(LGA)或者Fine PitchLGA(FLGA)。另外根据用途,电极419D也可以是Ball Grid Array(BGA)和/或Fine Pitch BGA(FBGA)。电极419D可以由形成于配线板453的下面453B的铜箔和/或焊料抗蚀剂形成,将电子部件封装体411的安装密度提高。FIG. 10B is a bottom perspective view of the
接下来,对电子部件封装体411的制造方法进行说明。图11与图12是表示电子部件封装体411的制造方法的立体图。Next, a method of manufacturing
与图3所示的电子部件封装体111同样,将具有通孔的粘接层415与配线板414层叠。将具有通孔的粘接层455与配线板454层叠。然后,通过模具、冲压机等工具将粘接层415、455层叠于配线板413。这样,通过具有通孔的粘接层415、455固定配线板413、414、454。在配线板414、454的上面414A、454A上分别设有电极432A、432B。配线板413的上面413A具有从粘接层415、455露出而能够安装电子部件416A的有效面积421。在配线板413的上面413A的有效面积421上安装电子部件416A。通过在配线板413的互相相反侧的端部413C、413D上经由粘接层415、455固定配线板414、454,能够增大有效面积421,能够高密度地安装电子部件416A直到快要到达粘接层415、455和/或配线板414、454。Like the
通过扩大有效面积421,能够扩大钎焊膏向配线板413的上面413A的印刷面积,能够降低钎焊膏的厚度不均,能够提高钎焊膏的印刷精度。结果,提高了工艺性,抑制了电子部件封装体411的生产成本。在分割线411A将层叠起来的配线板413、414、454与粘接层415、455切断。By enlarging the
将具有通孔的粘接层465与配线板464层叠。将具有通孔的粘接层475与配线板474层叠。然后,通过模具、冲压机等工具将粘接层465、475层叠于配线板453。这样,通过具有通孔的粘接层465、475固定配线板453、464、474。在形成于粘接层485、495的孔中填充导电膏而形成通孔420E、420F。将具有通孔420E的粘接层485层叠于配线板464的上面464A。将具有通孔420F的粘接层495层叠于配线板474的上面474A。通孔420E、420F分别在粘接层485、495上面485A、495A上露出。配线板453的上面453A具有从粘接层465、475露出而能够安装电子部件416B的有效面积421A。在配线板453的上面453A的有效面积421A上安装电子部件416B。通过在配线板453的互相相反侧的端部453C、453D上经由粘接层465、475固定配线板464、474,能够增大有效面积421A,能够高密度地安装电子部件416B直到快要到达粘接层465、475和/或配线板464、474。通过使配线板414、454、464、474比配线板413、453小,能够增大配线板413、453的上面413A、453A的有效面积421、421A。An
另外,也可以在配线板464的上面464A与下面464B上分别固定粘接层485、粘接层465,在配线板474的上面474A与下面474B上分别固定粘接层495、粘接层475。然后,将粘接层465、475层叠于配线板453的上面453A。In addition, the
通过扩大有效面积421A,能够扩大钎焊膏向配线板453的上面453A的印刷面积,能够降低钎焊膏的厚度不均,能够提高钎焊膏的印刷精度。结果,提高了工艺性,抑制了电子部件封装体411的生产成本。在分割线411B将层叠起来的配线板453、464、474与粘接层465、475、485、495切断。By enlarging the
然后,经由分别具有通孔420E、420F的粘接层485、495在配线板413的下面413B上层叠配线板464、474。粘接层415具有上面415A和其相反侧的下面415B。粘接层455具有上面455A和其相反侧的下面455B。下面415B、455B位于配线板413的上面413A。上面415A、455A分别位于配线板414、454的下面414B、454B。粘接层465具有上面465A和其相反侧的下面465B。粘接层475具有上面475A和其相反侧的下面475B。上面465A、475A分别位于配线板464、474的下面464B、474B。下面465B、475B位于配线板453的上面453A。粘接层485具有上面485A和其相反侧的下面485B。粘接层495具有上面495A和其相反侧的下面495B。下面485B、495B分别位于配线板464、474的上面464A、474A。上面485A、495A位于配线板413的下面413B。Then, wiring
图12是被分割后的配线板413、414、453、454、464、474与粘接层415、455、465、475、485、495的立体图。层叠起来的配线板413、414、453、454、464、474与粘接层415、455、465、475、485、495可以沿着分割线411A、411B通过由铣刀等的机械的方法切断。另外,也可以通过沿着分割线411A、411B预先形成于配线板413、414、453、454、464、474的切缝和/或V槽和/或机械加工线,分割层叠起来的配线板413、414、453、454、464、474与粘接层415、455、465、475、485、495。Fig. 12 is a perspective view of divided
另外,通过在分割配线板413、414、453、454、464、474与粘接层415、455、465、475、485、495之前在配线板413、453的上面413A、453A上安装电子部件416A、416B,能够抑制安装成本。即使在将配线板413、453折起而分割时,配线板414、454、464、474保持配线板413、453的刚性,所以能够使得在配线板413、453的切断时在电子部件416A、416B难以产生不需要的应力。通过上述的方法,能够稳定制造能够可靠地屏蔽电子部件416A、416B的电子部件封装体411。In addition, by mounting electronics on the
粘接层415、455、465、475、485、495由与图1A所示的实施方式1中的粘接层115、155相同的材料构成,并且具有相同的形状和/或厚度,具有相同的效果。The
另外,通过对粘接层415、455、465、475、485、495和/或配线板413、414、453、454、464、474使用FR4级和/或FR5级的可靠性较高的构件,能够提高电子部件封装体411的可靠性。In addition, by using FR4 and/or FR5 highly reliable components for the
另外,通过对粘接层415、455、465、475、485、495和/或配线板413、414、453、454、464、474使用FR4级和/或FR5级的可靠性较高的构件,能够提高电子部件封装体411的可靠性。In addition, by using FR4 and/or FR5 highly reliable components for the
在配线板413、453的大小为10mm×10mm以下时,通过图9所示的构造能够确保电子部件封装体411的强度。在配线板413、453的大小超过10mm×10mm时,也可以在上面413A上的粘接层415、455之间的中央设置与粘接层415、455相同构造的另外的粘接层,在该粘接层层上设置与配线板414、454相同构造的另外的配线板。该配线板的上面触接于金属盖412的顶面部412A。由此,能够提高电子部件封装体411的厚度方向上的强度。另外,通过由钎焊、粘接剂等将该配线板与金属盖412固定,能够提高电子部件封装体411的刚性。When the size of the
金属盖412优选由厚度0.1mm以上1.0mm以下的金属板形成。在厚度小于0.1mm时,具有在处理时变形的可能性。另外如果厚度大于1.0mm,则金属板的加工变难,重量变大。通过金属盖412,除了屏蔽效果,还能够得到散热效果和/或热传播效果。此时,也可以将金属盖412的形状设为散热片形状,或者将散热用的散热片安装于金属盖412。The
另外此时,通过由热传导率较高的构件形成通孔420A、420B,能够向金属盖412发送配线板413、453和/或电子部件416A、416B的热量而有效地对电子部件416A、416B散热。In addition, at this time, by forming the through holes 420A, 420B with a member with high thermal conductivity, the heat of the
另外通过对金属盖412的至少一部分进行电镀,能够防止金属部分的变色。另外通过进行镀镍、镀锡等,能够通过焊锡坚固地将金属盖412连接于配线板414、454。In addition, by plating at least a part of the
在电子部件封装体411中,配线板414、454分别经由粘接层415、455固定于配线板413,在配线板414、454上固定有金属盖412。金属盖412不触接于安装在配线板413的上面413A上的电子部件416A地与其分离。由此,向金属盖412传递的外力不向电子部件416A传递,所以不会在电子部件416A上产生应力,能够得到小型且可靠性较高的电子部件封装体411。另外,电子部件416A的高度或者高度的不均不会给金属盖412的高度417C和/或电子部件封装体411的高度带来影响。In
(实施方式4)(Embodiment 4)
图13A是实施方式4中的电子部件封装体311的分解立体图。图13B是图13A所示的电子部件封装体311的线13B-13B线上的剖视图。FIG. 13A is an exploded perspective view of an
在配线板313的上面313A上,安装有半导体、芯片部件等的多个电子部件316。On the
在配线板313的上面313A与下面313B上设有配线图形和/或焊料抗蚀剂。在配线板314的上面314A与下面314B上设有配线图形和/或焊料抗蚀剂。在配线板354的上面354A与下面354B上设有配线图形和/或焊料抗蚀剂。电子部件316具有通过钎焊连接于配线板313的上面313A的外部电极部。配线板313、314、354为印刷配线板,但也可以是其他的配线板。A wiring pattern and/or a solder resist are provided on the
配线板314经由粘接层315在配线板313的端部313C固定于上面313A。即,在配线板313的端部313C在上面313A设有粘接层315,在粘接层315上固定有配线板314。配线板354经由粘接层355在配线板313的端部313C的相反侧的端部313D上固定于上面313A。即,在配线板313的端部313D在上面313A设有粘接层355,在粘接层355上固定有配线板354。配线板314、354互相平行地延伸。
多个电子部件316中的至少一部分通过由填充于配线板314、354之间的树脂构成的填充层312覆盖。通过由填充层312覆盖电子部件316,能够提高电子部件316的长期的可靠性。At least a part of the plurality of
填充层312从配线板313的上面313A起的高度优选为配线板314的上面314A从配线板313的上面313A起的高度以下。由此,在处理时难以在填充层312上产生伤痕,能够在厚度方向上堆叠电子部件封装体311。另外,通过该构造,通过配线板314、354封闭液体状的树脂,由此能够使该由树脂构成的填充层312的厚度均匀,能够减薄填充层312,所以能够降低电子部件封装体311的成本。The height of filling
这样,电子部件封装体311为能够由填充层312保护多个半导体等电子部件316的小型的Chip Size/Scale Package(CSP)。In this way, the
图14是电子部件封装体311的仰视立体图。在配线板313的下面313B上设有多个电极318B。构成为电极318B连接于母板,电子部件封装体311安装于母板。图14所示的多个电极318B为Land Grid Array(LGA)或者Fine Pitch LGA(FLGA)。另外根据用途,多个电极318B也可以是Ball Grid Array(BGA)和/或Fine Pitch BGA(FBGA)。电极318B可以由形成于配线板313的下面313B的铜箔和/或焊料抗蚀剂形成,将电子部件封装体311的安装密度提高。FIG. 14 is a bottom perspective view of the
通过将配线板314、354设置得比配线板313小,能够增大配线板313的上面313A中能够安装电子部件316的面积。By providing
在配线板313、314、354由玻璃环氧树脂形成时,填充层312主要含有环氧树脂,由此能够使配线板313、314、354与填充层312的热膨胀系数匹配(一致)。由此,即使在配线板313较薄时,例如在配线板313为具有0.6mm以下优选为0.4mm以下的厚度的4层多层配线板时,配线板313也不会弯曲,能够防止电子部件封装体311的弯曲(翘曲,反り)。When wiring
接下来,对电子部件封装体311的制造方法进行说明。图15至图18、图20、图21是表示电子部件封装体311的制造方法的立体图。Next, a method for manufacturing the
如图15所示,在形成于粘接层315、355的孔中填充导电膏而形成通孔319A、319B。将具有通孔319A的粘接层315与配线板314层叠,将具有通孔319B的粘接层355与配线板354层叠。然后,通过模具、冲压机等工具将粘接层315、355层叠于配线板313。这样,通过分别具有通孔319A、319B的粘接层315、355将配线板314、354固定于配线板313。特别,在粘接层315、355不是较硬的固体时,这样将粘接层315、355预先粘贴于配线板313。通过将粘接层315、355预先固定于配线板314、354,能够容易地处理粘接层315、355。粘接层315具有上面315A和其相反侧的下面315B。粘接层355具有上面355A和其相反侧的下面355B。下面315B、355B位于配线板313的上面313A。上面315A、355A分别位于配线板314、354的下面314B、354B。As shown in FIG. 15 , conductive paste is filled in the holes formed in the
在配线板313的上面313A上形成有多个电极318A。在配线板314的下面314B上形成有电极331A。在配线板354的下面354B上形成有电极331B。通孔319A将配线板313的电极318A与配线板314的电极331A连接。通孔319B将配线板313的电极318A与配线板354的电极331B连接。A plurality of
也可以将配线板314、354通过具有通孔319A、319B的粘接层315、355同时固定于配线板313。通过这样,能够削减工时。
图16是层叠起来的配线板313、314、354与粘接层315、355的立体图。配线板313的上面313A具有从粘接层315、355露出而能够安装电子部件316的有效面积320。在配线板313的上面313A的有效面积320上安装电子部件316。通过在配线板313的互相相反侧的端部313C、313D上经由粘接层315、355固定配线板314、354,能够增大有效面积320,能够高密度地安装电子部件316直到快要到达粘接层315、355和/或配线板314、354。FIG. 16 is a perspective view of
通过扩大有效面积320,能够扩大钎焊膏向配线板313的上面313A的印刷面积,能够降低钎焊膏的厚度不均,能够提高钎焊膏的印刷精度。结果,提高了工艺性,抑制了电子部件封装体311的生产成本。By enlarging the
也可以在配线板314、354的上面314A、354A上分别设置电极332A、332B。通过将电极332A、332B连接于母板,能够将配线板313的上面313A朝向该母板地将电子部件封装体311安装于该母板。
如图17所示,在配线板313的上面313A上的有效面积320上安装多个电子部件316。然后,通过填充层312覆盖电子部件316的至少一部分。As shown in FIG. 17 , a plurality of
图18表示用于形成填充层312的壁部321。在壁部321上形成有切口322。如图18所示,在配线板313、314、354上固定壁部321。壁部321能够从配线板313、314、354卸下并且能够再利用,能够有效地形成填充层312。配线板313的上面313A上的有效面积320由配线板314、354、粘接层315、355与壁部321整体包围。向由这些构件包围的配线板313的上面313A上的有效面积320中注入成为填充层312的填充材料。FIG. 18 shows the
图19A与图19B是在有效面积320中注入有填充材料323的配线板313的剖视图。填充材料323由固化前的例如硅树脂(シリコン樹脂)、环氧树脂等液体状的树脂构成。填充材料323的粘度在速度梯度(ズリ速度)1/秒以上100/秒的范围内优选为1泊以上1000泊以下。小于1泊的低粘度的填充材料323价格高。大于1000泊的高粘度的填充材料323难以将卷入填充材料323的内部的气泡排出。另外在测定粘度时的速度梯度小于1/秒时,难以产生剪切应力(ずり応力),所以粘度测定较难。在速度梯度大于100/秒时,需要由高速旋转时的旋转稳定的高价的粘度计测定粘度。19A and 19B are cross-sectional views of
图19A表示填充于由壁部321和/或配线板314、354包围的有效面积320的大量的填充材料323。在这样填充材料323比配线板314、354的上面314A、354A向上鼓出时,填充材料323的表面容易损伤,给电子部件封装体311的低高度化带来影响。进而,具有填充材料323从配线板314、354向外部溢出的可能性,具有污染电子部件封装体311的外周部和/或形成于配线板313的下面313B的电极318B的可能性。FIG. 19A shows a large amount of filling
形成于壁部321的切口322的底322A距上面313A的高度H301比配线板314、354的上面314A、354A距上面313A的高度H302低。由此,能够从切口322将多余的填充材料323从有效面积320向外部放出,如图19B所示,能够使填充材料323距上面313A的高度比配线板314、354距上面313A的高度低,能够防止填充材料323从配线板314、354溢出。由此,能够如图14所示,在配线板314、354的上面314A、354A上分别形成电极332A、332B。由此,能够容易地填充填充材料323,能够自动通过机械进行填充材料323的填充和/或固化。The height H301 of the bottom 322A of the
图20表示使填充材料323固化而得的填充层312。另外在图20中,将壁部321卸下了。通过在分割线311A将层叠起来的配线板313、314、354与粘接层315、355切断,能够一起生产多个电子部件封装体311。FIG. 20 shows the
图21是被分割后的配线板313、314、354、粘接层315、355与填充层312的立体图。配线板313、314、354、粘接层315、355与填充层312可以通过由铣刀等进行的机械的方法切断。另外,也可以通过沿着分割线311A预先形成于配线板313、314、354的切缝和/或V槽和/或机械加工线,分割层叠起来的配线板313、314、354与粘接层315、355。FIG. 21 is a perspective view of divided
粘接层315、355由与图1A所示的实施方式1中的粘接层115、155相同的材料构成并且具有相同的厚度和/或形状,具有相同的效果。The
另外,通过对粘接层315、355和/或配线板313、314、354使用FR4级和/或FR5级的可靠性较高的构件,能够提高电子部件封装体311的可靠性。In addition, the reliability of the
另外填充材料323(填充层312)主要含有环氧树脂和/或硅树脂等树脂,由此提高了填充层312的可靠性。另外为了增大填充层312的强度,填充材料323也可以含有玻璃和/或氧化硅、氧化铝等无机填料。填充材料323也可以含有氢氧化铝等难以燃烧的材料,由此能够使填充层312难以燃烧。氢氧化铝Al(OH)3为白色粉末的结晶且到大约200℃的温度为止都很稳定。如果为该温度以上的温度,则产生结晶水的离解反应,氢氧化铝分解为66%的Al2O3和34%的水,在该反应时能够得到较大的吸热效果,使填充层312难以燃烧。In addition, the filling material 323 (filling layer 312 ) mainly contains resin such as epoxy resin and/or silicone resin, thereby improving the reliability of the
也可以通过镀镍层等导体膜覆盖电子部件封装体311的表面,由此进行电子部件封装体的屏蔽。The electronic component package may be shielded by covering the surface of the
在上述的实施方式中,“上面”“下面”“在下方”等表示方向的用语仅表示依存于配线板和/或粘接层等电子部件封装体的结构部件的位置的相对的方向,不表示上下反向等绝对的方向。In the above-mentioned embodiments, terms indicating directions such as "above", "below", and "below" only indicate relative directions depending on the positions of structural components of electronic component packages such as wiring boards and/or adhesive layers. Absolute directions such as up-down and reverse are not indicated.
在该电子部件封装体中,即使在金属盖上产生应力也不会在电子部件上产生不需要的应力,所以作为难以受到噪音的影响的小型的电子设备而有用。In this electronic component package, even if stress is generated on the metal cover, unnecessary stress is not generated on the electronic component, so it is useful as a small electronic device that is less affected by noise.
Claims (17)
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP244835/2007 | 2007-09-21 | ||
| JP2007244836 | 2007-09-21 | ||
| JP244836/2007 | 2007-09-21 | ||
| JP2007244835 | 2007-09-21 | ||
| JP244837/2007 | 2007-09-21 | ||
| JP2007244837 | 2007-09-21 | ||
| PCT/JP2008/002457 WO2009037807A1 (en) | 2007-09-21 | 2008-09-05 | Electronic component package and method for producing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101803477A true CN101803477A (en) | 2010-08-11 |
| CN101803477B CN101803477B (en) | 2011-11-16 |
Family
ID=40467636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008801079761A Expired - Fee Related CN101803477B (en) | 2007-09-21 | 2008-09-05 | Electronic component package and manufacturing method thereof |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5234001B2 (en) |
| CN (1) | CN101803477B (en) |
| TW (1) | TW200921867A (en) |
| WO (1) | WO2009037807A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104718804B (en) * | 2012-10-03 | 2018-10-23 | 新电元工业株式会社 | Electronic equipment |
| US12193149B2 (en) | 2020-12-23 | 2025-01-07 | Intel Corporation | Trace routable radiation shield |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04171683A (en) * | 1990-11-06 | 1992-06-18 | Taiyo Yuden Co Ltd | External connecting terminal with linear terminal lead, hybrid integrated circuit device with it, and manufacture thereof |
| JP2904449B2 (en) * | 1991-04-11 | 1999-06-14 | 株式会社東芝 | Mounting structure in electronic equipment |
| JP2734424B2 (en) * | 1995-08-16 | 1998-03-30 | 日本電気株式会社 | Semiconductor device |
| JPH10112517A (en) * | 1996-10-03 | 1998-04-28 | Ngk Spark Plug Co Ltd | Electronic component storage package |
| JPH1167947A (en) * | 1997-08-20 | 1999-03-09 | Sony Corp | Surface mounting method for hybrid integrated circuit device, hybrid integrated circuit device, and mounted body of hybrid integrated circuit device |
| JP2001148595A (en) * | 1999-11-19 | 2001-05-29 | Murata Mfg Co Ltd | Electronic device with shield case |
| JP2005236256A (en) * | 2003-09-12 | 2005-09-02 | Matsushita Electric Ind Co Ltd | Connector sheet and wiring board, and manufacturing method of connector sheet and wiring board |
| JP2006040870A (en) * | 2004-02-20 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Connection member, mounting body, and manufacturing method thereof |
| JP2007066936A (en) * | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | High frequency module and manufacturing method thereof |
| US7135644B1 (en) * | 2006-02-01 | 2006-11-14 | International Business Machines Corporation | Permeable conductive shield having a laminated structure |
-
2008
- 2008-09-05 JP JP2009533031A patent/JP5234001B2/en not_active Expired - Fee Related
- 2008-09-05 WO PCT/JP2008/002457 patent/WO2009037807A1/en not_active Ceased
- 2008-09-05 CN CN2008801079761A patent/CN101803477B/en not_active Expired - Fee Related
- 2008-09-19 TW TW097136058A patent/TW200921867A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009037807A1 (en) | 2009-03-26 |
| JP5234001B2 (en) | 2013-07-10 |
| CN101803477B (en) | 2011-11-16 |
| TW200921867A (en) | 2009-05-16 |
| JPWO2009037807A1 (en) | 2011-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110875259B (en) | Semiconductor device | |
| JP4805901B2 (en) | Semiconductor package | |
| CN101290914B (en) | Semiconductor device and method for manufacturing the same | |
| US8013443B2 (en) | Electronic carrier board and package structure thereof | |
| TWI778236B (en) | semiconductor device | |
| US20240194615A1 (en) | Integrated shield package and method | |
| JP5127315B2 (en) | Built-in module | |
| KR100826988B1 (en) | Printed Circuit Boards and Flip Chip Packages Using the Same | |
| KR102432860B1 (en) | Semiconductor package | |
| US20090184404A1 (en) | Electromagnetic shilding structure and manufacture method for multi-chip package module | |
| CN101228625B (en) | Semiconductor package with plated connection | |
| CN101803477B (en) | Electronic component package and manufacturing method thereof | |
| CN103227164A (en) | Semiconductor package structure and manufacturing method thereof | |
| KR101101550B1 (en) | Solder Ball and Semiconductor Package | |
| US20130249087A1 (en) | Electronic component and manufacture method thereof | |
| CN120432448A (en) | IC packaging structure and packaging method | |
| KR20050001930A (en) | Hidensity chip scale package and the manufacturing method thereof | |
| CN107845610A (en) | Board structure and preparation method thereof | |
| CN117594535A (en) | Flexible pad spacers for three-dimensional integrated circuit packaging | |
| CN107785332A (en) | Semiconductor structure | |
| CN121171992A (en) | Chip packaging structure, electronic devices and fabrication methods | |
| US20140027160A1 (en) | Printed circuit board and fabricating method thereof | |
| JP5069879B2 (en) | Circuit equipment | |
| CN118302856A (en) | Multilayer package substrate with stepped substrate traces | |
| CN118398566A (en) | Packaging structure, manufacturing method of packaging structure and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111116 Termination date: 20140905 |
|
| EXPY | Termination of patent right or utility model |