[go: up one dir, main page]

CN101803026A - 电子器件以及制造电子器件的方法 - Google Patents

电子器件以及制造电子器件的方法 Download PDF

Info

Publication number
CN101803026A
CN101803026A CN200880107431A CN200880107431A CN101803026A CN 101803026 A CN101803026 A CN 101803026A CN 200880107431 A CN200880107431 A CN 200880107431A CN 200880107431 A CN200880107431 A CN 200880107431A CN 101803026 A CN101803026 A CN 101803026A
Authority
CN
China
Prior art keywords
tft
electronic device
layer
semiconductor
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880107431A
Other languages
English (en)
Other versions
CN101803026B (zh
Inventor
克里斯托夫·威廉·塞莱
莫妮卡·约翰内斯·贝恩哈克斯
格温·赫尔曼纳斯·格林克
尼古拉斯·阿尔德贡达·扬·玛丽亚·范阿尔勒
亚尔马·埃德泽尔·爱科·胡伊特马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Polymer Vision BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Polymer Vision BV filed Critical Polymer Vision BV
Publication of CN101803026A publication Critical patent/CN101803026A/zh
Application granted granted Critical
Publication of CN101803026B publication Critical patent/CN101803026B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种电子器件，包括第一薄膜晶体管(TFT)和第二TFT的序列，第一TFT包括通过第一绝缘体而分离的第一组电极，第二TFT包括通过第二绝缘体而分离的第二组电极，其中，第一组电极和第二组电极由第一共享导电层和第二共享导电层形成。第一绝缘体和第二绝缘体通过共享介电层形成。本发明还涉及一种制造电子器件的方法。

Description

电子器件以及制造电子器件的方法
技术领域
本发明涉及一种电子器件。更具体地，本发明涉及一种用于制造在衬底上包括多个材料层的电子器件的方法。
背景技术
在开篇段落中阐述的电子器件的实施例从US 4,679,299中可以得知。该已知的电子器件组成具有响应于公共栅电极的两个沟道区的自对准三维集成电路。该已知的电子器件基于层叠的CMOS场效应管器件运行，其中，一对自对准场晶体管利用公共栅电极显示出适当的叠层器件之间的最小源极/漏极耦合，并且提供了相对平坦的表面布局。
在该已知的电子器件中，沉积多个半导体层用于构造叠层。首先，在形成第一薄膜晶体管(TFT)的漏电极和源电极的硅衬底层中形成适当掺杂的区域。此后，沉积介电材料层，用于将源电极和漏电极与栅电极电隔离，之后，沉积第二介电材料层，用于将栅电极与沟道隔离。第一TFT形成该已知电子器件的下部元件。当形成第一TFT的元件后，在第一TFT顶部上形成与第一TFT共享栅电极的第二TFT。第二TFT包括适当的多个介电层，以形成第二TFT的源电极和漏电极。
该已知电子器件的缺点在于，沉积和图案化不同的材料层(特别是不同的介电材料层)需要多个处理步骤。
发明内容
本发明的一个目的是提供一种用于在电子装置中(例如用于逻辑装置中)使用的电子器件，其中可实现更简单的设计和图案化。
为此，根据本发明的电子器件包括第一薄膜晶体管(TFT)和第二TFT的序列，第一TFT包括通过第一绝缘体分离的第一组电极，第二TFT包括通过第二绝缘体分离的第二组电极，其中，第一组电极的第一部分和第二组电极的第一部分由第一共享导电层形成，第一组电极的第二部分和第二组电极的第二部分由第二共享导电层形成，第一绝缘体和第二绝缘体通过共享介电层形成。
根据本发明，在器件叠层中的不同层上来处理形成TFT一部分的适当的半导体层，例如在介电层的下面和上面，而不是在介电层的同一侧。由于该特征，可针对两个TFT来选择或最优化处理步骤，而对器件的其他元件的干扰最小。应当注意，TFT基电子器件可以包括互补型金属氧化物半导体(CMOS)电路、或p沟道金属氧化物半导体(PMOS)电路、或n沟道金属氧化物半导体(NMOS)电路。可选地或附加地，TFT基电子器件可以包括有机基叠层，该叠层包括导体(金属或有机物)、绝缘体(有机物或无机物)、第二导体(金属或有机物)以及半导体(有机物或无机物)，其中，半导体可以具有用于一个或两个半导体层的n沟道或p沟道或双极性特点。
根据本发明的电子器件具有以下优点：与通常由4个层或4个图案化步骤构成的单个TFT电路的制造过程相比，适当的双TFT电子器件仅增加了一个附加层和一个附加图案化步骤。
根据本发明的电子器件的构造可以设想为第一TFT的相似元件相对于第二TFT的相似元件在空间上倒置。应当注意，第一TFT可以布置成底栅结构，而第二TFT可以布置成顶栅结构，第一TFT和第二TFT被顺序布置，并且可以通过共享导电层和共享介电层而集成在一起。以这种方式，共享介电层夹在第一TFT的半导体层与第二TFT的半导体层之间。该特征具有另外的优点在于，介电层可以用作(特别是第一TFT)下部的半导体层的保护层，以避免半导体层受到形成电子器件的另一些元件(特别是第二TFT的那些元件)的后续处理步骤的可能有害的影响。
电子器件的进一步有利的实施例在权利要求中进行阐述(例如权利要求5～13)。
根据本发明的方法包括以下步骤：
(i)形成第一导电层，以形成第一TFT的电极和第二TFT的电极；
(ii)沉积第一半导体层，以形成第一TFT的半导体；
(iii)沉积介电层；
(iv)形成第二导电层，以形成第一TFT的另外的电极和第二TFT的另外的电极；以及
(v)沉积第二半导体层，以形成第二TFT的半导体。
应当注意，形成层的步骤可以包括沉积层和形成所沉积的层的步骤。可选地，形成层的步骤可以包括单一制造步骤。应当理解，第一导电层可以包括第一TFT的一个或多个电极和第二TFT的一个或多个电极。第二导电层也可以包括第一TFT的一个或多个电极和第二TFT的一个或多个电极。具体地，可以以不同的顺序来执行根据本发明的方法的步骤。例如，通过执行步骤(i)-(ii)-(iii)-(iv)-(v)，或(ii)-(i)-(iii)-(iv)-(v)；或(i)-(ii)-(iii)-(v)-(iv)，或(ii)-(i)-(iii)-(v)-(iv)；从而得到底接触或顶接触的顶栅TFT或底栅TFT的各种组合。
参考附图进一步详细讨论本发明的这些和其它优点。
附图说明
图1示出了根据本发明的电子器件的实施例的示意图。
图2a和图2b示出了根据本发明的电子器件的示意图。
具体实施方式
图1示出了根据本发明的电子器件的实施例的示意图。根据本发明的电子器件10包括其上布置有第一TFT 2和第二TFT 4的衬底1。应当理解，任何TFT都可以被实施为p型或n型或双极型器件，从而产生CMOS、PMOS或NMOS电路。附加地或可选地，该基于TFT的电子器件可以包括有机基叠层，该叠层包括导体(金属或有机物)、绝缘体(有机物或无机物)、第二导体(金属或有机物)以及半导体(有机物或无机物)，其中对于一个或两个半导体层来说，半导体可以具有n沟道或p沟道或双极性特点。第一TFT 2和第二TFT 4布置在衬底1上的不同横向位置处，从而形成适当的序列。应当理解，虽然仅示出了包括第一TFT 2和第二TFT 4的一个序列，但在形成电子器件的适当电路部分的实际配置中，可以使用多个这样的序列。第一TFT形成为底栅结构，其中栅电极2c布置在电子器件10的底部。栅电极2c通过适当的介电材料层3与源极区2a和漏极区2b分离。源极区和漏极区均可以形成为薄膜，并且可以使用光刻或任何其它图案化方法而被图案化。源极区2a和漏极区2b通过引入适当掺杂的区域(例如，晶体硅的掺杂接触)从适当的半导体5形成。可选地，源极区2a和漏极区2b可以由不同的、特别是导电的材料形成。这种实施例的适当的示例包括布置在有机半导体或无机半导体上的金属接触。可以选择有机材料或无机材料用于半导体5。漏极层和源极层以及半导体层还可以在不损失功能性的情况下关于层位置进行互换。第二TFT形成为顶栅结构，其中栅电极4c布置在电子器件10的顶部。栅电极4c与源极区4a和漏极区4b通过同一介电材料3分离，该介电材料构成用于电子器件10的公共栅极介电层。源极区4a和漏极区4b可以形成为薄膜，并且可以通过光刻或任何其它图案化方法而被图案化。栅极区2c、源极区4a和漏极区4b在同一处理步骤中被图案化。栅极区4c、源极区2a和漏极区2b在同一处理步骤中被图案化。对于半导体7，可以选择有机材料或无机材料。对于TFT 2和4来说，源极层和漏极层以及半导体层都可以关于层位置互换，而不损失功能性。优选地，选择柔性载体(特别是箔)用于衬底1。可选地，也可以为衬底1提供坚硬的载体，例如玻璃、陶瓷、硅、钢箔等。
根据本发明的电子器件10具有多个优点。首先，通过使用共享的导电层和公共介电层，制造包括使用两个不同半导体层进行操作的两种类型的TFT的电路需要很少的处理步骤。这使得制造工艺具有成本效益。其次，在如图1所示的实施例中，公共栅极介电层3用作半导体材料7的保护层，否则该层可能在适当的后续处理步骤中被损坏。对于该公共栅极介电层，可以选择以下的示例性材料：聚合物介电层，例如聚酰亚胺、聚甲基丙烯酸甲酯、聚对二甲苯、聚降冰片烯、环氧树脂、聚乙烯、聚苯乙烯、聚乙烯苯酚(polyvinylphenol)、聚乙烯醇；或无机层，诸如SiNx、SiO2、AlOx、AlNx、HfOx、AlOxNx、TiOx、BZT[Ba(ZrTi)O]、BST[Ba(SrTi)O]或TaOx等。这些材料与适当的半导体相结合呈现出相对(opposing)器件结构(如元件的顶栅/底栅结构)的更好性能。由于为顶栅/底栅电路的操作所优化的半导体和/或介电材料与电路的顶栅/底栅设计的结合，可以实现诸如场效应迁移率、开/关比、或阀值电压稳定性的器件特性的全面改进。
介电层3可以包括第一材料层和第二材料层，特别地，其中一种材料具有高介电常数(例如3.0～40)，而另一种材料具有低介电常数(例如1.9～4.0)。在叠层中第一材料可以布置在第二材料之前或之后。以这种方式，可以相对于两个半导体的不同要求来最优化介电层的性能(诸如介电常数和表面极性)以及整个叠层的电性能。
在可选的实施例中，第一材料具有较高的表面能(小于10°的水接触角)，而第二材料可以具有较低的表面能(在60°和100°之间的水接触角)。以这种方式，可以使介电表面的极性、润湿特征以及粘附性与相应的半导体层相匹配。
在又一个可选的实施例中，介电层3包括多种材料的混合物或适当的混合体。例如，两种聚合物、无机颗粒分散在聚合物基体中等。混合体或混合物成分可以保持均匀分布，或者可以进行相分离。后者产生了与两个不同层(顶层和底层)的电隔离，这对于第一半导体5和第二半导体7来说各自都是最优的。
通常，更为常见的是图案化半导体层，使得这些半导体层仅保留在沟道区5、7中。然而，发现在栅极接触(2c，4c)上保留半导体具有以下优点：首先，该半导体可以用作介电叠层中的附加层，用于降低电短路的风险，其次，可实现工艺的简化，这有益于批量生产。应当进一步理解的是，第一半导体5的材料可选择为与第二半导体7的材料相同。
以示例的方式，使用以下的工艺来制造电子器件10。首先，可通过在适当的衬底上溅射或蒸发来沉积适当的导电层，例如金层。所沉积的层形成第一导电层。然后，通过使用例如光刻、然后是湿法或干法蚀刻来图案化第一导电层。所产生的图案化的导电层可以表示第一TFT 2的相应电极(栅极)和第二TFT 4的相应电极(源极和漏极)。在形成栅电极2c和源电极4a以及漏电极4b后，例如从液相或气相来沉积半导体层7。该半导体层7优选通过干法蚀刻来进行图案化。半导体层7表示第二TFT 4的有源半导体层。然后介电层3沉积在所形成的结构的顶部上，从而覆盖栅电极2c、源电极4a、漏电极4b以及半导体材料7。优选地，介电层3在适当的溶液中沉积，并且通过干法或湿法蚀刻而被图案化，以形成垂直互连。
接下来，通过溅射或蒸发来沉积第二适当的导电层，例如金层。该层形成了第二导电层。然后，使用例如光刻、然后是湿法或干法蚀刻来图案化该第二导电层。所产生的图案化的导电层表示第一TFT 2的相应元件(源极和漏极)和第二TFT 4的相应元件(栅极)。
在形成源电极2a、漏电极2b以及栅电极4c后，例如，从液相或气相来沉积半导体层5。半导体层5优选通过干法蚀刻来进行图案化。该半导体层表示第一TFT 2的有源半导体层。优选地，可以选择电介质和半导体以产生具有期望的化学性质和物理性质的界面，特别是没有氧化基团和/或具有适当的表面能的界面。半导体材料5、7可以是例如相同类型(都是p型或都是n型或都是双极型)或不同类型(p型、n型、双极型)。对于单一半导体型(p型或n型或双极型)的相同或不同材料的实施，顶栅TFT和底栅TFT的TFT特性(例如阀值电压、接通电流、断开电流)的差别可以用来最优化逻辑电路的设计。优点是例如切换速度提高或更小的功耗。为了改进源-漏接触与半导体之间的电和结构的兼容性，两个导电层2a、2b、4a和4b的材料或表面处理可以最优化为耦合2a和2b或耦合4a和4b。例如，在图案化之后，将自组装硫醇固定单层膜或薄旋转涂覆聚合物(例如3nm聚苯乙烯)应用于导电层。
应当注意，在一些器件的布局中，使用2a、2b和4c的图案化工艺将第一TFT 2的源极区(2a)或漏极区(2b)直接连接至第二TFT 4的栅极区(4c)。相似地，使用2c、4a和4b的图案化工艺将第二TFT 4的源极区(4a)或漏极区(4b)例如直接连接至第一TFT 2的栅极区(2c)。
图2a和图2b示出了根据本发明的电子器件的示意图。电子器件20形成例如显示器(尤其是柔性显示器)的一部分。可选地或附加地，电子器件20可以形成逻辑电路(例如射频识别设备(RFID)或显示驱动电路)的一部分。柔性显示器可用在包括移动电话、管理器等的各种便携式电子设备中。电子器件20包括包含参考图1所讨论的双TFT布置的有源矩阵。这种布置例如形成显示器的TFT的一部分或形成显示器逻辑电路中不同导电层之间相交的一部分。有源矩阵优选地布置成从数据元件(如像素)的适当矩阵收集数据。为此目的，提供了列数据线21与像素电极23配合，该像素电极经由适当的TFT 25与数据线21通信。行数据由TFT 25的栅极线27收集。应当注意，电子器件20包括布置有如参考图1所讨论的公共栅极介电层的多个TFT。单个TFT的等效电子电路30示出了连接至列电极32和行电极36的适当的电源35。列电极通过介电层34与行电极分离。应当理解，适当的多个这种TFT用在例如显示器(特别是柔性显示器)或RFID的驱动电路中。也可以使用参考图1所讨论的TFT序列，以形成电子器件(尤其是柔性电子显示器)的一部分或全部。
另一实施例包括TFT与无机半导体和有机半导体的结合。例如，使用基于低温多晶硅(LTPS)的顶栅型TFT，其中LTPS半导体是叠层中的第一层。制造该实施例是通过例如执行包括以下步骤的方法来完成的：
-形成第一硅基半导体层；
-经由再结晶步骤将第一硅层掺杂和转移到低温多晶硅层中，以形成第一TFT的半导体；
-形成第一导电层，以形成第一TFT的电极和第二TFT的电极；
-沉积介电层；
-沉积第二导电层，以在第一TFT上形成另一电极，并形成第二TFT的另一电极；以及
-沉积第二半导体层，以形成第二TFT的半导体。
应当注意，可以选择有机材料或无机材料用于第二半导体。在本领域中这些材料是已知的。在另一实施例中，可以选择基于非晶体硅的半导体材料、氧化锌半导体材料或其他无机半导体材料用于第一半导体层和/或第二半导体层。
虽然上文已经描述了具体实施例，但应当理解，也可以不以所描述的方式来实践本发明。以上描述只是说明性的，而不构成限制。因此，本领域技术人员应该明白，在不背离所要求保护的权利要求的范围的情况下，可以对前文所述的本发明进行修改。

Claims (17)

1.一种电子器件，包括第一薄膜晶体管(TFT)和第二TFT的序列，所述第一TFT包括通过第一绝缘体分离的第一组电极，所述第二TFT包括通过第二绝缘体分离的第二组电极，其中，
所述第一组电极的第一部分和所述第二组电极的第一部分由第一共享导电层形成，所述第一组电极的第二部分和所述第二组电极的第二部分由第二共享导电层形成，所述第一绝缘体和所述第二绝缘体通过共享介电层形成。
2.根据权利要求1所述的电子器件，其中，所述第二TFT的相似元件相对于所述第一TFT的相似元件在空间上倒置。
3.根据权利要求2所述的电子器件，其中，所述相似元件包括栅极、漏极和/或源极。
4.根据权利要求3所述的电子器件，其中，所述第一TFT包括底栅结构，而所述第二TFT包括顶栅结构。
5.根据以上任一权利要求所述的电子器件，其中，所述第一TFT的半导体层和/或所述第二TFT的半导体层可从包括有机材料和无机材料的组中选择。
6.根据以上任一权利要求所述的电子器件，其中，所述介电层包括第一材料层和第二材料层。
7.根据权利要求6所述的电子器件，其中，所述第一材料具有3.0～40范围的介电常数，而所述第二材料具有1.9～4.0范围的介电常数。
8.根据权利要求6所述的电子器件，其中，所述第一材料具有60～100度范围的水接触角，而所述第二材料具有0～10度范围的水接触角。
9.根据权利要求1至5中任一项所述的电子器件，其中，所述介电层包括多种材料的混合物。
10.根据权利要求9所述的电子器件，其中，构成所述混合物的材料沿所述介电层均匀分布。
11.根据权利要求9所述的电子器件，其中，构成所述混合物的材料是相分离的。
12.根据以上任一权利要求所述的电子器件，还包括柔性衬底，优选为箔。
13.根据以上任一权利要求所述的电子器件，其中，所述第一TFT的半导体层和/或所述第二TFT的半导体层包括硅基半导体材料，优选为低温多晶硅。
14.一种制造包括第一薄膜晶体管(TFT)和第二TFT的序列的电子器件的方法，所述方法包括以下步骤：
(i)形成第一导电层，以形成所述第一TFT的电极和所述第二TFT的电极；
(ii)沉积第一半导体层，以形成所述第一TFT的半导体；
(iii)沉积介电层；
(iv)形成第二导电层，以形成所述第一TFT的另外的电极和所述第二TFT的另外的电极；
(v)沉积第二半导体层，以形成所述第二TFT的半导体。
15.根据权利要求14所述的方法，其中，选择硅基半导体材料用于所述第一半导体层和/或所述第二半导体层。
16.根据权利要求15所述的方法，其中，选择低温多晶硅用于所述硅基半导体，所述方法还包括将所述硅掺杂并转移到低温多晶硅(LTPS)中的步骤。
17.根据权利要求16所述的方法，其中，使用再结晶工艺用于所述转移。
CN2008801074310A 2007-07-17 2008-07-16 电子器件以及制造电子器件的方法 Expired - Fee Related CN101803026B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US95027607P 2007-07-17 2007-07-17
US60/950,276 2007-07-17
PCT/NL2008/050482 WO2009011581A1 (en) 2007-07-17 2008-07-16 An electronic device and a method of manufacturing an electronic device

Publications (2)

Publication Number Publication Date
CN101803026A true CN101803026A (zh) 2010-08-11
CN101803026B CN101803026B (zh) 2011-11-30

Family

ID=39713969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801074310A Expired - Fee Related CN101803026B (zh) 2007-07-17 2008-07-16 电子器件以及制造电子器件的方法

Country Status (4)

Country Link
US (1) US8536579B2 (zh)
CN (1) CN101803026B (zh)
TW (1) TWI412125B (zh)
WO (1) WO2009011581A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943683A (zh) * 2013-12-06 2014-07-23 山东大学（威海） 一种铟锡锌氧化物同质薄膜晶体管及其制备方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
TW201023341A (en) * 2008-12-12 2010-06-16 Ind Tech Res Inst Integrated circuit structure
JP5275515B2 (ja) * 2010-04-30 2013-08-28 シャープ株式会社 回路基板および表示装置
US9111810B2 (en) * 2010-04-30 2015-08-18 Sharp Kabushiki Kaisha Circuit board and display device including first and second channel layers made of different semiconductor materials
TWI438868B (zh) * 2010-07-30 2014-05-21 友達光電股份有限公司 互補金氧半電晶體及其製作方法
WO2012035984A1 (en) * 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN105659310B (zh) 2013-08-13 2021-02-26 飞利斯有限公司 电子显示区域的优化
WO2015031426A1 (en) 2013-08-27 2015-03-05 Polyera Corporation Flexible display and detection of flex state
CN105793781B (zh) 2013-08-27 2019-11-05 飞利斯有限公司 具有可挠曲电子构件的可附接装置
WO2015038684A1 (en) 2013-09-10 2015-03-19 Polyera Corporation Attachable article with signaling, split display and messaging features
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2015100396A1 (en) 2013-12-24 2015-07-02 Polyera Corporation Support structures for a flexible electronic component
CN106030688B (zh) 2013-12-24 2020-01-24 飞利斯有限公司 可挠性电子物品
WO2015100224A1 (en) 2013-12-24 2015-07-02 Polyera Corporation Flexible electronic display with user interface based on sensed movements
EP3087812B9 (en) 2013-12-24 2021-06-09 Flexterra, Inc. Support structures for an attachable, two-dimensional flexible electronic device
CN103715196B (zh) * 2013-12-27 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US20150227245A1 (en) 2014-02-10 2015-08-13 Polyera Corporation Attachable Device with Flexible Electronic Display Orientation Detection
US9634038B2 (en) 2014-02-25 2017-04-25 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
TWI692272B (zh) 2014-05-28 2020-04-21 美商飛利斯有限公司 在多數表面上具有可撓性電子組件之裝置
US9397118B2 (en) * 2014-06-30 2016-07-19 International Business Machines Corporation Thin-film ambipolar logic
US9634145B2 (en) 2014-10-29 2017-04-25 Eastman Kodak Company TFT substrate with variable dielectric thickness
US9368490B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
US9368491B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement mode inverter with variable thickness dielectric stack
KR102829116B1 (ko) * 2014-12-31 2025-07-02 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
WO2016138356A1 (en) 2015-02-26 2016-09-01 Polyera Corporation Attachable device having a flexible electronic component
CN104779257B (zh) * 2015-04-14 2017-11-03 深圳市华星光电技术有限公司 Tft布局结构
CN105470310A (zh) * 2016-01-21 2016-04-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN105679769A (zh) * 2016-01-27 2016-06-15 深圳市华星光电技术有限公司 一种tft基板、显示装置以及制造方法
CN110600488B (zh) * 2019-10-12 2025-03-28 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其驱动方法、显示装置
KR102349585B1 (ko) * 2020-12-09 2022-01-10 가천대학교 산학협력단 게이트 분할 구조를 갖는 4진 논리 소자

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2056739B (en) * 1979-07-30 1984-03-21 Sharp Kk Segmented type liquid crystal display and driving method thereof
US5684320A (en) * 1991-01-09 1997-11-04 Fujitsu Limited Semiconductor device having transistor pair
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
US5612228A (en) * 1996-04-24 1997-03-18 Motorola Method of making CMOS with organic and inorganic semiconducting region
EP1359789B1 (en) * 1997-02-17 2011-09-14 Seiko Epson Corporation Display apparatus
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6150708A (en) * 1998-11-13 2000-11-21 Advanced Micro Devices, Inc. Advanced CMOS circuitry that utilizes both sides of a wafer surface for increased circuit density
TW512543B (en) * 1999-06-28 2002-12-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
JP2002184993A (ja) * 2000-12-11 2002-06-28 Sony Corp 半導体装置
US7439096B2 (en) * 2001-02-21 2008-10-21 Lucent Technologies Inc. Semiconductor device encapsulation
US6649935B2 (en) * 2001-02-28 2003-11-18 International Business Machines Corporation Self-aligned, planarized thin-film transistors, devices employing the same
GB0108309D0 (en) * 2001-04-03 2001-05-23 Koninkl Philips Electronics Nv Matrix array devices with flexible substrates
SG120075A1 (en) * 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
JP2003202589A (ja) * 2001-12-28 2003-07-18 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP2003131257A (ja) * 2002-09-30 2003-05-08 Sony Corp アクティブマトリクス型液晶表示装置
US6998683B2 (en) * 2002-10-03 2006-02-14 Micron Technology, Inc. TFT-based common gate CMOS inverters, and computer systems utilizing novel CMOS inverters
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
GB0321383D0 (en) 2003-09-12 2003-10-15 Plastic Logic Ltd Polymer circuits
JP4887599B2 (ja) * 2003-11-19 2012-02-29 セイコーエプソン株式会社 回路基板、回路基板の製造方法、表示装置および電子機器
KR101001423B1 (ko) * 2004-04-30 2010-12-14 엘지디스플레이 주식회사 유기전계발광 소자 및 그 제조방법
KR100652352B1 (ko) * 2004-05-10 2006-12-01 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI238020B (en) * 2004-08-26 2005-08-11 Ind Tech Res Inst Fabrication and structure for pixels of top-emitting organic light emitting diode
WO2006051996A1 (en) * 2004-11-11 2006-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
KR100695013B1 (ko) * 2005-07-25 2007-03-16 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP4449863B2 (ja) * 2005-09-01 2010-04-14 セイコーエプソン株式会社 電気光学装置、電子機器
US7498662B2 (en) * 2005-11-18 2009-03-03 3M Innovative Properties Company Dielectric media including surface-treated metal oxide particles
EP1950804A2 (en) * 2007-01-26 2008-07-30 Samsung Electronics Co., Ltd. Display device and manufacturing method of the same
US7485508B2 (en) * 2007-01-26 2009-02-03 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
US7754510B2 (en) * 2007-04-02 2010-07-13 Xerox Corporation Phase-separated dielectric structure fabrication process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943683A (zh) * 2013-12-06 2014-07-23 山东大学（威海） 一种铟锡锌氧化物同质薄膜晶体管及其制备方法
CN103943683B (zh) * 2013-12-06 2017-12-26 山东大学（威海） 一种铟锡锌氧化物同质薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
TW200924173A (en) 2009-06-01
WO2009011581A1 (en) 2009-01-22
CN101803026B (zh) 2011-11-30
US20100237352A1 (en) 2010-09-23
US8536579B2 (en) 2013-09-17
TWI412125B (zh) 2013-10-11

Similar Documents

Publication Publication Date Title
CN101803026B (zh) 电子器件以及制造电子器件的方法
US6284562B1 (en) Thin film transistors
KR100393324B1 (ko) 집적 무기/유기 보상 박막 트랜지스터 회로 및 그 제조방법
KR100781829B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
KR100829570B1 (ko) 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
EP1629546B8 (en) A field effect transistor arrangement and method of manufacturing a field effect transistor arrangement
CN101595576A (zh) 有机电子器件
EP2555247A2 (en) Thin film transistor including a nanoconductor layer
JP2007180362A (ja) 半導体装置
CN114258592A (zh) 显示基板及其制备方法、显示装置
KR20020088356A (ko) 짧은 채널을 갖는 유기 반도체 소자
CN112864173A (zh) 显示基板及其制备方法、显示装置
CN112713157A (zh) 阵列基板、显示面板以及阵列基板的制备方法
US20220336261A1 (en) Method of forming semiconductor device
JP5701015B2 (ja) 半導体デバイスの駆動方法
CN111384071A (zh) 一种像素结构、阵列基板、显示装置和制作方法
CN100514542C (zh) 半导体器件及其制造方法
JP4113859B2 (ja) シリーズ薄膜トランジスター、能動マトリックス有機電界発光素子及びその製造方法
US20240395824A1 (en) Back-end-of-line cmos inverter with vertical channels and methods of forming the same
US20240355726A1 (en) Back-end-of-line cmos inverter having twin channels and one gate electrode and methods of forming the same
EP1703573B1 (en) Organic thin film transistor, flat display device including the same, and method of manufacturing the organic thin film transistor
US12394707B2 (en) Back-end-of-line CMOS inverter having reduced size and reduced short-channel effects and methods of forming the same
CN115735427B (zh) 显示基板及其制备方法、显示装置
CN101097991B (zh) 从增强型转变成耗尽型的有机场效应晶体管及制备方法
KR102845587B1 (ko) 이전 논리값에 따라 다른 출력을 가지는 양극성 반도체 소자에 기반한 로직-인-메모리 논리회로 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CREATOR TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20110720

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: EINDHOVEN, NETHERLANDS TO: BREDA, NETHERLANDS

TA01 Transfer of patent application right

Effective date of registration: 20110720

Address after: Holland buleda

Applicant after: Creator Technology B. V.

Address before: Holland Ian Deho Finn

Applicant before: Koninkl Philips Electronics NV

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160426

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co., Ltd.

Address before: Holland buleda

Patentee before: Creator Technology B. V.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111130

Termination date: 20190716