CN101799603A - Tft-lcd阵列基板及其制造方法 - Google Patents
Tft-lcd阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN101799603A CN101799603A CN200910077686.3A CN200910077686A CN101799603A CN 101799603 A CN101799603 A CN 101799603A CN 200910077686 A CN200910077686 A CN 200910077686A CN 101799603 A CN101799603 A CN 101799603A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- tft
- gate
- electrode
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及一种TFT-LCD阵列基板及其制造方法。阵列基板包括形成在基板上的栅线和数据线,所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管,所述栅线的上方形成有与所述像素电极一起构成存储电容的存储电极。进一步地,所述存储电极与所述数据线同层设置,所述存储电极通过栅绝缘层薄膜上开设的栅绝缘层过孔与所述栅线连接。所述存储电极分段设置在所述数据线两侧的栅线的上方。本发明通过将存储电极设置在栅线上方,提高了单位面积存储电容,同时不会遮挡像素区域,因此有效提高了开口率和显示亮度,从整体上提高了显示质量。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器结构及其制造方法,尤其是一种TFT-LCD阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,简称TFT-LCD)具有体积小、功耗低、无辐射等特点,在当前的平板显示器市场中占据了主导地位。
TFT-LCD主要由对盒的阵列基板和彩膜基板构成,其中阵列基板上形成有矩阵式排列的薄膜晶体管和像素电极,每个像素电极由薄膜晶体管控制。当薄膜晶体管打开时,像素电极在打开时间内充电,充电结束后,像素电极电压将维持到下一次扫描时重新充电。一般来说,液晶电容不大,仅靠液晶电容不能维持像素电极的电压,因此现有设计均设置一个存储电容来保持像素电极的电压。通常,存储电容的主要类型为:存储电容在栅线上(Cson Gate)、存储电容在公共电极线上(Cson Common)和组合结构,组合结构是指存储电容一部分在栅极扫描线上,另一部分在公共电极线上。但无论是哪种类型,现有技术均是采用栅金属层薄膜作为存储电容一个电极板,与作为存储电容另一个电极板的像素电极之间夹设有栅绝缘层薄膜和钝化层薄膜。由存储电容的计算公式可知,单位面积存储电容的大小与两电极板之间的距离成反比,由于现有TFT-LCD阵列基板中存储电容两电极板之间夹设栅绝缘层薄膜和钝化层薄膜,两电极板之间的距离较大,因此导致单位面积存储电容相对较小。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法,不仅可以有效提高单位面积存储电容,还具有高开口率和高显示亮度等优点。
为了实现上述目的,本发明提供了一种TFT-LCD阵列基板,包括形成在基板上的栅线和数据线,所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管,所述栅线的上方形成有与所述像素电极一起构成存储电容的存储电极。
所述存储电极与所述数据线同层设置。
所述存储电极通过栅绝缘层薄膜上开设的栅绝缘层过孔与所述栅线连接。
所述存储电极分段设置在所述数据线两侧的栅线的上方。
所述像素区域内还形成有遮挡条,所述遮挡条与所述存储电极同层设置,并与所述存储电极连接。
为了实现上述目的,本发明还提供了一种TFT-LCD阵列基板制造方法,包括:
步骤1、在基板上沉积栅金属层薄膜,通过构图工艺形成包括栅线和栅电极的图形;
步骤2、在完成步骤1的基板上沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜,通过构图工艺形成包括有源层和栅绝缘层过孔的图形,所述栅绝缘层过孔位于所述栅线的上方;
步骤3、在完成步骤2的基板上沉积源漏金属层薄膜,通过构图工艺形成包括数据线、源电极、漏电极、TFT沟道区域和存储电极的图形,所述存储电极位于所述数据线两侧的栅线之上,且通过所述栅绝缘层过孔与所述栅线连接;
步骤4、在完成步骤3的基板上沉积钝化层薄膜,通过构图工艺形成包括钝化层过孔的图形,所述钝化层过孔位于所述漏电极的上方;
步骤5、在完成步骤4的基板上沉积透明导电薄膜,通过构图工艺形成包括像素电极的图形,所述像素电极通过所述钝化层过孔与漏电极连接。
所述步骤2包括:
采用等离子体增强化学气相沉积方法依次沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜;
采用半色调或灰色调掩模板通过构图工艺形成包括有源层和栅绝缘层过孔的图形,所述栅绝缘层过孔位于所述栅线的上方。
所述采用半色调或灰色调掩模板通过构图工艺形成包括有源层和栅绝缘层过孔的图形包括:
在所述掺杂半导体层薄膜上涂覆一层光刻胶;
采用半色调或灰色调掩模板曝光,使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域;光刻胶完全保留区域对应于有源层图形所在区域,光刻胶完全去除区域对应于栅绝缘层过孔图形所在区域,光刻胶半保留区域对应于上述图形以外的区域;显影处理后,光刻胶完全保留区域的光刻胶厚度没有变化,光刻胶完全去除区域的光刻胶被完全去除,光刻胶半保留区域的光刻胶厚度减少;
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的掺杂半导体层薄膜、半导体层薄膜和栅绝缘层薄膜,形成栅绝缘层过孔图形;
通过灰化工艺去除光刻胶半保留区域的光刻胶,暴露出该区域的掺杂半导体层薄膜;
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的掺杂半导体层薄膜和半导体层薄膜,形成有源层图形;
剥离剩余的光刻胶。
所述步骤3包括:采用磁控溅射或热蒸发的方法沉积源漏金属层薄膜,采用普通掩模板通过构图工艺对源漏金属层薄膜进行构图,形成数据线、源电极、漏电极、TFT沟道区域和存储电极图形,其中存储电极位于数据线两侧的栅线上方,并通过栅绝缘层过孔与栅线连接。
所述步骤3还同时形成有遮挡条图形,所述遮挡条与存储电极连接。
本发明提供了一种TFT-LCD阵列基板及其制造方法,将存储电极设置在栅线上方,存储电极与数据线、源电极和漏电极同层设置,在同一次构图工艺中形成,由存储电极和像素电极形成存储电容的两个电极板。与两个电极板之间夹设栅绝缘层薄膜和钝化层薄膜的现有存储电容结构相比,本发明存储电容两个电极板之间的距离只有钝化层的厚度,因此提高了单位面积存储电容。由于存储电极设置在栅线上方,不会遮挡像素区域,因此本发明有效提高了开口率和显示亮度,从整体上提高了显示质量。进一步地,由于本发明存储电极设置在栅线上方,因此可以根据实际需要通过改变存储电极的面积来设计合适的存储电容,这样就保证了充足的存储电容余量,可以有效地减少跳变电压ΔVp,提高显示质量。
附图说明
图1为本发明TFT-LCD阵列基板一个像素单元的平面图;
图2为图1中A1-A1向的剖面图;
图3为图1中B1-B1向的剖面图;
图4为本发明TFT-LCD阵列基板第一次构图工艺后一个像素单元的平面图;
图5为图4中A2-A2向的剖面图;
图6为图4中B2-B2向的剖面图;
图7为本发明TFT-LCD阵列基板第二次构图工艺后一个像素单元的平面图;
图8为本发明TFT-LCD阵列基板第二次构图工艺中曝光显影后A3-A3向的剖面图;
图9为本发明TFT-LCD阵列基板第二次构图工艺中曝光显影后B3-B3向的剖面图;
图10为本发明TFT-LCD阵列基板第二次构图工艺中第一次刻蚀工艺后B 3-B3向的剖面图;
图11为本发明TFT-LCD阵列基板第二次构图工艺中灰化工艺后A3-A3向的剖面图;
图12为本发明TFT-LCD阵列基板第二次构图工艺中灰化工艺后B3-B3向的剖面图;
图13为本发明TFT-LCD阵列基板第二次构图工艺中第二次刻蚀工艺后A3-A 3向的剖面图;
图14为本发明TFT-LCD阵列基板第二次构图工艺中第二次刻蚀工艺后B3-B3向的剖面图;
图15为本发明TFT-LCD阵列基板第二次构图工艺后A3-A3向的剖面图;
图16为本发明TFT-LCD阵列基板第三次构图工艺后一个像素单元的平面图;
图17为图16中A4-A4向的剖面图;
图18为图16中B4-B4向的剖面图;
图19为本发明TFT-LCD阵列基板第四次构图工艺后一个像素单元的平面图;
图20为图19中A5-A5向的剖面图;
图21为图19中B5-B5向的剖面图;
图22为本发明TFT-LCD阵列基板制造方法的流程图;
图23为本发明TFT-LCD阵列基板制造方法具体实施例的流程图。
附图标记说明:
1-基板; 2-栅电极; 3-栅绝缘层薄膜;
4-半导体层薄膜; 5-掺杂半导体层薄膜; 6-源电极;
7-漏电极; 8-钝化层薄膜; 9-像素电极;
10-栅线; 11-数据线; 12-栅绝缘层过孔;
13-存储电极; 14-钝化层过孔; 30-光刻胶。
具体实施方式
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
图1为本发明TFT-LCD阵列基板一个像素单元的平面图,图2为图1中A1-A1向的剖面图,图3为图1中B1-B1向的剖面图。如图1~图3所示,本发明TFT-LCD阵列基板的主体结构包括形成在基板1上的栅线10、数据线11、像素电极9、薄膜晶体管和存储电极13,相互垂直的栅线10和数据线11定义了像素区域,薄膜晶体管和像素电极9形成在像素区域内,栅线10用于向薄膜晶体管提供开启信号,数据线11用于向像素电极9提供数据信号,存储电极13用于与像素电极9一起构成存储电容。本发明存储电极13设置在栅线10的上方,与数据线11同层。具体地,本发明TFT-LCD阵列基板包括形成在基板1上的栅线10和栅电极2,栅电极2与栅线10连接;栅绝缘层薄膜3形成在栅电极2和栅线10上并覆盖整个基板1,栅绝缘层薄膜3上开设有栅绝缘层过孔12,至少一个栅绝缘层过孔12设置在栅线10位置,用于使存储电极13通过栅绝缘层过孔12与栅线10连接;有源层(半导体层薄膜4和掺杂半导体层薄膜5)形成在栅绝缘层薄膜3上并位于栅电极2的上方;源电极6的一端形成在有源层上,另一端与数据线11连接,漏电极7的一端形成在有源层上,另一端通过钝化层薄膜8上开设的钝化层过孔14与像素电极9连接,源电极6和漏电极7之间形成TFT沟道区域,TFT沟道区域的掺杂半导体层薄膜(欧姆接触层)5被完全刻蚀掉,暴露出半导体层薄膜4;存储电极13与数据线11、源电极6和漏电极7同层,并位于栅线10上方,存储电极13通过栅绝缘层薄膜3上开设的栅绝缘层过孔12与栅线10连接;钝化层薄膜8形成在数据线11、源电极6、漏电极7和存储电极13上并覆盖整个基板1,在漏电极7位置开设有使漏电极7与像素电极9连接的钝化层过孔14;像素电极9形成在钝化层薄膜8上,像素电极9通过钝化层过孔14与漏电极7连接。
图4~图21为本发明TFT-LCD阵列基板制造过程的示意图,可以进一步说明本发明的技术方案,在以下说明中,本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀等工艺,光刻胶以正性光刻胶为例。
图4为本发明TFT-LCD阵列基板第一次构图工艺后的一个像素单元平面图,图5为图4中A2-A2向的剖面图,图6为图4中B2-B2向的剖面图。首先采用磁控溅射或热蒸发的方法,在基板1(如玻璃基板或石英基板)上沉积栅金属层薄膜,栅金属层薄膜可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金,也可以采用由多个金属层薄膜构成的复合层薄膜。采用普通掩模板(也称单调掩模板)通过构图工艺形成包括栅线10和栅电极2的图形,如图4~图6所示。
图7为本发明TFT-LCD阵列基板第二次构图工艺后一个像素单元的平面图,图8为本发明TFT-LCD阵列基板第二次构图工艺中曝光显影后A3-A3向的剖面图,图9为本发明TFT-LCD阵列基板第二次构图工艺中曝光显影后B3-B3向的剖面图。在完成图4结构图形的基板上,采用等离子体增强化学气相沉积(简称PECVD)方法,依次沉积栅绝缘层薄膜3、半导体层薄膜4和掺杂半导体层薄膜5(也称欧姆接触层)。栅绝缘层薄膜3可以选用氧化物、氮化物或氧氮化合物,对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体;半导体层薄膜4对应的反应气体可以为SiH4、H2的混合气体或SiH2Cl2、H2的混合气体;掺杂半导体层薄膜5对应的反应气体可以为SiH4、PH3、H2的混合气体或SiH2Cl2、PH3、H2的混合气体。随后,在掺杂半导体层薄膜5上涂覆一层光刻胶30,采用半色调或灰色调掩模板曝光,使光刻胶形成完全曝光区域A、未曝光区域B和半曝光区域C。未曝光区域B对应于有源层图形所在区域,完全曝光区域A对应于栅绝缘层过孔图形所在区域,半曝光区域C对应于上述图形以外的区域。显影处理后,未曝光区域B的光刻胶厚度没有变化,形成光刻胶完全保留区域,完全曝光区域A的光刻胶被完全去除,形成光刻胶完全去除区域,半曝光区域C的光刻胶厚度减少,形成光刻胶半保留区域,如图8、图9所示。
图10为本发明TFT-LCD阵列基板第二次构图工艺中第一次刻蚀工艺后B3-B3向的剖面图。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域A的掺杂半导体层薄膜5、半导体层薄膜4和栅绝缘层薄膜3,形成栅绝缘层过孔12图形,栅绝缘层过孔12内暴露出栅线10,如图10所示。
图11为本发明TFT-LCD阵列基板第二次构图工艺中灰化工艺后A3-A3向的剖面图,图12为本发明TFT-LCD阵列基板第二次构图工艺中灰化工艺后B3-B3向的剖面图。通过灰化工艺,去除掉半曝光区域C的光刻胶,暴露出该区域的掺杂半导体层薄膜5,如图11、图12所示。由于未曝光区域B光刻胶的厚度大于半曝光区域C光刻胶的厚度,因此灰化工艺后,未曝光区域B仍涂覆有一定厚度的光刻胶30。
图13为本发明TFT-LCD阵列基板第二次构图工艺中第二次刻蚀工艺后A3-A3向的剖面图,图14为本发明TFT-LCD阵列基板第二次构图工艺中第二次刻蚀工艺后B3-B3向的剖面图。通过第二次刻蚀工艺完全刻蚀掉半曝光区域C的掺杂半导体层薄膜5和半导体层薄膜4,形成有源层图形,有源层包括半导体层薄膜4和掺杂半导体层薄膜5,如图13、图14所示。
图15为本发明TFT-LCD阵列基板第二次构图工艺后A3-A3向的剖面图。最后剥离剩余的光刻胶,完成本发明TFT-LCD阵列基板第二次构图工艺,如图7、图14和图15所示。本发明第二次构图工艺后,有源层形成在栅电极2上方,栅绝缘层过孔12形成在栅线10上方。栅绝缘层过孔12的具体形状也可为多种,比如方形、圆形等。实际应用中,可以在栅线10上方设置多个栅绝缘层过孔结构,本实施例只示意了采用二个栅绝缘层过孔的结构。
图16为本发明TFT-LCD阵列基板第三次构图工艺后一个像素单元的平面图,图17为图16中A4-A4向的剖面图,图18为图16中B4-B4向的剖面图。在完成图7结构图形的基板上,采用磁控溅射或热蒸发的方法,沉积源漏金属层薄膜,源漏金属层薄膜可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金,也可以采用由多个金属层薄膜构成的复合层薄膜。采用普通掩模板通过构图工艺对源漏金属层薄膜进行构图,形成数据线11、源电极6、漏电极7、TFT沟道区域和存储电极13图形,其中源电极6的一端位于有源层上,另一端与数据线11连接,漏电极7的一端位于有源层上,与源电极6相对设置,源电极6与漏电极7之间形成TFT沟道区域,TFT沟道区域的之间的掺杂半导体层薄膜5被完全刻蚀掉,并刻蚀掉部分厚度的半导体层薄膜4,暴露出半导体层薄膜4;存储电极13分段设置在数据线11的两侧,并位于栅线10上方,通过栅绝缘层过孔12与栅线10连接,如图16、图17和图18所示。实际应用中,本次构图工艺还可以同时形成遮挡条结构,遮挡条用于进一步遮挡漏光区域的光线,进一步地,遮挡条还可以与存储电极连接成一个整体。存储电极13的形状和尺寸可以根据实际需要设计。
图19为本发明TFT-LCD阵列基板第四次构图工艺后一个像素单元的平面图,图20为图19中A5-A5向的剖面图,图21为图19中B5-B5向的剖面图。在完成图16结构图形的基板上,采用PECVD方法沉积钝化层薄膜8。钝化层薄膜8可以采用氧化物、氮化物或氧氮化合物,对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。采用普通掩模板通过构图工艺对钝化层薄膜8进行构图,形成钝化层过孔14,钝化层过孔14位于漏电极7的上方,如图19、图20和图21所示。本构图工艺中,还同时形成有栅线接口区域(栅线PAD)的栅线接口过孔和数据线接口区域(数据线PAD)的数据线接口过孔等图形。上述通过构图工艺形成栅线接口过孔和数据线接口过孔图形的工艺已广泛应用于目前的构图工艺中,这里不再赘述。
最后,在完成上述结构图形的基板上,采用磁控溅射或热蒸发的方法,沉积透明导电薄膜,透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料,也可以采用其它金属及金属氧化物。采用普通掩模板通过构图工艺形成像素电极9,像素电极9通过钝化层过孔14与漏电极7连接,如图1~图3所示。
以上所说明的五次构图工艺仅仅是制备本发明TFT-LCD阵列基板的一种实现方法,实际使用中还可以通过增加或减少构图工艺次数、选择不同的材料或材料组合来实现本发明。例如,本发明TFT-LCD阵列基板第二次构图工艺可以由二次采用普通掩模板的构图工艺完成,即通过一次采用普通掩模板的构图工艺形成有源层图形,通过一次采用普通掩模板的构图工艺形成栅绝缘层过孔,这里不再赘述。
本发明提供了一种TFT-LCD阵列基板,将存储电极设置在栅线上方,存储电极与数据线、源电极和漏电极同层设置,在同一次构图工艺中形成,由存储电极和像素电极形成存储电容的两个电极板。与两个电极板之间夹设栅绝缘层薄膜和钝化层薄膜的现有存储电容结构相比,本发明存储电容两个电极板之间的距离只有钝化层薄膜的厚度,因此提高了单位面积存储电容。由于存储电极设置在栅线上方,不会遮挡像素区域,因此本发明有效提高了开口率和显示亮度,从整体上提高了显示质量。
在TFT-LCD工作时,由于源电极与栅电极之间、漏电极与栅电极之间存在寄生电容,因此在像素电极充电结束的瞬间会产生一个跳变电压ΔVp,跳变电压的表达式为:其中Vgh为栅电极的开启电压,Vgl栅电极的关断电压,Clc为液晶电容,Cgs为寄生电容,Cs为存储电容。研究表明,跳变电压ΔVp的存在会使像素电极的极性发生改变,进而导致正负极性的电压差不一致,导致显示画面产生闪烁(flicker)现象,严重地影响了显示质量,因此设计上要求产生的跳变电压ΔVp越小越好。由于本发明存储电极设置在栅线上方,因此可以根据实际需要通过改变存储电极的面积来设计合适的存储电容Cs,这样就保证了充足的存储电容余量,可以有效地减少跳变电压ΔVp,提高显示质量。
图22为本发明TFT-LCD阵列基板制造方法的流程图,包括:
步骤1、在基板上沉积栅金属层薄膜,通过构图工艺形成包括栅线和栅电极的图形;
步骤2、在完成步骤1的基板上沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜,通过构图工艺形成包括有源层和栅绝缘层过孔的图形,所述栅绝缘层过孔位于所述栅线的上方;
步骤3、在完成步骤2的基板上沉积源漏金属层薄膜,通过构图工艺形成包括数据线、源电极、漏电极、TFT沟道区域和存储电极的图形,所述存储电极位于所述数据线两侧的栅线之上,且通过所述栅绝缘层过孔与所述栅线连接;
步骤4、在完成步骤3的基板上沉积钝化层薄膜,通过构图工艺形成包括钝化层过孔的图形,所述钝化层过孔位于所述漏电极的上方;
步骤5、在完成步骤4的基板上沉积透明导电薄膜,通过构图工艺形成包括像素电极的图形,所述像素电极通过所述钝化层过孔与漏电极连接。
本发明上述技术方案中,由于存储电极设置在栅线上方,存储电极与漏电极、源电极和数据线同层设置,因此提高了单位面积存储电容。由于存储电极设置在栅线上方,不会遮挡像素区域,因此本发明有效提高了开口率和显示亮度,从整体上提高了显示质量。
图23为本发明TFT-LCD阵列基板制造方法具体实施例的流程图,在图22所示技术方案中,所述步骤2包括:
步骤11、采用等离子体增强化学气相沉积方法,在完成步骤1的基板上依次沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜;
步骤12、在所述掺杂半导体层薄膜上涂覆一层光刻胶;
步骤13、采用半色调或灰色调掩模板曝光,使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域;光刻胶完全保留区域对应于有源层图形所在区域,光刻胶完全去除区域对应于栅绝缘层过孔图形所在区域,光刻胶半保留区域对应于上述图形以外的区域;显影处理后,光刻胶完全保留区域的光刻胶厚度没有变化,光刻胶完全去除区域的光刻胶被完全去除,光刻胶半保留区域的光刻胶厚度减少;
步骤14、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的掺杂半导体层薄膜、半导体层薄膜和栅绝缘层薄膜,形成栅绝缘层过孔图形;
步骤15、通过灰化工艺去除光刻胶半保留区域的光刻胶,暴露出该区域的掺杂半导体层薄膜;
步骤16、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的掺杂半导体层薄膜和半导体层薄膜,形成有源层图形;
步骤17、剥离剩余的光刻胶。
本实施例是一种采用多步刻蚀工艺通过一次构图工艺同时形成有源层和栅绝缘层过孔图形的技术方案,其制备过程已在前述图7~图15所示技术方案中详细介绍,这里不再赘述。
实际使用中,本发明TFT-LCD阵列基板制造方法的步骤2可以由二次采用普通掩模板的构图工艺完成,即通过一次采用普通掩模板的构图工艺形成有源层图形,通过一次采用普通掩模板的构图工艺形成栅绝缘层过孔。
本发明步骤1中,首先采用磁控溅射或热蒸发的方法,在基板(如玻璃基板或石英基板)上沉积栅金属层薄膜,栅金属层薄膜可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金,也可以采用由多个金属层薄膜构成的复合层薄膜。采用普通掩模板通过构图工艺形成包括栅线和栅电极的图形。
本发明步骤3中,采用磁控溅射或热蒸发的方法,沉积源漏金属层薄膜,源漏金属层薄膜可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金,也可以采用由多个金属层薄膜构成的复合层薄膜。采用普通掩模板通过构图工艺对源漏金属层薄膜进行构图,形成数据线、源电极、漏电极、TFT沟道区域和存储电极图形,其中源电极的一端位于有源层上,另一端与数据线连接,漏电极的一端位于有源层上,与源电极相对设置,源电极与漏电极之间形成TFT沟道区域,TFT沟道区域的之间的掺杂半导体层薄膜被完全刻蚀掉,并刻蚀掉部分厚度的半导体层薄膜,暴露出半导体层薄膜;存储电极位于数据线两侧的栅线上方,并通过栅绝缘层过孔与栅线连接。实际应用中,本次构图工艺还可以同时形成遮挡条图形,遮挡条用于进一步遮挡漏光区域的光线,进一步地,遮挡条还可以与存储电极连接成一个整体。存储电极的形状和尺寸可以根据实际需要设计。
本发明步骤4中,采用PECVD方法沉积钝化层薄膜。钝化层薄膜可以采用氧化物、氮化物或氧氮化合物,对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。采用普通掩模板通过构图工艺对钝化层薄膜进行构图,形成钝化层过孔,其中钝化层过孔位于漏电极的上方。本构图工艺中,还同时形成有栅线接口区域的栅线接口过孔和数据线接口区域的数据线接口过孔等图形。上述通过构图工艺形成栅线接口过孔和数据线接口过孔图形的工艺已广泛应用于目前的构图工艺中。
本发明步骤5中,采用磁控溅射或热蒸发的方法,沉积透明导电薄膜,透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料,也可以采用其它金属及金属氧化物。采用普通掩模板通过构图工艺形成像素电极,像素电极通过钝化层过孔与漏电极连接。
最后应说明的是:以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围。
Claims (10)
1.一种TFT-LCD阵列基板,包括形成在基板上的栅线和数据线,所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管,其特征在于,所述栅线的上方形成有与所述像素电极一起构成存储电容的存储电极。
2.根据权利要求1所述的TFT-LCD阵列基板,其特征在于,所述存储电极与所述数据线同层设置。
3.根据权利要求1所述的TFT-LCD阵列基板,其特征在于,所述存储电极通过栅绝缘层薄膜上开设的栅绝缘层过孔与所述栅线连接。
4.根据权利要求3所述的TFT-LCD阵列基板,其特征在于,所述存储电极分段设置在所述数据线两侧的栅线的上方。
5.根据权利要求1所述的TFT-LCD阵列基板,其特征在于,所述像素区域内还形成有遮挡条,所述遮挡条与所述存储电极同层设置,并与所述存储电极连接。
6.一种TFT-LCD阵列基板制造方法,其特征在于,包括:
步骤1、在基板上沉积栅金属层薄膜,通过构图工艺形成包括栅线和栅电极的图形;
步骤2、在完成步骤1的基板上沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜,通过构图工艺形成包括有源层和栅绝缘层过孔的图形,所述栅绝缘层过孔位于所述栅线的上方;
步骤3、在完成步骤2的基板上沉积源漏金属层薄膜,通过构图工艺形成包括数据线、源电极、漏电极、TFT沟道区域和存储电极的图形,所述存储电极位于所述数据线两侧的栅线之上,且通过所述栅绝缘层过孔与所述栅线连接;
步骤4、在完成步骤3的基板上沉积钝化层薄膜,通过构图工艺形成包括钝化层过孔的图形,所述钝化层过孔位于所述漏电极的上方;
步骤5、在完成步骤4的基板上沉积透明导电薄膜,通过构图工艺形成包括像素电极的图形,所述像素电极通过所述钝化层过孔与漏电极连接。
7.根据权利要求6所述的TFT-LCD阵列基板制造方法,其特征在于,所述步骤2包括:
采用等离子体增强化学气相沉积方法依次沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜;
采用半色调或灰色调掩模板通过构图工艺形成包括有源层和栅绝缘层过孔的图形,所述栅绝缘层过孔位于所述栅线的上方。
8.根据权利要求7所述的TFT-LCD阵列基板制造方法,其特征在于,所述采用半色调或灰色调掩模板通过构图工艺形成包括有源层和栅绝缘层过孔的图形包括:
在所述掺杂半导体层薄膜上涂覆一层光刻胶;
采用半色调或灰色调掩模板曝光,使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域;光刻胶完全保留区域对应于有源层图形所在区域,光刻胶完全去除区域对应于栅绝缘层过孔图形所在区域,光刻胶半保留区域对应于上述图形以外的区域;显影处理后,光刻胶完全保留区域的光刻胶厚度没有变化,光刻胶完全去除区域的光刻胶被完全去除,光刻胶半保留区域的光刻胶厚度减少;
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的掺杂半导体层薄膜、半导体层薄膜和栅绝缘层薄膜,形成栅绝缘层过孔图形;
通过灰化工艺去除光刻胶半保留区域的光刻胶,暴露出该区域的掺杂半导体层薄膜;
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的掺杂半导体层薄膜和半导体层薄膜,形成有源层图形;
剥离剩余的光刻胶。
9.根据权利要求6所述的TFT-LCD阵列基板制造方法,其特征在于,所述步骤3包括:采用磁控溅射或热蒸发的方法沉积源漏金属层薄膜,采用普通掩模板通过构图工艺对源漏金属层薄膜进行构图,形成数据线、源电极、漏电极、TFT沟道区域和存储电极图形,其中存储电极位于数据线两侧的栅线上方,并通过栅绝缘层过孔与栅线连接。
10.根据权利要求6所述的TFT-LCD阵列基板制造方法,其特征在于,所述步骤3还同时形成有遮挡条图形,所述遮挡条与存储电极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910077686.3A CN101799603B (zh) | 2009-02-11 | 2009-02-11 | Tft-lcd阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910077686.3A CN101799603B (zh) | 2009-02-11 | 2009-02-11 | Tft-lcd阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101799603A true CN101799603A (zh) | 2010-08-11 |
| CN101799603B CN101799603B (zh) | 2015-12-02 |
Family
ID=42595344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910077686.3A Active CN101799603B (zh) | 2009-02-11 | 2009-02-11 | Tft-lcd阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101799603B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103226286A (zh) * | 2013-04-24 | 2013-07-31 | 京东方科技集团股份有限公司 | 一种光屏障玻璃的制备方法 |
| CN103824864A (zh) * | 2014-02-12 | 2014-05-28 | 北京京东方显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN103915431A (zh) * | 2013-06-17 | 2014-07-09 | 上海天马微电子有限公司 | 一种tft阵列基板、显示装置及阵列基板制作方法 |
| CN105093756A (zh) * | 2015-08-31 | 2015-11-25 | 深圳市华星光电技术有限公司 | 液晶显示像素结构及其制作方法 |
| CN106206603A (zh) * | 2016-07-19 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
| WO2018094595A1 (zh) * | 2016-11-23 | 2018-05-31 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| CN113192981A (zh) * | 2018-03-21 | 2021-07-30 | 福建华佳彩有限公司 | 一种tft基板、显示装置及tft基板的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101171056B1 (ko) * | 2005-08-16 | 2012-08-03 | 삼성전자주식회사 | 액정 표시 장치 |
| KR20070080098A (ko) * | 2006-02-06 | 2007-08-09 | 삼성전자주식회사 | 액정 표시 장치 |
-
2009
- 2009-02-11 CN CN200910077686.3A patent/CN101799603B/zh active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103226286A (zh) * | 2013-04-24 | 2013-07-31 | 京东方科技集团股份有限公司 | 一种光屏障玻璃的制备方法 |
| CN103915431A (zh) * | 2013-06-17 | 2014-07-09 | 上海天马微电子有限公司 | 一种tft阵列基板、显示装置及阵列基板制作方法 |
| CN103824864A (zh) * | 2014-02-12 | 2014-05-28 | 北京京东方显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN105093756A (zh) * | 2015-08-31 | 2015-11-25 | 深圳市华星光电技术有限公司 | 液晶显示像素结构及其制作方法 |
| CN105093756B (zh) * | 2015-08-31 | 2019-01-22 | 深圳市华星光电技术有限公司 | 液晶显示像素结构及其制作方法 |
| CN106206603A (zh) * | 2016-07-19 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
| WO2018094595A1 (zh) * | 2016-11-23 | 2018-05-31 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| CN113192981A (zh) * | 2018-03-21 | 2021-07-30 | 福建华佳彩有限公司 | 一种tft基板、显示装置及tft基板的制备方法 |
| CN113192981B (zh) * | 2018-03-21 | 2023-07-25 | 福建华佳彩有限公司 | 一种tft基板、显示装置及tft基板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101799603B (zh) | 2015-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101807583B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101887897B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101819363B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101825814B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101957530A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101957526B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101963723B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101520580B (zh) | Tft-lcd阵列基板结构及其制造方法 | |
| CN207265054U (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN102645803A (zh) | 像素单元,阵列基板、液晶面板、显示装置及其制造方法 | |
| CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
| US9053988B2 (en) | TFT array substrate, manufacturing method of the same and display device | |
| CN101799603B (zh) | Tft-lcd阵列基板及其制造方法 | |
| JP2010211206A (ja) | Tft−lcdアレイ基板及びその製造方法 | |
| CN103439840A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| WO2021077674A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| CN103227147A (zh) | Tft-lcd阵列基板及其制造方法、液晶显示器 | |
| CN101807584B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN103293797B (zh) | 一种薄膜晶体管液晶显示装置及其制作方法 | |
| CN113394166A (zh) | 阵列基板的制作方法、阵列基板及显示面板 | |
| CN106353944A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| CN202421681U (zh) | 像素单元、阵列基板、液晶面板及显示装置 | |
| CN102683341A (zh) | 一种tft阵列基板及其制造方法和液晶显示器 | |
| CN102709235B (zh) | 阵列基板及其制造方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |