CN101547005A

CN101547005A - 振荡调整电路及方法

Info

Publication number: CN101547005A
Application number: CN200810087012A
Authority: CN
Inventors: 杨志伟
Original assignee: Holtek Semiconductor Inc
Current assignee: Holtek Semiconductor Inc
Priority date: 2008-03-28
Filing date: 2008-03-28
Publication date: 2009-09-30

Abstract

本发明涉及一种振荡调整电路，其包括一第一电路；该第一电路接收具有已知时间间隔的输入数据流，产生具有第一周期的输出信号，决定已知时间间隔与已知时间间隔的受测时段之间的第一误差信号，根据第一周期的预定倍数的时段决定参考误差信号，且根据第一误差信号与参考误差信号调整第一周期，其中已知时间间隔关联于输入数据流中一预定位图案的第一次出现与预定位图案的第二次出现之间的时段。

Description

振荡调整电路及方法

技术领域

本发明涉及一种振荡调整电路及方法，特别是涉及一种用于数据传输的振荡调整电路及方法。

背景技术

振荡调整电路可以有效运用于具有比特率(Bit rate)或时钟同步(Clocksynchronization)的数据传输的系统上，例如万用串行总线(USB)接口、微控制单元(MCU)或通讯系统上，利用精准的数据频率同步控制以确保数据封包传输时的正确性与稳定性。以USB 1.1版的全速(Full speed)为例，在不使用外接石英(Crystal)振荡器的情形下，利用振荡调整电路的内部电路回路机制自动侦测且校正接收端组件(Device)的振荡频率，使接收端的内部频率与主机端的参考数据流同步。

利用振荡调整电路的好处在于：(1)可以在不使用高精准的外部组件(如石英振荡器)的条件下，让系统一样可稳定地传输数据；(2)可节省集成电路(IC)的出脚(Pin)数目，且系统板子上的配置面亦可节省外部元件(如石英振荡器)的放置空间，因此可以有效降低成本。

在电路设计方面，传统的振荡调整电路采用锁相回路(PLL)及/或延迟锁定回路(DLL)的结构，以USB的数据传输规格为例，该结构的缺点如下：(1)传统的锁相回路及延迟锁定回路需要较长且连续的输入参考频率来达到锁定；(2)其需要冗长的锁定时间；(3)其需要精准的锁频电路结构，否则易造成频率上的误差。基于以上的原因，锁相回路及延迟锁定回路并不太适用于USB的传输系统上。

美国专利US 6670852的公告文件中公开了一振荡调整电路，其包括一第一电路与一第二电路。第一电路受配置来反应控制信号，而产生振荡于一第一频率的输出信号。第二电路受配置来接收振荡于第二频率的校正信号，且在第一模式时反应一计数值，在第二模式时反应一储存值，产生控制信号，其中在第一模式中，计数值反应第一频率与第二频率之间的差异而被调整。

美国专利US 7093151的公告文件中公开了一振荡调整电路，其包括一第一电路。该第一电路受配置来接收输入数据流，产生具有第一频率的输出，反应已知时间间隔的测得时段而调整第一频率，其中已知时间间隔关联于输入数据流中一预定位图案的第一次出现与预定位图案的第二次出现之间的时段。本专利需要庞大的锁定表(Lock-up table)来记忆、调整并校正第一电路的内部频率。

为了使振荡调整电路不使用外接的石英振荡器与锁定表，以缩小芯片面积、节省元件成本、且在广泛的通讯传输领域上提供良好的选择性，需要更有效的振荡调整电路。

故，鉴于以上的需求，经悉心的研究，并本着锲而不舍的精神，提出本发明的“振荡调整电路及方法”。

发明内容

本发明的目的在于提出一种振荡调整电路及方法，利用所决定的误差信号与参考误差信号调整该电路的输出信号的振荡周期，以缩小芯片面积、节省元件成本、且在广泛的通讯传输领域上提供良好的选择性。

为达上述目的，本发明首先提出一种振荡调整电路，其包括一第一电路。该第一电路接收具有已知时间间隔的输入数据流，产生具有第一周期的输出信号，决定已知时间间隔与已知时间间隔的受测时段之间的第一误差信号，根据第一周期的预定倍数的时段决定参考误差信号，且根据第一误差信号与参考误差信号调整第一周期，其中已知时间间隔关联于输入数据流中一预定位图案的第一次出现与该预定位图案的第二次出现之间的时段。

本发明其次还提出一种振荡调整方法，其用以产生具有第一周期的输出信号，且包括下列步骤：提供具有已知时间间隔的输入数据流，其中已知时间间隔关联于输入数据流中一预定位图案的第一次出现与该预定位图案的第二次出现之间的时段；决定已知时间间隔与已知时间间隔的受测时段之间的第一误差信号；根据第一周期的预定倍数的时段，决定参考误差信号；及，根据第一误差信号与参考误差信号，调整第一周期。

本发明最后还提出一种振荡调整电路，其包括一振荡器、一时序比较器及一误差处理电路。该振荡器产生具有第一周期的输出信号。时序比较器接收具有已知时间间隔的输入数据流与输出信号，产生已知时间间隔与已知时间间隔的受测时段之间的误差信号，且根据第一周期的预定倍数的时段产生参考误差信号，其中已知时间间隔关联于输入数据流中一预定位图案的第一次出现与该预定位图案的第二次出现之间的时段。误差调整电路根据其所接收的误差信号与参考误差时段，产生调整第一周期的控制信号。

附图说明

图1为本发明实施例1所述的振荡调整电路的示意图；

图2为本发明实施例1所述的振荡调整电路的工作时序示意图；

图3为本发明实施例2所述的振荡调整电路的示意图；

图4为本发明实施例3所述的振荡调整电路的示意图；

图5为本发明实施例3所述的振荡调整电路的信号示意图；

图6为本发明实施例3所述的环形计数器的配置示意图；

图7为本发明实施例3所述的频率误差率与调整数的关系示意图；

图8为本发明实施例3所述的另一误差比较器与另一环形计数器的示意图；及

图9为本发明实施例4所述的振荡调整电路的示意图。

标号说明

91、92、93、94：振荡调整电路

11、21、41：时序比较器

12：误差调整电路

13、23、43：振荡器

211：边缘侦测器

212、312：误差比较器

2121、3121：计数器

2122、3122：比较器

2123、223：闩锁器

22：连续逼近缓存器调整电路

221、321：环形计数器

222：加减法电路

24、26：除法器

25：控制单元

42：误差处理电路

CLK1、CLK2、OSC、OSC1：输出信号

DATA1、DATA2、DATA4：输入数据流

SERR1、SERR2、SERR4：误差信号

SREF1、SREF2、SREF4：参考误差信号

SM1、SM2、SM3：比较结果信号

CA1、CA2、CA4：控制信号

T1、TFRAME：已知时间间隔

T2：比较时段

T3：调整时段

TS、CS、DS：信号

TOSC、TOSC1：周期

f_OSC：频率

FD1、FD2：频率除数

OSCDIV：除频信号

TOSCDIV：受测时段

SPD2：误差时段信号

T_ERROR：误差时段

SFS2：快慢信号

FS：快慢关系值

TAP1、TAP2、TAP3、TAP4：参考误差时段

PRT1：预定倍数

MIN、XIN、XIN0、XIN1、XIN2：判断值

PRT2、PRT3、PRT4：计数值

ADJ1、ADJ2：调整信号

MRK：标示信号

QB、MD、ACODE：量化值

具体实施方式

以下结合附图，通过本发明的具体实施例，详细说明本发明。

请参阅图1，其为本发明实施例1所提供的振荡调整电路的示意图。如图1所示，振荡调整电路91包括一振荡器13、一时序比较器11及一误差调整电路12，其中振荡调整电路91可位于接收端的接收器(Receiver)(图中未显示)内。振荡器13产生具有第一周期的输出信号CLK1，其中第一周期为输出信号CLK1的第一频率的倒数。

时序比较器11接收具有已知时间间隔的输入数据流DATA1与输出信号CLK1，决定已知时间间隔与已知时间间隔的受测时段之间的误差信号SERR1，根据第一周期的预定倍数的时段决定参考误差信号SREF1，且比较误差信号SERR1与参考误差信号SREF1，以产生比较结果信号SM1，其中输入数据流DATA1可来自传送端的收发器(Transceiver)(图中未显示)，已知时间间隔关联于输入数据流DATA1中一预定位图案的第一次出现与预定位图案的第二次出现之间的时段。

误差调整电路12接收比较结果信号SM1，且根据比较结果信号SM1，产生控制信号CA1，其中控制信号CA1包括转换自比较结果信号SM1的一量化值。控制信号CA1提供给振荡器13，振荡器13根据控制信号CA1来调整输出信号CLK1的第一周期。经过振荡调整电路91的循环调整，输出信号CLK1的第一频率将趋近且锁定于输入数据流DATA1的第二频率，其中第二频率为已知时间间隔的倒数。以万用串行总线(USB)1.1版的全速(Fullspeed)为例，利用振荡调整电路91将会维持第一频率与第二频率(主机数据率)之间的误差率在0.25％以内。

请参阅图2，其为本发明实施例1所提供的振荡调整电路的工作时序的示意图。图2显示收发器所发出的输入数据流DATA1与接收器的周期性工作时序，其运用在输入数据流DATA1与接收器的输出信号CLK1的同步上，且可以使用在锁定比特率或者使用在锁定频率(Clock)的方式上。输入数据流DATA1包括至少一已知时间间隔T₁，已知时间间隔T₁由若干个周期性事件所界定，特别是已知时间间隔T₁由相邻的周期性事件所界定。该些周期性事件包括一万用串行总线的若干个讯框起点(SOF)封包。周期性工作时序包括一比较时段T₂与一调整时段T₃。每当输入数据流DATA1出现周期性事件时，便启动周期性工作时序，以找到输入数据流DATA1与输出信号CLK1的频率误差；接着随即进行频率调整，导正输出信号CLK1的第一频率，使输入数据流DATA1与输出信号CLK1同步。

请参阅图3，其为本发明实施例2所提供的振荡调整电路的示意图。如图3所示，振荡调整电路92包括一时序比较器21、一连续逼近缓存器调整电路(Successive approximation register(SAR)tuning circuit)22、一振荡器23、一除法器24、一控制单元25与一除法器26。控制单元25耦合于时序比较器21、连续逼近缓存器调整电路22与除法器24，且控制时序比较器21、连续逼近缓存器调整电路22与除法器24的运作；控制单元25与时序比较器21之间具有一信号TS，控制单元25与连续逼近缓存器调整电路22之间具有一信号CS，控制单元25与除法器24之间具有一信号DS。

振荡器23产生具有一周期T_OSC的输出信号OSC，其中周期T_OSC为输出信号OSC的频率f_OSC的倒数。除法器24设有一频率除数FD1，接收输出信号OSC，且在控制单元25的控制之下根据输出信号OSC与频率除数FD1，产生一除频信号OSCDIV。

时序比较器21接收具有已知时间间隔T_FRAME的输入数据流DATA2与除频信号OSCDIV，当控制单元25与时序比较器21侦测到输入数据流DATA2具有一周期性事件时，控制单元25启动除法器24，将输出信号OSC的频率放大(频率误差也随之放大)，而得到除频信号OSCDIV中对应于已知时间间隔T_FRAME的受测时段T_OSCDIV，其中在电路设计期间，需要计算已知时间间隔T_FRAME与周期T_OSC的倍数关系，以决定除法器24的频率除数FD1。时序比较器21决定已知时间间隔T_FRAME与受测时段T_OSCDIV之间的误差信号SERR2，根据周期T_OSC的预定倍数的时段决定参考误差信号SREF2，且比较误差信号SERR2与参考误差信号SREF2，以产生比较结果信号SM2。

连续逼近缓存器调整电路22接收比较结果信号SM2，且根据比较结果信号SM2与一二位搜寻运算，产生一控制信号CA2，其中控制信号CA2包括转换自比较结果信号SM2的一量化值。由于本实施例采用连续逼近缓存器调整电路22，使得比较结果信号SM2仅须包含是否需要调整频率与调高还是调低的数据，因此不需要使用庞大的锁定表(Lock-up table)来记忆，且知道确切的误差量值，也不需要依照庞大的锁定表去映像所需要调整的数值，进而减低构成元件的设计复杂度及芯片面积。在每次周期性事件出现时，连续逼近缓存器调整电路22会依照比较结果信号SM2来产生控制信号CA2。振荡器23接收控制信号CA2，且根据控制信号CA2调整输出信号OSC的频率f_OSC，如此，已知时间间隔T_FRAME与受测时段T_OSCDIV之间的误差将会一半一半地减小而趋近零。

除法器26设有一频率除数FD2，接收输出信号OSC，且根据输出信号OSC与频率除数FD2，产生一输出信号CLK2。藉由选择频率除数FD2，当已知时间间隔T_FRAME与受测时段T_OSCDIV之间的误差趋近零时，可使输出信号CLK2的频率接近输入数据流DATA2的频率，而使两信号同步。

请参阅图4，其为本发明实施例3所提供的振荡调整电路的示意图。图4的振荡调整电路93显示了图3的振荡调整电路92的细节部分，其中重复的省略叙述。如图4所示，时序比较器21包括一边缘侦测器211与一误差比较器212。

边缘侦测器211耦合于控制单元25且受控制单元25控制，边缘侦测器211接收输入数据流DATA2与除频信号OSCDIV，侦测输入数据流DATA2的脉冲边缘与除频信号OSCDIV的脉冲边缘，决定已知时间间隔的第一起始时间点与第一终止时间点和受测时段的第二起始时间点与第二终止时间点，以产生误差信号SERR2，其中误差信号SERR2包括具有误差时段T_ERROR的误差时段信号SPD2与具有快慢关系值FS的快慢信号SFS2。

边缘侦测器211利用侦测输入数据流DATA2的脉冲边缘来侦测输入数据流DATA2的预定位图案，以决定已知时间间隔T_FRAME的第一起始时间点与第一终止时间点，以USB1.1版的全速(Full speed)为例，边缘侦测器211侦测讯框起点(SOF)封包。

误差比较器212耦合于控制单元25且受控制单元25控制，误差比较器212设有预定倍数PRT1，接收输出信号OSC与误差信号SERR2，藉由误差信号SERR2的触发，计数输出信号OSC的周期T_OSC的预定倍数PRT1来产生具有参考误差时段T_AP1的参考误差信号SREF2，且根据误差信号SERR2与参考误差信号SREF2，产生比较结果信号SM2。

误差比较器212包括一计数器2121、一比较器2122与一闩锁器2123。计数器2121设有预定倍数PRT1，接收误差信号SERR2与输出信号OSC，且根据预定倍数PRT1、输出信号OSC与误差时段T_ERROR的起始时间点，产生参考误差信号SREF2。比较器2122接收误差时段信号SPD2与参考误差信号SREF2，且比较误差时段T_ERROR与参考误差时段T_AP1，其中当误差时段T_ERROR大于参考误差时段T_AP1时，连续逼近缓存器调整电路22调整振荡器23，使误差时段T_ERROR小于参考误差时段T_AP1。闩锁器2123接收快慢信号SFS2，且闩锁快慢关系值FS，以产生比较结果信号SM2中的判断值MIN。

连续逼近缓存器调整电路22包括一环形计数器221、一加减法电路222与一闩锁器223。环形计数器接收比较结果信号SM2，且根据比较结果信号SM2，产生一调整信号ADJ1。加减法电路222接收控制信号CA2与调整信号ADJ1，且根据调整信号ADJ1调整控制信号CA2，以产生一调整信号ADJ2。闩锁器223闩锁所接收的调整信号ADJ2，以产生控制信号CA2。

现在，以一个实际用于USB1.1版全速规格的例子来说明图4的振荡调整电路93的运作。请参阅图5，其为本发明实施例3所提供的振荡调整电路的信号示意图。图5的信号包括具有已知时间间隔T_FRAME的标示信号MRK、除频信号OSCDIV、误差时段信号SPD2与参考误差信号SREF2。当USB接收器接至USB主机时，即接收到来自USB主机的输入数据流DATA2；依照USB1.1版的全速规格，可以知道输入数据流DATA2具有标示周期性事件的精准的已知时间间隔T_FRAME，其为1ms±500ns，其中±500ns是已知时间间隔TFRAME可能出现的误差值，即误差率为±0.05％。

在标示信号MRK中，通过一脉冲期间标示已知时间间隔T_FRAME。当边缘侦测器211与控制单元25侦测到周期性事件时，控制单元25会通知除法器24去除频其所接收的输出信号OSC，其中除法器24的频率除数FD1设置为12000。这里，输出信号OSC的频率f_OSC设计为12MHz±5％，其中±5％为振荡器23在起始振荡时可能的误差值，这个误差值在经过除法器24的除频后被平均且放大12000倍，因此产生具有受测时段T_OSCDIV(T_OSCDIV＝T_OSC×12000)的除频信号OSCDIV，其中T_OSC为输出信号OSC的周期，且受测时段T_OSCDIV也通过一脉冲期间来标示。

边缘侦测器211接收输入数据流DATA2与除频信号OSCDIV，且在控制单元25的控制之下，产生具有已知时间间隔T_FRAME的标示信号MRK，决定已知时间间隔T_FRAME的下降缘(终止时间点)与受测时段T_OSCDIV的下降缘(终止时间点)之间的误差时段T_ERROR(T_ERROR＝|T_OSCDIV-T_FRAME|)，且决定已知时间间隔T_FRAME与受测时段T_OSCDIV之间的快慢关系值FS。本实施例省略上升缘的侦测，因为当已知时间间隔T_FRAME的上升缘(起始时间点)出现时，除频信号OSCDIV的上升缘(起始时间点)随即出现，故两个上升缘的最大误差为1个周期T_OSC，亦即误差率只有1/12000＝0.0083％，其对规格上的±0.25％来说，是可以忽略的，所以将上升缘的启始点当作一致，而只作下降缘的判断。

接着，误差时段T_ERROR与快慢关系值FS提供给误差比较器212作比较，其中误差比较器212内的计数器2121设有表示计数次数的预定倍数PRT1，其值为24；此时，误差比较器212会因为已知时间间隔T_FRAME的下降缘或受测时段T_OSCDIV的下降缘而触发计数器2121，使计数器2121开始计数并产生约2μs的参考误差时段T_REFA2(T_REFA2＝T_OSC×24)，其中参考误差时段T_REFA2为一个误差标准值。

误差时段T_ERROR与参考误差时段T_REFA2提供给误差比较器212内的比较器2122作时段大小的比较，以产生比较结果信号SM2中的一判断值XIN；当误差时段T_ERROR大于参考误差时段T_REFA2时，判断值XIN设为0，其表示输出信号OSC的频率f_OSC需要调整；当误差时段T_ERROR小于参考误差时段T_REFA2时，判断值XIN设为1，其表示输出信号OSC的频率f_OSC不需要调整。决定判断值XIN的数学式表示如下：

W＝T_ERROR-T_REFA2＝|T_OSC×12000-T_FRAME|-T_OSC×24；

其中，当W>0，则XIN＝0；当W≦0，则XIN＝1。

值得注意的是计数器2121的预定倍数PRT1的所选值为24，而决定其值的因素如下：因为USB1.1版的全速规格要求频率的精准度为±0.25％，考虑USB主机端的已知时间间隔T_FRAME的变动率约为±0.05％，所以振荡调整电路93的输出信号OSC的频率f_OSC要设计为锁定在±0.20％以内。输出信号OSC的周期T_OSC为83.33ns(1/12MHz)，以周期T_OSC计数24次即近似于2μs的时段，而2μs的时段比上1ms的时段则为0.2％。另外，若要以取自输出信号OSC的参考误差时段T_REFA2(2μs)作为误差标准值将会有一个疑点，由于输出信号OSC不是精准的，而是有±5％的变动误差，连带使参考误差时段T_REFA2(2μs)亦有±5％的变动误差。而这疑点不是问题，因为假设目前的输出信号OSC具有5％的误差量，如前所知，除法器24会将输出信号OSC的误差放大12000倍，所以此时，误差时段T_ERROR的误差量(5％×12000)会远大于参考误差时段T_REFA2的误差量(5％×24)；然后经过回授一次次地调整振荡器23后，输出信号OSC的周期T_OSC的误差量会慢慢减小，也会使得参考误差时段T_REFA2缩小至2μs的时段。

快慢关系值FS提供给误差比较器212内的闩锁器2123，误差比较器212利用闩锁器2123来保存快慢关系值FS且产生比较结果信号SM2中的判断值MIN；当判断值MIN等于0时，表示输出信号OSC的频率f_OSC太慢而需要升频；反之，当判断值MIN等于1时，表示输出信号OSC的频率f_OSC太快而需要降频。比较结果信号SM2中的判断值XIN和MIN提供给连续逼近缓存器调整电路22去作频率f_OSC的校正控制，而判断值XIN与MIN和频率状态的关系如下表1所示：

XIN	MIN	频率状态
XIN	MIN	频率状态	0	0	升频
0	1	降频	0	0	升频
0	1	降频	1	0	不调频
1	1	不调频	1	0	不调频

表1

由于本实施例使用连续逼近缓存器调整电路22来作频率校正的控制，所以其只需要知道输出信号OSC的频率f_OSC是太快、太慢或适当(±0.2％的误差内)，而由误差比较器212所提供的两判断值XIN与MIN就足以表达以上的讯息。连续逼近缓存器调整电路22细分成环形计数器(Ring counter)221、加减法电路222及闩锁器223，其主要的目地是将判断值XIN和MIN转换为振荡器13可以识别的控制信号CA2，而为了使频率f_OSC的校正获得足够的精确度，控制信号CA2的量化值ACODE需要有足够的位数。

环形计数器221定义预变化频率误差率的一设定值，而环形计数器221的配置示意图如图6所示。当图6的环形计数器221接收到判断值XIN为0的信息，则启动变化，透过设定，环形计数器221会每次改变调整信号ADJ1的量化值QB，因此频率f_OSC的误差率将会一步步地减小，例如1.6％→0.8％→0.4％→0.2％→0.1％，以使已知时间间隔T_FRAME与受测时段T_OSCDIV同步；其间，若频率误差率已降至±0.2％以内，则判断值XIN将变为1，且量化值QB会跳至0，以停止频率f_OSC的调整。另外，环形计数器221接收判断值MIN，且将判断值MIN闩锁而输出为调整信号ADJ1的量化值MD。

加减法电路222接收控制信号CA2和调整信号ADJ1，且根据量化值QB改变前的一个状态的量化值ACODE，量化值ACODE的改变量的多少由量化值QB决定，而量化值ACODE要增加或减少则由量化值MD决定，如此，加减法电路222将决定出量化值ACODE的改变结果的量化值QS，且产生具有量化值QS的调整信号ADJ2。闩锁器223接收调整信号ADJ2，且闩锁量化值S，以产生具有量化值ACODE的控制信号CA2。振荡器13接收控制信号CA2，且根据量化值ACODE调整输出信号OSC的频率f_OSC。因为连续逼近缓存器调整电路22的结构简单且清晰，故芯片面积可缩小。

除法器26设有一频率除数FD2与一缓缓器(Buffer)(图中未显示)，接收输出信号OSC，经由除频将精准的同步频率信号提供给USB装置或微控制单元(MCU)使用。控制单元25用以控制与协调时序比较器21、连续逼近缓存器调整电路22与除法器24之间的动作，该动作包括振荡调整电路93的启动时机、除法器24的除频控制、振荡调整电路93内各元件之间信号的抓取时机与回复控制，以及确保数据在流通时的正确性。

因此，利用振荡调整电路93的回路技术便可将接收器内部的振荡频率校正到与USB传送端的频率同步，且图7显示了此过程的运作情形。在图7中，X轴代表调整数，Y轴代表频率误差率(％)，其中频率误差率(％)为输出信号CLK2的频率与传送端同步频率的误差百分比。在每次输入数据流DATA2出现一周期性事件时，便调整振荡器13的振荡频率，逐步地导正输出信号OSC的频率f_OSC，其不需要较高的频率来计数，亦不需庞大的锁定表，因此，可降低功率上的耗电及判断上的误差性、同步后的频率不会漂走、系统可随时修正，且稳定性较高。相同情形下，此发明结构也可使用在频率的锁定同步上，如同上面的例子，设计者建立起相对关系，侦测频率信号的误差且自动导正输出频率的频率大小，使得系统在数据传输过程中更加准确。

在图7中，如果因为量产，使振荡器23的起始振荡频率无法修改到较低的频率误差率时，也就是如果起始频率误差率为4％、5％或以上，则可能需要十几次或二十几次的调整才能够将频率误差率降到0.2％以内；或者是频率已经调整而锁至0.2％时，因为外在因素，使得频率误差率突然剧变至较高，又不想太慢地调整回来，此时，可以把图4中误差比较器212与环形计数器221的结构做如下的改变。

请参阅图8，其为本发明实施例3所提供的另一误差比较器312与另一环形计数器321的示意图。如图8所示，误差比较器312包括一计数器3121、一比较器3122。计数器3121设有三计数值PRT2、PRT3与PRT4，接收误差时段信号SPD2与输出信号OSC，且根据该等计数值PRT2、PRT3、PRT4、输出信号OSC与误差时段T_ERROR的起始时间点，产生具有三个参考误差时段T_AP2、T_AP3、T_AP4的参考误差信号SREF3。比较器3122用以比较误差时段T_ERROR与该些参考误差时段T_AP2、T_AP3、T_AP4，以产生比较结果信号SM3。

以实际的数据为例，该些计数值PRT2、PRT3、PRT4分别给定为360、120与24，则参考误差时段T_AP2可为30μs(T_REFB1＝T_OSC×360)，其表示3％(30μ/lm)的标示点；参考误差时段T_AP3可为10μs(T_REFB2＝T_OSC×120)，其表示1％(10μ/lm)的标示点；参考误差时段T_AP4可为2μs(T_REFB2＝T_OSC×24)，其表示0.2％(2μ/lm)的标示点。因此，若误差时段T_ERROR大于参考误差时段T_AP2，则表示目前的频率误差率超过3％(XIN2＝0)；若误差时段T_ERROR大于参考误差时段T_REFB2，则表示目前的频率误差率超过1％(XIN1＝0)，故可以求得以下表2的比较结果信号SM3的三个判断值XIN2、XIN1、XIN0的真值表：

XIN2	XIN1	XIN0	频率误差率
XIN2	XIN1	XIN0	频率误差率	0	0	0	>3％
0	0	1	X	0	0	0	>3％
0	0	1	X	0	1	0	X
0	1	1	X	0	1	0	X
0	1	1	X	1	0	0	1～3％

1	0	1	X
1	0	1	X	1	1	0	0.2～1％
1	1	1	<0.2％	1	1	0	0.2～1％

表2

得到了表2的真值表，即可以知道目前的频率误差率的范围，因此，误差比较器412将产生具有判断值XIN2、XIN1、XIN0的比较结果信号SM3给环形计数器321。此时，环形计数器321也要以类似图6的方式来做适当地改变，假设XIN2 XIN1 XIN0＝000，表示目前的频率误差率超过3％，此时可以设定成较大幅度的调整(如2％的调整)，若XIN2 XIN1 XIN0＝100，表示目前的频率误差率在1～3％之间，可以做中幅度的的调整(如0.5％或1％的调整)，以此类推，设计者可以自行设定预变化频率误差率的大小，来满足可能需调整过久的问题，以提高系统效率。

请参阅图9，其为本发明实施例4所提供的振荡调整电路的示意图。如图9所示，振荡调整电路94包括一振荡器43、一时序比较器41及一误差处理电路42。振荡器43产生具有周期T_OSC1的输出信号OSC1。时序比较器41接收具有已知时间间隔的输入数据流DATA4与输出信号OSC1，产生已知时间间隔与已知时间间隔的受测时段之间的误差信号SERR4，且根据周期T_OSC1的预定倍数的时段产生参考误差信号SREF4，其中已知时间间隔关联于输入数据流DATA4中一预定位图案的第一次出现与预定位图案的第二次出现之间的时段。误差处理电路42接收误差信号SREF4与参考误差信号SERR4，且根据误差信号SREF4与参考误差信号SERR4，产生调整周期T_OSC1的控制信号CA4。

此处，请参阅图9来说明本发明所提供的振荡调整方法，其用以产生具有周期T_OSC1的输出信号OSC1，该方法包括下列步骤：提供具有已知时间间隔的输入数据流DATA4，其中已知时间间隔关联于输入数据流DATA4中一预定位图案的第一次出现与该预定位图案的第二次出现之间的时段；决定已知时间间隔与已知时间间隔的受测时段之间的误差信号SERR4；根据周期T_OSC1的预定倍数的时段，决定参考误差信号SREF4；及，根据误差信号SERR4与参考误差信号SREF4，调整周期T_OSC1。

综上所述，本发明提供的振荡调整电路及方法确实能达到发明目的所设定的功效。但是，以上所述仅为本案的较佳实施例，凡有本领域内的技术人员依照本发明的精神所作的等效修饰或变化，皆涵盖在本发明的申请保护范围内。

Claims

1.一种振荡调整电路，其特征在于，包含：

一第一电路，接收具有已知时间间隔的输入数据流，产生具有第一周期的第一输出信号，决定该已知时间间隔与该已知时间间隔的受测时段之间的第一误差信号，根据该第一周期的一预定倍数的时段决定参考误差信号，且根据该第一误差信号与该参考误差信号调整该第一周期，其中该已知时间间隔关联于该输入数据流中的预定位图案的第一次出现与该预定位图案的第二次出现之间的时段。

2.如权利要求1所述的振荡调整电路，其特征在于，其中：

所述的输入数据流更包括至少一已知时间间隔；

在所述的输入数据流中，该已知时间间隔由若干个周期性事件所界定；及

所述的等周期性事件更包括一个万用串行总线的若干个讯框起点封包。

3.如权利要求1所述的振荡调整电路，其特征在于，所述的第一周期的倒数为第一频率，且该第一频率被调整至主机数据率的0.25％之内。

4.如权利要求1所述的振荡调整电路，其特征在于，所述的第一电路更包含：

一控制单元；

一误差比较器，耦合于所述的控制单元且受该控制单元控制，该误差比较器设有预定倍数，接收第一输出信号与第一误差信号，藉由所述的第一误差信号的触发，计数第一输出信号的第一周期的预定倍数，来产生具有参考误差时段的参考误差信号，且根据该第一误差信号与该参考误差信号产生一比较结果信号；

一连续逼近缓存器调整电路，耦合于所述的控制单元且受该控制单元控制，该连续逼近缓存器调整电路根据其所接收的比较结果信号，产生一控制信号；

一振荡器，根据其所接收的控制信号，产生第一输出信号；

一第一除法器，耦合于所述的控制单元且受该控制单元控制，该第一除法器设有一第一频率除数，接收第一输出信号，且根据该预定位图案的第一次出现、第一输出信号与第一频率除数，产生一除频信号；

一第二除法器，其设有一第二频率除数，接收第一输出信号，且根据该第一输出信号与第二频率除数，产生一第二输出信号；及

一边缘侦测器，耦合于所述的控制单元且受该控制单元控制，该边缘侦测器接收输入数据流与除频信号，侦测该输入数据流的脉冲边缘与该除频信号的脉冲边缘，决定已知时间间隔的第一起始时间点与第一终止时间点和该受测时段的第二起始时间点与第二终止时间点，以产生第一误差信号，其中该第一误差信号包括一第一误差时段与一快慢关系值。

5.如权利要求4所述的振荡调整电路，其特征在于，所述的误差比较器更包括：

一计数器，其设有预定倍数，接收第一误差信号与第一输出信号，且根据该预定倍数、第一输出信号与第一误差时段的一第三起始时间点，产生参考误差信号；及

一第一比较器，用以比较参考误差时段与第一误差时段，其中当该第一误差时段大于参考误差时段时，连续逼近缓存器调整电路调整振荡器，使该第一误差时段小于该参考误差时段。

6.如权利要求4所述的振荡调整电路，其特征在于，所述的连续逼近缓存器调整电路更包括：

一环形计数器，其接收比较结果信号，且根据该比较结果信号，产生一第一调整信号；

一加减法电路，其接收控制信号与第一调整信号，且根据该第一调整信号调整控制信号，以产生一第二调整信号；及

一闩锁器，其闩锁所接收的第二调整信号，以产生控制信号。

7.如权利要求4所述的振荡调整电路，其特征在于，其中：

所述的边缘侦测器侦测输入数据流的预定位图案，而该边缘侦测器侦测一讯框起点封包；

所述的第一频率除数由第一周期与已知时间间隔所决定；及/或

所述的第一误差时段为第一终止时间点与第二终止时间点之间的时段。

8.如权利要求1所述的振荡调整电路，其特征在于，其中：

所述的第一误差信号更包括一第一误差时段与一快慢关系值；

所述的第一电路更根据该第一误差时段的起始时间点与第一周期的若干个预定倍数的时段，决定若干个参考误差时段，其中此些参考误差时段对应于此些预定倍数；及

所述的第一电路更比较第一误差时段与该些等参考误差时段，以决定调整第一周期的幅度，其中所述的第一电路更包括一计数器，而该计数器设有此些预定倍数，且接收第一误差信号与第一输出信号，且根据此些预定倍数、第一输出信号与第一误差时段的第三起始时间点，产生参考误差时段。

9.一种振荡调整方法，用以产生具有第一周期的第一输出信号，其特征在于，

包括下列步骤：

提供具有已知时间间隔的输入数据流，其中所述的已知时间间隔关联于输入数据流中预定位图案的第一次出现与该预定位图案的第二次出现之间的时段；

决定所述的已知时间间隔与该已知时间间隔的受测时段之间的第一误差信号；

根据所述的第一周期的预定倍数的时段，决定参考误差信号；及

根据所述的第一误差信号与参考误差信号，调整该第一周期。

10.如权利要求9所述的振荡调整方法，其特征在于，更包括下列步骤：

藉由所述的第一误差信号的触发，计数第一输出信号的第一周期预定倍数，来产生具有参考误差时段的参考误差信号；

根据所述的第一误差信号与参考误差时段，产生一比较结果信号；

根据所述的比较结果信号与一个二位搜寻运算，产生一控制信号；

根据所述的控制信号，振荡产生第一输出信号；

根据所述的预定位图案的第一次出现、第一输出信号与第一频率除数，产生一除频信号；

根据所述的第一输出信号与第二频率除数，产生第二输出信号；及

利用侦测所述的输入数据流的脉冲边缘与除频信号的脉冲边缘，决定已知时间间隔的第一起始时间点与第一终止时间点和该受测时段的第二起始时间点与第二终止时间点，以产生第一误差信号，其中该第一误差信号包括一第一误差时段与一快慢关系值。

11.如权利要求10所述的振荡调整方法，其特征在于，所述的已知时间间隔为一对讯框起点封包之间的时段。

12.如权利要求10所述的振荡调整方法，其特征在于，其中：

所述的第一频率除数由第一周期与已知时间间隔所决定；及

13.如权利要求9所述的振荡调整方法，其特征在于，所述的第一误差信号更包括一第一误差时段与一快慢关系值，而该方法更包括下列步骤：

根据所述的第一误差时段的起始时间点与第一周期的若干个预定倍数的时段，决定若干个参考误差时段，其中该些参考误差时段对应于该些预定倍数；及

利用比较所述的第一误差时段与该些参考误差时段，决定调整第一周期的幅度。

14.一种振荡调整电路，其特征在于，包含：

一振荡器，产生具有第一周期的输出信号；

一时序比较器，接收具有已知时间间隔的输入数据流与输出信号，产生已知时间间隔与该已知时间间隔的受测时段之间的第一误差信号，且根据该第一周期的预定倍数的时段产生参考误差信号，其中该已知时间间隔关联于该输入数据流中一预定位图案的第一次出现与该预定位图案的第二次出现之间的时段；及

一误差处理电路，根据其所接收的第一误差信号与参考误差信号，产生调整第一周期的控制信号。