CN101409318A - 发光二极管芯片及其制造方法 - Google Patents

Abstract

本发明公开了一种发光二极管芯片及其制造方法，该发光二极管芯片包括至少第一电极、至少第二电极以及至少一发光层。发光层设置于第一电极与第二电极之间。其中，第一电极透过发光层而与第二电极电性连接，且当施加一电压差于第一电极与第二电极之间时，该发光层产生一光线。本发明的发光二极管芯片及其制造方法，工艺较简单容易。再者，本发明的发光二极管芯片结构可广泛地应用于各波段范围。另外，小面积的单颗发光二极管元件的发光效率高、散热较容易，亦可提升光电转换效率及延长使用寿命。

Description

发光二极管芯片及其制造方法

技术领域

本发明涉及一种发光二极管芯片及其制造方法。

背景技术

发光二极管(light-emitting diode，LED)是一种由半导体材料制作而成的发光元件。由于发光二极管属冷发光，具有耗电量低、元件寿命长、反应速度快等优点，再加上体积小容易制成极小或阵列式的元件，因此近年来，随着技术不断地进步，其应用范围涵盖了电脑或家电产品的指示灯、液晶显示装置的背光源乃至交通号志或是车用指示灯。

近来，随着技术的发展以及应用上的需要，高功率发光二极管亦逐渐被开发出来。一般而言，高功率发光二极管以低电压(2.5V～6V)、高电流(约0.35A～20A)来驱动其发光。然而，低压高电流的驱动电路在设计、控制皆较高电压低电流的驱动电路来的困难，且成本较高。另外，高功率发光二极管的芯片的边长大多大于1000微米(μm)，换言之，其面积大于1平方毫米(mm²)。相较于一般较低功率的芯片边长，例如610μm、381μm等，高功率发光二极管以增大发光二极管芯片面积以提高额定电流、瓦数及亮度，但伴随而来的是散热不易以及发光效率降低的问题。

如图1A所示，其显示已知以蓝宝石(Sapphire)基板以及以碳化硅(SiC)基板的发光二极管芯片的尺寸与发光效率之间的关系，可以发现当发光二极管芯片的尺寸越大时，其发光效率则越低。另外，如图1B所示，其显示当发光二极管的输入功率的瓦数越高时，其发光效率亦是下降的。

接着，请参照图2所示，已知的发光二极管1以单颗芯片为主，其在基板11上依序形成有N型半导体层12、发光层(active layer)13、P型半导体层14。发光层13夹设于P型半导体层14以及N型半导体层12之间。且发光二极管1还具有N型电极15以及P型电极16，其分别与N型半导体层12及P型半导体层14电性连接，以将电流输入发光二极管1并形成回路以使发光二极管装置1发光。另外，发光层13又可称为能隙层(band gap)，发光二极管1即是利用能隙层的能阶的变化而获得不同的颜色。

为了使得发光二极管1的电流密度均匀，而能够均匀的发光，通常会将电极制作成较复杂的图案161(如图3A至图3C所示)，以使得电流能够较均匀的流入及分布于发光二极管1中。然而，复杂的电极图案将导致设计不易、生产不易及成本增加等问题。且除了电极图案复杂之外，为了加强电流的均匀度，亦需在一个电极上连接不只一条金线导线，如此亦造成成本的增加及工艺困难度。

承上所述，如何提供一种发光二极管芯片及其制造方法以改善上述问题，实属当前重要课题之一。

发明内容

有鉴于上述课题，本发明提供一种能够以高电压低电流驱动，且能够分散热源的发光二极管芯片及其制造方法。

因此，为达上述目的，本发明提供一种发光二极管芯片，包括至少第一电极、至少第二电极以及至少一发光层。发光层设置于第一电极与第二电极之间。其中，第一电极透过发光层而与第二电极电性连接，且当施加一电压差于第一电极与第二电极之间时，发光层产生一光线。

为达上述目的，本发明再提供一种发光二极管芯片的制造方法，其包括以下步骤：依序形成第一半导体层、一发光层及第二半导体层；移除部分第一半导体层、部分发光层及部分第二半导体层以形成至少一沟槽，其中沟槽暴露部分第一半导体层；形成至少第一电极于暴露的第一半导体层；形成绝缘层于该沟槽中；以及形成至少第二电极以覆盖至少部分的第二半导体层及至少部分的绝缘层。

另外，为达上述目的，本发明还提供一种发光二极管芯片的制造方法，其包括以下步骤：依序形成第一半导体层、发光层及第二半导体层；移除部分第一半导体层、部分发光层及部分第二半导体层以形成至少一沟槽，其中沟槽区分出多个发光二极管元件；形成绝缘层于该沟槽中；移除各发光二极管元件的部分第二半导体层及部分发光层，以暴露部分第一半导体层；在绝缘层上形成辅助绝缘层并覆盖部分的第二半导体层及部分的第一半导体层；以及形成导电层以电性连接各发光二极管元件的第二半导体层及相邻的发光二极管元件的第一半导体层。

承上所述，本发明的发光二极管芯片及其制造方法，在发光二极管芯片中利用多个小尺寸的发光二极管元件来组成，其可为并联或为串联，使得发光二极管芯片具备小尺寸芯片的高发光效率以及大尺寸芯片的高功率负载能力。

附图说明

图1A为已知发光二极管装置的芯片尺寸与发光效率的关系图。

图1B为已知发光二极管装置的输入功率与发光效率的关系图。

图2为已知发光二极管装置的结构示意图。

图3A至图3C为图2的发光二极管装置的电极图案的示意图。

图4为依据本发明第一实施例的发光二极管芯片的制造方法的流程图。

图5A至图5G为与图4的制造方法配合的发光二极管芯片的示意图。

图6A至图6J为本发明第一实施例的发光二极管芯片之上视示意图，其显示第二半导体层的各种样态。

图7为依据本发明第二实施例的发光二极管芯片的流程图。

图8A至图8G为与图7的制造方法配合的发光二极管芯片的示意图。

图9A、9B、9C为图5C的沟槽C1的另三种实施态样。

附图标记说明

1：发光二极管         11：基板

12：N型半导体层       13：发光层

14：P型半导体层       15：N型电极

16：P型电极           161：电极图案

2、3：发光二极管芯片  21、31：基板

22、32：缓冲层        23、33：第一半导体层

24、34：发光层        25、35：第二半导体层

26：第一电极          27、37：绝缘层

271、371：辅助绝缘层  28：第二电极

39：导电层            C1、C2：沟槽

S01～S06、S11～S17：步骤

具体实施方式

以下将参照相关图示，说明依据本发明优选实施例的发光二极管芯片及其制造方法。

[第一实施例]

请参照图4，依据本发明第一实施例的发光二极管芯片的制造方法包括步骤S01至步骤S06。以下请再搭配图5A至图5G所示。

如图5A所示，步骤S01为在基板21上形成缓冲层22。其中基板21的材料例如但不限于蓝宝石、硅、碳化硅或合金，其中又以具有导热性为佳。而缓冲层22可为单层物质或多层物质，在此并不加以限制。

如图5B所示，步骤S02为依序形成第一半导体层23、发光层24及第二半导体层25。其中，第一半导体层23可形成于缓冲层22上。当然，第一半导体层23、发光层24及第二半导体层25亦可先依序形成于外延基板上(图未示)，再转置于基板21及缓冲层22上。其半导体工艺态样、顺序，在此不加以限制，且在最后成品时基板21与缓冲层22亦可保留或除去。

换言之，步骤S01为可依据实际需求而选择实施。在本实施例中，第一半导体层23以N型半导体层为例，而第二半导体层25为以P型半导体层为例。

另外，在本实施例中，发光层24例如但不限于能隙层或量子阱，且其材料为包括III-V族或II-VI族的元素所组成的化合物，如氮化铟镓(Indiumgallium nitride，InGaN)、氮化镓(Gallium nitride，GaN)、砷化镓(Galliumarsenide，GaAs)、氮化镓铟(Gallium indium nitride，GaInN)、氮化铝镓(Aluminum gallium nitride，AlGaN)、硒化锌(Zinc selenide，ZnSe)、掺锌的氮化铟镓(Zinc doped Indium gallium nitride，InGaN:Zn)、磷化铝铟镓(Aluminumgallium indium phosphide，AlInGaP)或磷化镓(Gallium phosphide，GaP)。

如图5C所示，步骤S03为移除部分第一半导体层23、部分的发光层24及部分的第二半导体层25，以形成至少一沟槽C1。其中，沟槽C1暴露出部分第一半导体层23，换言之，其蚀刻深度蚀刻至第一半导体层23。在本实施例中，沟槽C1以黄光光刻技术以及蚀刻技术形成，其中蚀刻技术可为等向或非等向蚀刻技术，而沟槽C1的剖面形状除图5C所示的直角外，亦可以是倾斜角或曲形，如图9A、9B、9C所示。

如图5D所示，步骤S04为形成至少第一电极26于暴露出的第一半导体层23上。在本实施例中，第一电极26为N型电极，其可利用蒸镀的方式形成于沟槽C1中的第一半导体层23。

如图5E所示，步骤S05为形成绝缘层27于沟槽C1中。在本实施例中，在形成绝缘层27之后，为了避免空穴载流子输入时会沿着自由表面传输，因此可再如图5F所示，形成辅助绝缘层271以覆盖于绝缘层27周围的部分第二半导体层25。如此一来，将可进一步提升发光效率。

如图5G所示，步骤S06为形成第二电极28以覆盖部分的第二半导体层25及部分的绝缘层27及/或部分的辅助绝缘层271，以电性连接被沟槽C1所分离的第二半导体层25，并形成发光二极管芯片2。本实施例中，第二电极28为P型电极，其可利用蒸镀的方式形成于部分的第二半导体层25及部分的绝缘层27及/或部分的辅助绝缘层271。

要再说明的是，请参照图6A～图6J，其为本实施例中的发光二极管芯片2的俯视图。其中，因发光二极管芯片2的电极结构为立体夹层，故第一电极(N型电极)26与第二电极(P型电极)28于一投影方向可部分重叠，然其并非为限制性，其亦可不重叠。又，第二半导体层25形成平面封闭形状，例如是多个三角形(如图6B)、四边形(如图6A)、六边形(如图6C)、八边形(如图6D)、圆形(如图6E)、椭圆形(如图6F)等或其组合(如图6G、图6H)所构成，或是由单一的封闭形状所构成，如图6I与图6J。

承上所述，依据上述制造方法所形成的发光二极管芯片2，其具有多个相互并联的发光二极管元件，利用小尺寸的发光二极管元件组合成较大的发光二极管芯片，如此将可提供小尺寸芯片的高发光效率以及大尺寸芯片的高功率负载能力。

[第二实施例]

请参照图7，依据本发明第二实施例的发光二极管芯片的制造方法包括步骤S11至步骤S17。以下请再搭配图8A至图8G所示。

如图8A所示，步骤S11为在基板31上形成缓冲层32。其中基板31的材料例如但不限于蓝宝石、硅、碳化硅或合金，其中又以具有导热性为佳。而缓冲层32可为单层物质或多层物质，在此并不加以限制。

如图8B所示，步骤S12为依序形成第一半导体层33、发光层34及第二半导体层35。其中，第一半导体层33可形成于缓冲层32上。当然，第一半导体层33、发光层34及第二半导体层35亦可先依序形成于外延基板上(图未示)，再转置于基板31及缓冲层32上。简而言之，其半导体工艺态样、顺序，在此不加以限制，且在最后成品时基板31与缓冲层32亦可保留或除去。换言之，步骤S11为可依据实际需求而选择实施。在本实施例中，第一半导体层33以N型半导体层为例，而第二半导体层35以P型半导体层为例。

另外，发光层34例如但不限于能隙层或量子阱，且其材料包括III-V族或II-VI族的元素所组成的化合物，如氮化铟镓(Indium gallium nitride，InGaN)、氮化镓(Gallium nitride，GaN)、砷化镓(Gallium arsenide，GaAs)、氮化镓铟(Gallium indium nitride，GaInN)、氮化铝镓(Aluminum galliumnitride，AlGaN)、硒化锌(Zinc selenide，ZnSe)、掺锌的氮化铟镓(Zinc dopedIndium gallium nitride，InGaN:Zn)、磷化铝铟镓(Aluminum gallium indiumphosphide，AlInGaP)或磷化镓(Gallium phosphide，GaP)。

如图8C所示，步骤S13为移除部分第一半导体层33、部分发光层34及部分第二半导体层35以形成至少一沟槽C2，其中沟槽区分出多个发光二极管元件。在本实施例中，沟槽C2可以黄光光刻技术以及蚀刻技术形成，其中蚀刻技术可为等向或非等向蚀刻技术，而沟槽C2的剖面形状为直角、倾斜角、或曲形。

如图8D所示，步骤S14为形成绝缘层37于沟槽C2中。如图8E所示，步骤S15移除各发光二极管元件的部分第二半导体层35及部分发光层34，以暴露部分第一半导体层33。

如图8F所示，步骤S16，为了避免空穴载流子输入时会沿着自由表面传输，因此可再形成辅助绝缘层371以覆盖于绝缘层37周围的部分第二半导体层35以及与其相邻的发光二极管元件的部分第一半导体层33。如此一来，将可进一步提升发光效率。

如图8G所示，步骤S17为形成导电层39于各发光二极管元件的第二半导体层35及相邻的发光二极管元件的第一半导体层33，以将其电性连接，并将P型半导体层与N型半导体层以串联方式电性连接。在本实施例中，导电层39的材料例如是金、银、铜、镍、钴、锡、锌、铝、硅、铬、或碳化硅。

最后，可依据设计的不同而选择性的蒸镀第一电极及第二电极。在此，第一电极为N型电极，第二电极为P型电极，故第一电极蒸镀于第一半导体层33上，而第二电极蒸镀于第二半导体层35上，以形成发光二极管芯片3。

承上所述，依据上述制造方法所形成的发光二极管芯片3，其具有多个相互串联的发光二极管元件，利用小尺寸的发光二极管元件组合成较大的发光二极管芯片，如此将可提供小尺寸芯片的高发光效率以及大尺寸芯片的高功率负载能力。

综上所述，本发明的发光二极管芯片及其制造方法，通过小面积发光的发光二极管元件相互串联或并联，即可组成大面积的发光二极管元件。且由于每一个发光二极管元件皆属于小尺寸等级(其边长例如为300um)，因此其电极形状不需要如已知的高功率发光二极管装置的复杂电极图案，因此工艺较简单容易。再者，本发明的发光二极管芯片结构可广泛地应用于各波段范围，特别是针对发光波段介于300～800nm的范围，亦可有良好的效果。另外，小面积的单颗发光二极管元件的发光效率高、散热较容易，亦可提升光电转换效率及延长使用寿命。

以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等同修改或变更，均应包含于所附的权利要求中。

Claims (20)

1、一种发光二极管芯片，包括：

至少第一电极；

至少第二电极；以及

至少一发光层，设置于该第一电极与该第二电极之间；

其中，该第一电极通过该发光层而与该第二电极电性连接，且当施加一电压差于该第一电极与该第二电极之间时，该发光层产生一光线。

2、如权利要求1所述的发光二极管芯片，其中该发光层的一侧形成第一半导体层，而该发光层的另一侧则形成第二半导体层、该第一电极为N型电极，该第二电极为P型电极，且该第一半导体层为N型半导体层，该第二半导体层为P型半导体层。

3、如权利要求2所述的发光二极管芯片，其中该第二半导体层形成一平面封闭形状，且该平面封闭形状包括单一的封闭形状，或是包括多个三角形、四边形、六边形、八边形、圆形、椭圆形等或其组合。

4、如权利要求2所述的发光二极管芯片，其中每该第一半导体层、该发光层及该第二半导体层形成发光二极管元件，且该发光二极管芯片包括多个发光二极管元件，各发光二极管元件彼此为并联。

5、如权利要求4所述的发光二极管芯片，其中该第二半导体层之间、该发光层之间及部分的该第一半导体层之间设置有绝缘层。

6、如权利要求4所述的发光二极管芯片，其中各第二半导体层通过该第二电极相互电性连接。

7、如权利要求2所述的发光二极管芯片，其中每该第一半导体层、该发光层及该第二半导体层形成发光二极管元件，，且该发光二极管芯片包括多个发光二极管元件，且各发光二极管元件彼此为串联。

8、如权利要求7所述的发光二极管芯片，其中该第一半导体层之间、该发光层之间及该第二半导体层之间设置有绝缘层。

9、如权利要求8所述的发光二极管芯片，其中各发光二极管元件的该第二半导体层与相邻的该发光二极管元件的该第一半导体层通过导电层而电性连接，且该导电层的材料为金、银、铜、镍、钴、锡、锌、铝、硅、铬、或碳化硅。

10、如权利要求2所述的发光二极管芯片，其中每该第一半导体层、该发光层及该第二半导体层形成发光二极管元件，且该发光二极管芯片还包括基板，这些发光二极管元件设置于该基板之上，该基板的材料为蓝宝石、硅、碳化硅或合金。

11、如权利要求10所述的发光二极管芯片，其还包括缓冲层，其设置于该基板与各发光二极管元件之间，且于最后成品时除去该基板与该缓冲层。

12、如权利要求1所述的发光二极管芯片，其中该发光层分别为能隙层或量子阱，且该发光二极管芯片应用于发光波段介于300～800nm的范围。

13、如权利要求1所述的发光二极管芯片，其中该发光层的材料包括III-V族或II-VI族的元素所组成的化合物，如氮化铟镓、氮化镓、砷化镓、氮化镓铟、氮化铝镓、硒化锌、掺锌的氮化铟镓、磷化铝铟镓或磷化镓。

14、如权利要求1所述的发光二极管芯片，其中该第一电极与该第二电极在一投影方向至少部分重叠。

15、一种发光二极管芯片的制造方法，其包括以下步骤：

依序形成第一半导体层、发光层及第二半导体层；

移除部分该第一半导体层、部分该发光层及部分该第二半导体层以形成至少一沟槽，其中该沟槽暴露部分该第一半导体层；

形成至少第一电极于暴露的该第一半导体层；

形成绝缘层于该沟槽中；以及

形成至少第二电极以覆盖至少部分的该第二半导体层及至少部分的该绝缘层。

16、一种发光二极管芯片的制造方法，其包括以下步骤：

依序形成第一半导体层、发光层及第二半导体层；

移除部分该第一半导体层、部分该发光层及部分该第二半导体层以形成至少一沟槽，其中该沟槽区分出多个发光二极管元件；

形成绝缘层于该沟槽中；

移除各发光二极管元件的部分该第二半导体层及部分该发光层，以暴露部分该第一半导体层；

在该绝缘层上形成辅助绝缘层并覆盖部分该第二半导体层及部分该第一半导体层；以及

形成导电层以电性连接各发光二极管元件的该第二半导体层及相邻的该发光二极管元件的该第一半导体层。

17、如权利要求15或16所述的制造方法，其还包括：

在基板上形成缓冲层；以及

在该缓冲层上依序形成该第一半导体层、该发光层及该第二半导体层。

18、如权利要求15或16所述的制造方法，其中该第一电极或该第二电极以蒸镀形成。

19、如权利要求15或16所述的制造方法，其中该沟槽以黄光光刻技术与蚀刻技术形成，该蚀刻技术为等向或非等向蚀刻技术，且该沟槽的剖面形状为直角、倾斜角、或曲形。

20、如权利要求15所述的制造方法，其中在形成该绝缘层于该沟槽中之后，还包括一步骤：

在该绝缘层上形成辅助绝缘层以覆盖部分的第二半导体层。

Images