[go: up one dir, main page]

CN101399176A - 基板处理系统、基板处理装置的控制方法和程序 - Google Patents

基板处理系统、基板处理装置的控制方法和程序 Download PDF

Info

Publication number
CN101399176A
CN101399176A CNA2008101674167A CN200810167416A CN101399176A CN 101399176 A CN101399176 A CN 101399176A CN A2008101674167 A CNA2008101674167 A CN A2008101674167A CN 200810167416 A CN200810167416 A CN 200810167416A CN 101399176 A CN101399176 A CN 101399176A
Authority
CN
China
Prior art keywords
substrates
substrate
substrate processing
film formation
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101674167A
Other languages
English (en)
Other versions
CN101399176B (zh
Inventor
竹永裕一
山口达也
王文凌
高桥敏彦
米泽雅人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101399176A publication Critical patent/CN101399176A/zh
Application granted granted Critical
Publication of CN101399176B publication Critical patent/CN101399176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P72/0612
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • H10P72/0434
    • H10P72/0604

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供能够有效地控制被处理的基板的成膜量的基板处理系统、基板处理装置的控制方法和程序。基板处理系统包括:在多个基板上进行成膜的基板处理部;取得表示上述多个基板中的未处理基板和已处理基板的配置的配置模式的信息的取得部;和存储表示上述多个基板中的未处理基板和已处理基板的配置对基板的成膜量施加的影响的配置-成膜量模型的存储部。根据上述配置-成膜量模型,通过计算部计算上述配置模式下的基板的预测成膜量。通过判断部判断上述计算出的预测成膜量是否在规定范围内,当判断上述计算出的预测成膜量在规定范围内时,通过控制部控制上述基板处理部对基板进行处理。

Description

基板处理系统、基板处理装置的控制方法和程序
相关申请的参考
本专利申请享受2007年9月26日提出的为日本申请的特愿2007-249054的利益。引用该之前的申请的全部公开内容作为本说明书的一部分。
技术领域
本发明涉及基板处理系统、基板处理装置的控制方法和程序。
背景技术
在半导体制造过程中使用对作为基板的半导体晶片(以下称为晶片)进行处理的基板处理装置,例如使用立式热处理装置。在立式热处理装置中,将架状保持多块晶片的保持部件配置在立式的热处理炉内,通过CVD(化学气相沉积)处理、氧化处理等,在基板上成膜(例如,参照专利文献1)。
专利文献1:日本特开2002-110552
发明内容
此处,必需控制在由基板处理装置处理的基板上的成膜量。
鉴于上述情况,本发明的目的为提供能够有效地控制被处理的基板的成膜量的基板处理系统、基板处理装置的控制方法和程序。
本发明为一种基板处理系统,其特征在于,包括:收纳包括被叠层的未处理基板和已处理基板的多个基板,并对该多个基板进行加热处理和气体供给处理,在上述多个基板上进行成膜的基板处理部;取得与上述多个基板中的未处理基板和已处理基板的配置相关的配置模式(pattern)的信息的取得部;存储与配置模式对基板的成膜量施加的影响相关的配置-成膜量模型的第一存储部,其中,上述配置模式为与上述多个基板中的未处理基板和已处理基板的配置相关的配置模式;根据来自上述第一存储部的配置-成膜量模型,对在上述取得部取得的配置模式下的基板的预测成膜量进行计算的计算部;判断上述计算出的预测成膜量是否在规定范围内的判断部;和当判断上述计算出的预测成膜量在规定范围内时,控制上述基板处理部使之处理基板的控制部。
本发明为一种基板处理系统,其特征在于:上述计算部还对多个基板中包括的多个监视用基板的预测成膜量进行计算;上述判断部还对多个监视用基板的各自的预测成膜量及其均匀性是否在规定范围内进行判断。
本发明为一种基板处理系统,其特征在于,还包括:存储表示上述基板的处理温度对基板的成膜量施加的影响的温度-成膜量模型的第二存储部;和当判断由上述计算部计算出的预测成膜量不在规定范围内时,根据来自上述第二存储部的温度-成膜量模型,决定处理温度的温度决定部;上述控制部根据由上述温度决定部决定的处理温度控制上述基板处理部。
本发明为一种基板处理系统,其特征在于:上述基板处理部具有加热上述基板的多个加热部,当判断由上述计算部计算出的预测成膜量的均匀性不在规定范围内时,根据来自上述第二存储部的温度-成膜量模型,上述温度决定部决定与上述多个加热部分别对应的处理温度。
本发明为一种基板处理装置的控制方法,其对收纳包括被叠层的未处理基板和已处理基板的多个基板,并对该多个基板进行加热处理和气体供给处理,在上述多个基板上进行成膜的基板处理装置进行控制,该基板处理装置的控制方法的特征在于,包括:取得与上述多个基板中的未处理基板和已处理基板的配置相关的配置模式的信息的步骤;根据与配置模式对基板的成膜量施加的影响相关的配置-成膜量模型对上述配置模式下的基板的预测成膜量进行计算的步骤,其中,上述配置模式为与上述多个基板中的未处理基板和已处理基板的配置相关的配置模式;判断上述计算出的预测成膜量是否在规定范围内的步骤;和当判断上述计算出的预测成膜量在规定范围内时,控制上述基板处理装置的步骤。
本发明为一种计算机程序,其用于使计算机执行基板处理装置的控制方法,其特征在于:基板处理装置的控制方法为对收纳包括被叠层的未处理基板和已处理基板的多个基板,并对该多个基板进行加热处理和气体供给处理,在上述多个基板上进行成膜的基板处理装置进行控制的基板处理装置的控制方法,该基板处理装置的控制方法包括:取得与上述多个基板中的未处理基板和已处理基板的配置相关的配置模式的信息的步骤;根据与配置模式对基板的成膜量施加的影响相关的配置-成膜量模型对上述配置模式下的基板的预测成膜量进行计算的步骤,其中,上述配置模式为与上述多个基板中的未处理基板和已处理基板的配置相关的配置模式;判断上述计算出的预测成膜量是否在规定范围内的步骤;和当判断上述计算出的预测成膜量在规定范围内时,控制上述基板处理装置的步骤。
本发明为一种存储介质,其存储有用于使计算机执行基板处理装置的控制方法的计算机程序,其特征在于:基板处理装置的控制方法为对收纳包括被叠层的未处理基板和已处理基板的多个基板,并对该多个基板进行加热处理和气体供给处理,在上述多个基板上进行成膜的基板处理装置进行控制的基板处理装置的控制方法,该基板处理装置的控制方法包括:取得与上述多个基板中的未处理基板和已处理基板的配置相关的配置模式的信息的步骤;根据与配置模式对基板的成膜量施加的影响相关的配置-成膜量模型对上述配置模式下的基板的预测成膜量进行计算的步骤,其中,上述配置模式为与上述多个基板中的未处理基板和已处理基板的配置相关的配置模式;判断上述计算出的预测成膜量是否在规定范围内的步骤;和当判断上述计算出的预测成膜量在规定范围内时,控制上述基板处理装置的步骤。
根据本发明,能够提供能够有效地控制被处理的基板的成膜量的基板处理系统、基板处理装置的控制方法和程序。
附图说明
图1为表示本发明的第一实施方式的基板处理系统的图。
图2为表示基板处理装置的控制部、基板处理部的一个例子的图。
图3为表示晶舟上的晶片的配置的一个例子的示意图。
图4为表示基板处理系统的动作顺序的一个例子的流程图。
图5为表示基板处理系统内的事件的流程的一个例子的事件流程图。
图6为表示表示膜厚预测用模型的一个例子的示意图。
图7为表示计算出的预测膜厚的示意图。
图8为表示基准膜厚表的一个例子的示意图。
图9为表示每个监视晶片的最优的温度变化量的示意图。
图10为表示计算出的设定温度的示意图。
图11为表示基准温度表的一个例子的示意图。
具体实施方式
以下,参照附图详细说明本发明的实施方式。
图1为表示本发明的第一实施方式的基板处理系统100的图。基板处理系统100为处理基板(例如半导体晶片)的系统,包括基板处理装置110、主计算机120、服务器计算机130和膜厚测定器141。这些装置通过网络被连接。
基板处理装置110为处理基板(例如半导体晶片)的装置,包括控制部装置111、基准膜厚DB部112和基板处理部113。
控制部装置111用于控制基板处理部113。控制部装置111作为以下①~③发挥作用:
①控制基板处理部使之对基板进行处理的控制部111a;
②取得与多个基板中的未处理基板和已处理基板的配置相关的配置模式的取得部111b;
③判断预测成膜量是否在规定范围内的判断部111c。
基准膜厚DB部112为存储基准膜厚表的存储装置,其中,该基准膜厚表成为处理条件是否需要变更的判断基准。
基板处理部113利用反应气体处理被叠层的基板,通过对被叠层的多个基板实施的加热和气体供给的处理,作为在上述多个基板上形成膜的基板处理部发挥作用。其中,关于控制部装置111、基板处理部113的情况在后面详细叙述。
主计算机120为控制基板处理装置110的计算机,包括控制部装置121和基准条件DB部122。控制部装置121例如为中央处理装置(CPU:Centeral Processing Unit),控制主计算机120全体,进一步控制基板处理装置110。基准条件DB部122为存储基准温度表的存储装置,其中,该基准温度表成为处理条件是否能够应用的判断基准。
服务器计算机130为辅助主计算机120控制基板处理装置110的计算机,具有控制部装置131和成膜量模型DB部132。
控制部装置131例如为中央处理装置(CPU:Centeral ProcessingUnit),控制整个服务器计算机130,控制部装置131作为以下①~②发挥作用:
①计算基板的预测成膜量的计算部131a;
②当判断计算出的预测成膜量不在规定范围内时,根据温度-成膜量模型,决定处理温度的温度决定部131b。
成膜量模型DB部132为存储用于计算处理条件的成膜量模型的存储装置。成膜模型DB部132作为以下的①和②发挥作用:
①存储表示多个基板中的未处理基板和已处理基板的配置对基板的成膜量施加的影响的配置-成膜量模型的第一存储部132a;
②存储表示基板的处理温度对基板的成膜量施加的影响的温度-成膜量模型的第二存储部132b。
膜厚测定器141为测定基板的膜厚的装置,例如为偏振光椭圆率测量仪。
(控制部装置111、基板处理部113的详细说明)
以下,详细说明控制部装置111和基板处理部113。图2为表示控制部装置111、基板处理部113的一个例子的图。在此图中,基板处理部113由所谓的立式热处理装置构成,其截面被表示。
基板处理部113例如包括由石英制作的内管2a和外管2b构成的二层管结构的反应管2,在反应管2的下部侧设置有金属制的筒状的总管21。
内管2a的上端开口,被支撑在总管21的内侧。外管2b的上端被堵塞,下端与总管21的上端密封地接合。
在反应管2内配置作为保持部件的晶舟23。晶舟23通过保温筒(绝热体)25保持在盖体24的上面。在晶舟23中配置多块作为基板的晶片W(制品晶片Wp和监视晶片Wm1~Wm5)。其中,关于晶片W在晶舟23中的配置,在后面详细叙述。
盖体24搭载在用于将晶舟23搬入、搬出反应管2内的晶舟升降机26的上面。盖体24在位于上限位置时,阻塞总管21的下端开口部、即由反应管2和总管21构成的处理容器的下端开口部。
在反应管2的周围例如设置有由电阻加热体构成的加热器3。加热器3被分割为5个,各加热器31~35通过电力控制器41~45能够独立地控制发热量。在这个例子中,通过反应管2、总管21和加热器3构成加热炉。
在内管2a的内壁上,与加热器31~35对应地设置有热电偶等内侧温度传感器S1in~S5in。此外,在外管2b的外壁上,与加热器31~35对应地设置有热电偶等外侧温度传感器S1out~S5out。
认为内管2a的内部能够与加热器31~35对应地分为5个区域(区域1~5)。而且,晶片能够与其配置的场所(区域1~5)对应地分为5个基板组G1~G5。而且,包括全部基板组G1~G5地称为批。即,配置在反应管2内并载置在晶舟23上的所有晶片构成一批,一起被进行热处理。
监视晶片Wm在各基板组G1~G5中各一个地(与各区域1~5对应)作为监视晶片Wm1~Wm5而被配置,即,监视晶片Wm1~Wm5为分别代表基板组G1~G5的晶片(基板),与区域1~5一对一地对应。
在总管21中设置有多个气体供给管,用于将气体供向内管2a内,在图2中为了简单,表示有2根气体供给管51、52。在各气体供给管51、52上设置有用于分别调整气体流量的例如质量流量控制器等流量调整部61、62以及阀(未图示)等。
而且,在总管21上还连接有排气管27,用来从内管2a和外管2b的间隙排气。该排气管27与未图示的真空泵连接。在排气管27的中间设置有用于调整反应管2内的压力的例如包括蝶阀、阀驱动部的压力调整部28。
控制部装置111控制反应管2内的处理气氛的温度、反应管2内的压力、气体流量等处理参数。来自温度传感器S1in~S5in、S1out~S5out的测定信号被输入控制部装置111中,将控制信号输出至加热器3的电力控制部41~45、压力调整部28、流量调整部61、62。
(晶片W的配置)
图3为表示晶舟23上的晶片W的配置的一个例子的示意图。晶舟23具有用于配置晶片W的槽(slot)。通过将晶片W配置在该槽上,晶片W能够各自在水平的状态下在上下之间以一定间隔被叠层配置。在图3所示的例子中,晶片W分别配置在117个槽中。这些晶片W的位置能够利用从晶舟23的上部向下部施加在槽上的槽号码(Slot No.)识别。
此处,配置在晶舟23上的晶片W有制品晶片Wp、监视晶片Wm、伪晶片Wd三种。
制品晶片Wp为在半导体装置的制造中使用的晶片W。在这个例子中,令制品晶片Wp为未处理晶片Wn(没有在基板处理部113中被处理的(没有成膜的)晶片W)。
监视晶片Wm为用于监视在制品晶片Wp上形成的膜的厚度的晶片W,为了使条件一致,使用与制品晶片Wp大致相同的晶片W。在这个例子中,令监视晶片Wm为未处理晶片Wn。在这个例子中,监视晶片Wm1~Wm5分散地配置在槽号码6、32、58、84、110处。
伪晶片Wd为了提高制品晶片Wp的均匀性而被配置。即,在晶舟23的上端、下端附近,由于成为叠层的晶片W和外界的边界,所以存在膜厚与其它晶片W不同的可能性。通过在晶舟23的上端、下端附近配置伪晶片Wd,能够确保制品晶片Wp间的膜厚的均匀性(晶片间的均匀性)。
这里,从制造成本的观点出发,优选使用已处理晶片Wy(被基板处理部113处理过的(成膜的)晶片W)作为伪晶片Wd。能够反复使用相同的伪晶片Wd,从而降低半导体装置的制造成本。如果使用未处理晶片Wn作为伪晶片Wd,则在每次处理制品晶片Wp时,均必需准备新的未处理晶片Wn,半导体装置的制造成本增大。
另一方面,当使用已处理晶片Wy作为伪晶片Wd中时,有对制品晶片Wp的膜厚施加影响的可能性。这是因为根据晶片W的表面状态(在晶片W上有无成膜),反应气体的消耗量不同。在以下的(1)、(2)中对此进行详细的说明。
(1)反应气体的浓度与成膜量的关系
反应气体从配置在内管2a的下部的气体供给管51、52的气体导入口被供给,从内管2a的上部被排出。在反应气体从内管2a的下部向上部移动的期间,反应气体因在晶片W上成膜而被消耗,浓度降低。结果在气体导入口附近(内管2a的下部)的反应气体的浓度大,随着远离气体导入口,反应气体的浓度降低,在气体导入口的远方(内管2a的上部)的反应气体的浓度变小。因此,与反应气体的浓度相应地存在以下倾向:晶片W的膜厚在气体导入口附近较厚(成膜速度较大),在气体导入口的远方较薄(成膜速度较小)。
这时的气体浓度的分布因离气体导入口的距离和气体的路径上的条件(晶片W的表面状态、表面积、内管2a的状态等)而不同。该条件对气体导入口附近(内管2a的下部)的反应气体的浓度的影响小,而对气体导入口远方(内管2a的上部)的反应气体浓度影响大。从以上所述内容可知,配置在反应气体的路径上的晶片W的表面状态对反应气体的浓度分布,甚至对在晶片W上形成的膜的厚度(晶片间膜厚的均匀性)施加影响。
(2)晶片W的表面状态与反应气体的消耗量的关系
对晶片W的表面状态与反应气体的消耗量的关系进行详细的说明。在未处理晶片Wn和已处理晶片Wy上气体的消耗量不同。通常,在未处理晶片Wn上成膜速度小,在已处理晶片Wy上成膜速度大。这是膜的构成材料和构成晶片W的表面的材料的亲和性引起的。如果构成晶片W的表面的材料与膜的构成材料相同(晶片W为已处理晶片Wy),则由于材料的亲和性的关系,从反应气体向膜的转换很快(成膜速度大),反应气体的消耗量大。另一方面。如果构成晶片W的表面的材料与膜的构成材料不同(晶片W为未处理晶片Wn),则从反应气体向膜的转换变慢(成膜速度小),反应气体的消耗量小。
结果,在叠层配置有未处理晶片Wn的情况下,反应气体的浓度分布、甚至晶片间的膜厚分布变小(晶片间的膜厚的均匀性良好)。另一方面,在叠层配置有已处理晶片Wy的情况下,反应气体的浓度分布、甚至晶片间的膜厚分布变大(晶片间的膜厚的均匀性不好)。
以上所述特别适合于反应气体在晶片W的表面反应而形成膜的情况(界面速控反应),例如使用CVD的成膜处理。在反应气体在晶片W内扩散形成膜的情况下(扩散速控反应),例如在氧化处理中,倾向不一定与界面速控(rate-determining)反应的情况一致。在扩散速控反应的情况下,除了膜的有无以外,膜厚也对气体的消耗量有影响。
但是,无论界面速控反应、扩散速控反应的哪一个,在未处理晶片Wn、已处理晶片Wy上的气体消耗量均不同。
(3)晶片W的表面状态和膜厚的预测
如上所述,晶片W的表面状态(在晶片W上有无成膜)对反应气体的消耗量施加影响。这意味着在叠层的晶片W中,已处理晶片Wy的配置对在晶片W上的成膜(晶片间的膜厚分布)施加影响。考虑已处理晶片Wy的配置,预测膜厚。对此在后面详细叙述。
而且,除了晶片W的表面状态外,晶片W的表面积的大小也对反应气体的消耗量施加影响。即,作为用于预测膜厚的因素,能够利用晶片W的表面积。但是,在以下,不使用晶片W的表面积作为用于预测膜厚的因素。
(基板处理系统100的动作)
以下,对基板处理系统100的动作进行说明。图4为表示基板处理系统100的动作顺序的一个例子的流程图。图5为表示基板处理系统100内的事件(event)的流程的一个例子的事件流程图。
A.处理的准备
进行处理的准备(图5的事件1~3)。
(1)主计算机120的控制部装置121向基板处理装置110的控制部装置111指示执行处理(事件1),取得实施预定处理方案的过去的成膜结果(膜厚)(事件2)。
即,按照将要实施的处理方案取得上次处理时的成膜结果(监视晶片Wm的膜厚的测定值)。处理方案意味着晶片W的处理条件(设定温度、气体流量、压力、处理时间)。取得监视晶片Wm1~Wm5各自的多处(例如9处)的膜厚的测定结果。监视Wm的位置和测定位置能够利用槽号码、面内测定位置(x(mm)、y(mm))表示。
(2)基板处理装置110的控制部装置111的取得部111b取得伪晶片Wd的配置和各自的累积膜厚的信息(事件3)。这意味着取得表示多个基板内的未处理基板和已处理基板的配置的配置模式的信息。伪晶片Wd的累积膜厚能够根据伪晶片Wd的总处理时间、使用次数等概括计算。累积膜厚也可以通过膜厚测定器141自动测定。并且,操作者也可以将测定结果输入控制部装置111。
这里,利用将要实施的处理方案取得上次处理时的伪晶片Wd的累积膜厚D和下次的伪晶片Wd的累积膜厚D。取得全部伪晶片Wd的累积膜厚D。为了表示伪晶片Wd各自的位置能够使用槽号码。
累积膜厚D为堆积在伪晶片Wd上的膜厚,在被反复使用(处理)的伪晶片Wd上,每次处理时累积膜厚D均增加。存在将未处理晶片Wn、已处理晶片Wy双方用作伪晶片Wd的可能性。通常,新的伪晶片Wd为未处理晶片Wn。被使用过一次的伪晶片Wd成为已处理晶片Wy,通常被反复使用。
B.膜厚的预测
服务器计算机130的控制部装置131取得在下次的处理条件等膜厚的预测中所必需的信息,预测每个区域1~5的膜厚,将结果通知基板处理装置110的控制部装置111(图4的步骤S11、S12,图5的事件4~8)。以下,对此进行详细的说明。
控制部装置111向控制部装置121指示预测下次处理时的膜厚(事件4)。控制部装置121从控制部装置111取得在下次处理时的膜厚的预测中必需的数据(膜厚预测用数据)(事件5),从成膜量模型DB部132取得在膜厚的预测中必需的模型(膜厚预测用模型)(事件6)。控制部装置121计算预测膜厚(事件7),将结果通知控制部装置111(事件8)。
(1)关于膜厚预测用数据
膜厚预测用数据能够列举以下的①~④。
①上次处理时的伪晶片Wd的累积膜厚;
②下次处理时的伪晶片Wd的累积膜厚。
①、②的数据与在事件3中取得的累积膜厚对应。
③上次处理时的处理方案(设定温度、气体流量、压力、处理时间)。
设定温度(℃)是指成膜处理时的温度,在每个区域被规定。气体流量(sccm)根据每种反应气体的气体种类(例如SiH2Cl2、NH3、N2、O2)而被规定。压力(Torr)为混合气体的压力。处理时间(min)为成膜处理的时间。其中,成膜处理是指通过加热晶片W并使其暴露在反应气体中,在晶片W上形成膜的情况。
④下次处理时的处理方案(设定温度、气体流量、压力、处理时间)和目标膜厚Dt。
下次处理时的处理方案的具体内容被指定为与上次处理时的处理方案相同。并且,指示目标膜厚Dt。
(2)膜厚预测用模型
膜厚预测用模型用于预测由伪晶片Wd的表面状态的变动引起的膜厚的变动,与表示多个基板中的未处理基板和已处理基板的配置对基板的成膜量的影响的配置-成膜量模型对应。利用膜厚预测用模型,能够预测与伪晶片Wd中的已处理晶片Wy的配置相应的监视晶片Wm的膜厚。
此处,利用以下定义的影响度α(S、N)预测监视晶片Wm的膜厚。即,影响度α(S、N)为膜厚预测用模型的实体。
影响度α(S、N)为当从气体导入口至监视晶片Wm为止配置已处理晶片Wy时,表示每一块该已处理晶片Wy对监视晶片Wm膜厚施加的影响的参数,由以下的式(1)表示。
α(S、N)=(D0-DN)/N   ……(1)
S:识别监视晶片Wm的位置的识别因子(例如槽号码);
N:在从气体导入口至监视晶片Wm为止的气体的路径上配置的已处理晶片Wy的块数(路径上的已处理块数);
DN:路径上的已处理块数为N时的监视晶片Wm的膜厚;
D0:路径上的已处理块数为0时(在路径上的所有槽中配置未处理晶片Wn)的监视晶片Wm的膜厚。
作为一个例子,对在槽号码110处配置的监视晶片Wm加以考虑。这时,假设在气体的路径上的所有槽号码(槽号码111~117)上配置有未处理晶片Wn的情况下的监视晶片Wm的膜厚D0为29.21nm。另一方面,假设在气体的路径上的所有槽号码(槽号码111~117)上配置有已处理晶片Wy的情况下的监视晶片Wm的膜厚DN为29.00nm。
在此情况下,影响度α(nm/块)(每一块已处理晶片Wy对槽号码110的监视晶片Wm的膜厚的影响度α)通过以下方式计算。
α=(29.21(nm)-29.00(nm)/7(块)=0.03(nm/块)
影响度α(S、N)因配置监视晶片Wm的位置(识别因子S)和路径上的已处理块数N而变化。即,通过根据所有监视晶片Wm(配置监视晶片Wm的所有槽)和所有的路径上的已处理块数N求取影响度α(S、N),能够预测与已处理晶片Wy的配置相应的监视晶片Wm的膜厚。
但是,由于晶片W的数目较多(例如117块),所以难以求取所有影响度α(S、N)。因此,将路径上的已处理块数N划分为多个,在该被划分的范围内令影响度α(S、N)一定。影响度α(S、N)根据路径上的已处理块数N而变化(一般而言,随着路径上的已处理块数N的增加而同时增加),但由于该变化不是很大,即使在被划分的范围内分别为一定,对膜厚的预测值也没有大的影响。
例如,通过以下述方式规定已处理晶片Wy的配置模式(配置数),能够有效地导出影响度α(S、N)。
如图3所示,在槽号码6、32、58、84、110处分散配置晶片Wm,在槽号码1~5、7~31、33~57、59~83、85~109、111~117处配置未处理晶片Wn或已处理晶片Wy。并且,令槽号码1~5、7~31、33~57、59~83、85~109、111~117的范围分别为区域6~1。即,从接近反应气体导入口一侧起为区域1~6。
配置模式A:在全部区域1~6中配置未处理晶片Wn;
配置模式B:在区域1中配置已处理晶片Wy,在区域2~6中配置未处理晶片Wn;
配置模式C:在区域1~2中配置已处理晶片Wy,在区域3~6中配置未处理晶片Wn;
配置模式D:在区域1~3中配置已处理晶片Wy,在区域4~6中配置未处理晶片Wn;
配置模式E:在区域1~4中配置已处理晶片Wy,在区域5~6中配置未处理晶片Wn;
配置模式F:在区域1~5中配置已处理晶片Wy,只在区域6中配置未处理晶片Wn。
以上述方式将配置模式限于A~F意味着将路径上的已处理块数N划分为0~7、8~32、33~57、58~82、83~107这五个范围。
按以下的①~④的顺序能够制作简单化后的膜厚预测用模型。
①针对配置模式A~F按相同的处理方案(处理条件)处理晶片W。
②测定配置模式A~F各自的监视晶片Wm1~Wm5的膜厚。但是,对监视晶片Wm1~Wm5的一部分的测定能够省略。例如,针对槽号码6的监视晶片Wm,只测定配置模式A、B即可,不需要在配置模式C~F中的测定。在配置模式C~F中,路径上的已处理块数N与配置模式B相同,认为监视晶片Wm的膜厚也大致相同。
③针对被划分的路径上的已处理块数N1~N2计算影响度d(S、N1~N2)。
例如,槽58的监视晶片Wm的路径上的已处理块数8~32的影响度α(S58、8~32)(nm/块)以下述方式计算。
α(S58、8~32)=(槽58处的模式A、C间膜厚差/槽58的路径上的已处理块数)
=(29.90(nm)-28.94(nm))/32(块)=0.03(nm/块)。
④通过归纳计算出的影响度α(S,N1~N2),能够制作膜厚预测用模型。
在图6中表示制作的膜厚预测用模型的一个例子。这里,利用三角矩阵表现膜厚预测用模型(配置-成膜量模型)。
(4)膜厚的预测
使用膜厚预测用模型计算下次处理时的监视晶片Wm预测膜厚。
作为一个例子,在槽6、32、58、84、110处配置监视晶片Wm,在上次、下次分别以下述方式配置未处理晶片Wn、已处理晶片Wy。
(上次)未处理晶片Wn:槽1~109,
      已处理晶片Wy:槽111~117。
(下次)未处理晶片Wn:槽1~96,
      已处理晶片Wy:槽96~109、槽111~117。
在计算槽110的监视晶片Wm的膜厚的情况下,上次处理时和下次处理时路径上的已处理块数N相同(7块)。因此,在上次、下次这两次,影响度α(S110、0~7)相同。另一方面,在计算槽84的监视晶片Wm的膜厚的情况下,上次处理时和下次处理时路径上的已处理块数N分别为7块和21块而不同。因此,在上次和下次,分别为影响度α(S84、0~7)、α(S110、8~32)。
一般而言,监视晶片Wm的预测膜厚Dn+1能够按下式计算。
Dn+1=Dn+α(S、N1n~N2n)*Nn-α(S、N1n+1~N2n+1)*Nn+1
Dn:上次处理时的监视晶片Wm的膜厚;
Nn:上次处理时的路径上的已处理块数(N1n<Nn<N2n);
Nn+1:下次处理时的路径上的已处理块数(N1n+1<Nn+1<N2n+1)。
例如,下次处理时的槽84的监视晶片Wm的预测膜厚Dn+1能够以下述方式计算。
Dn+1=Dn+α(S84,0~7)*Nn-α(S84,8~32)*Nn+1
=29.90(nm)+0.03(nm/块)*7(块)-0.03(nm/块)*21(块)
=29.48(nm)
也能够同样地计算其他的监视晶片Wm的预测膜厚Dn+1
在图7中表示计算出的预测膜厚Dn+1
利用由取得部111b取得的配置模式,在控制部装置131的计算部进行这种预测膜厚Dn+1的计算。
C.判断是否需要变更处理条件
基板处理装置110的控制部装置111的判断部111c判断是否需要变更处理条件(预测膜厚的均匀性是否在允许范围内)(图4的步骤S13,图5的事件9~11)。根据此判断结果,开始下次的处理或指示变更处理条件(选定(计算)新的处理条件)(图4的步骤S15,图5的事件12~16)。以下对此进行详细的说明。
从控制部装置131被通知预测膜厚的控制部装置111的判断部111c从基准膜厚DB部112取得基准膜厚表(事件9),判断下次处理时是否需要变更处理条件(事件10)。如果不需要变更处理条件,则通过控制部111a开始下次的处理(事件26)。另一方面,如果需要变更处理条件(事件11),则控制部装置111向控制部装置131指示选定下次处理条件(事件12)。
图8为表示基准膜厚表的一个例子的示意图。
在这个例子中,作为基准膜厚使用以下①~⑤的项目。
①监视晶片Wm1~Wm5的平均膜厚Dm的上限Dmu(nm),
②监视晶片Wm1~Wm5的平均膜厚Dm的下限Dmd(nm),
③监视晶片Wm1~Wm5各自的膜厚(平均膜厚)D的上限Du(nm),
④监视晶片Wm1~Wm5各自的膜厚(平均膜厚)D的下限Dd(nm),
⑤面间均匀性Uf(=(D1max-D1min)*100/(D1m*2))(%)
D1max:监视晶片Wm1~Wm5的膜厚的最大值,
D1min:监视晶片Wm1~Wm5的膜厚的最小值,
D1m:监视晶片Wm1~Wm5的膜厚的平均值。
此处,既可以将①~⑤的全部项目作为判断基准,也可以仅以一部分作为判断基准。即,当①~⑤的所有项目或规定的一部分不被满足(抵触)时,判断必需变更处理条件。
D.处理条件的变更(每个区域1~5的设定温度的计算)
在必需变更处理条件的情况下(膜厚在允许范围外的情况下),服务器计算机130的控制部装置131计算以下的处理条件(每个区域1~5的设定温度),将结果报告基板处理装置110的控制部装置111(图4的步骤S15,图5的事件13~19)。以下,对此进行详细的说明。
(1)膜厚的预测
控制部装置131的计算部131a从控制部装置111取得下次处理时的膜厚的预测和设定温度的计算所必需的数据(膜厚预测、温度计算用数据)(事件13);从成膜量模型DB部132取得膜厚的预测所必需的模型(模厚预测用模型)(事件14)。控制部装置131的计算部131a计算预测膜厚(事件15)。在预测膜厚的计算中,能够使用与步骤S12、事件17相同的方法。
(2)设定温度的计算
控制部装置131的温度决定部131b从成膜量模型DB部132的第二存储部132b取得计算设定温度所必需的模型(设定温度计算用模型)(事件16、17),计算设定温度(事件18),将结果通知控制部装置111(事件19)。设定温度计算用模型与表示基板的处理温度对基板的成膜量施加的影响的温度-成膜量模型对应。
此处,计算用于使监视晶片Wm的膜厚与目标膜厚Dt(基准膜厚)对应的“温度”,特别是,每个区域1~5的设定温度。
设定温度对成膜速度的影响大。一般而言,当温度高时成膜速度大,当温度低时成膜速度小。因此,对于与目标膜厚Dt相比膜厚较薄的监视晶片Wm,提高温度,对于与目标膜厚Dt相比膜厚较厚的监视晶片Wm,降低温度,由此能够提高晶片W整体的膜厚的均匀性。
膜厚的成长速度(成膜速度)V例如在CVD(化学气相沉积:Chemical Vapor Deposition)这样由在膜的表面进行的过程决定成膜速度的界面速控过程中,已知以下述(10)式的理论式(阿仑尼乌斯(Arrhenius)式)表示。
V=C·exp(-Ea/(kT))   ……(10)
C:工艺(process)常数(由成膜工艺决定的常数);
Ea:活化能(由成膜工艺的种类决定的常数),例如在由反应气体SiH2Cl2和NH3形成SiN膜的情况下,为1.8(eV);
k:波耳兹曼(Boltzmann)常数;
T:绝对温度。
当以温度T对式(10)进行偏微分并变形时,得到式(11)。
dD/dT=D*(Ea/(k·T2))(nm/℃)  ……(11)
D:膜厚,
dD/dT:膜厚温度系数K(使温度变化1℃时的膜厚的变化量)。
如上所述,当将活化能Ea和绝对温度T代入式(11)时,膜厚温度系数K(=dD/dT)决定。
设想设定温度为760℃,活化能为1.8eV,目标膜厚Dt为30(nm)的情况。当将上述值代入式(11)时,膜厚温度系数K为0.6(nm/℃)。
当考虑槽6时,在设定温度相同的情况下,预想膜厚为29.68(nm),与目标膜厚Dt的30(nm)存在0.32(nm)的差。为了求取弥补该差的温度变化量(=T1-T0),将膜厚差除以上述求得的0.6(nm/℃)(=0.53℃)。通过与此处得到的0.53℃相应地使温度变化,能够使下次处理时的膜厚与目标膜厚Dt一致。
在图9中表示与槽6同样地针对每个监视晶片Wm求得的最优的温度变化量的结果。并且,在图10中表示设定温度。即,使在上次处理时在全部区域中相同(760℃)的设定温度在每个区域1~5中变化。
一般而言,能够以下述方式计算设定T1。
令目标膜厚为Dt,在上次处理中,在设定温度T0、膜厚D0的情况下,计算下次处理时的设定温度T1。
这时的膜厚温度系数K(=dD/dT)由下式(12)表示。
K=(Dt-D0)/(T1-T0)   ……(12)
令式(11)和式(12)相等,当将式(12)的绝对温度T与上次的设定温度T0置换时,能够导出以下的式(13)。
T1=T0+((Dt-D0)/Dt)·(K·T02/Ea)……(13)
因为Ea、K、T0、Dt、D0已知,所以能够求取下次的设定温度T1。
为了使膜厚D与目标膜厚Dt一致,在每个区域中调整设置温度T。此处,膜厚温度系数K(dD/dT)通过式(11)算出。换言之,以阿仑尼乌斯式(式(10))总成立为前提。然而,根据处理条件、装置状态,由于代入活化能Ea中的值不是最优值等原因,阿仑尼乌斯式有时存在误差。为了校正该误差,认为能够使用学习功能。即,通过利用实测值反复计算,掌握实际的温度和膜厚的关系,根据这个关系,微调节在计算中使用的参数。在这种学习中能够使用卡尔曼(Kalman)滤波器。
E.下次处理条件的应用许可判断
根据来自基板处理装置110的控制部装置111的请求,主计算机120的控制部装置121判断是否应用处理条件(设定温度是否在容许范围内)(图4的步骤S16,图5的事件20~24)。以下,对此进行详细的说明。
从控制部装置131被通知变更后的处理条件(例如设定温度)的控制部装置111将变更后的处理条件放入处理方案中(事件20),请求控制部装置121判断能否应用处理条件(设定温度是否在允许范围内)(事件21)。控制部装置121从基准条件DB部122取得基准条件表(事件22),判断能否应用变更后的处理条件(事件23、24)。并且,在判断能够应用变更后的处理条件时,从控制部装置121指示控制部装置111开始处理,通过控制部111a开始基板处理装置110对基板的处理。
图11为表示基准温度表的一个例子的示意图。
在这个例子中,作为基准温度,使用区域1~5的温度的上限和下限。
此处,既可以将所有这些项目作为判断基准,也可以只以一部分作为判断基准。即当所有这些项目或规定的一部分被满足(不抵触)时,判断能够应用处理条件。
(其他实施方式)
本发明的实施方式不限于上述的实施方式,能够进行变更,扩张、变更后的实施方式也包括在本发明的技术范围内。例如,加热器的划分的数目不限于5。并且,基板处理装置110、主计算机120、服务器计算机130的任务分担能够适当地变更。例如,仅通过基板处理装置110或通过基板处理装置110和主计算机120能够实质上实现图4、图5所示的处理内容。

Claims (7)

1.一种基板处理系统,其特征在于,包括:
收纳包括被叠层的未处理基板和已处理基板的多个基板,并对该多个基板进行加热处理和气体供给处理,在所述多个基板上进行成膜的基板处理部;
取得与所述多个基板中的未处理基板和已处理基板的配置相关的配置模式的信息的取得部;
存储与配置模式对基板的成膜量施加的影响相关的配置-成膜量模型的第一存储部,其中,所述配置模式为与所述多个基板中的未处理基板和已处理基板的配置相关的配置模式;
根据来自所述第一存储部的配置-成膜量模型,对在所述取得部取得的配置模式下的基板的预测成膜量进行计算的计算部;
判断所述计算出的预测成膜量是否在规定范围内的判断部;和
当判断所述计算出的预测成膜量在规定范围内时,控制所述基板处理部使之处理基板的控制部。
2.如权利要求1所述的基板处理系统,其特征在于:
所述计算部还对多个基板中包括的多个监视用基板的预测成膜量进行计算;
所述判断部还对多个监视用基板的各自的预测成膜量及其均匀性是否在规定范围内进行判断。
3.如权利要求1所述的基板处理系统,其特征在于,还包括:
存储表示所述基板的处理温度对基板的成膜量施加的影响的温度-成膜量模型的第二存储部;和
当判断由所述计算部计算出的预测成膜量不在规定范围内时,根据来自所述第二存储部的温度-成膜量模型,决定处理温度的温度决定部,
所述控制部根据由所述温度决定部决定的处理温度控制所述基板处理部。
4.如权利要求3所述的基板处理系统,其特征在于:
所述基板处理部具有加热所述基板的多个加热部,
当判断由所述计算部计算出的预测成膜量的均匀性不在规定范围内时,根据来自所述第二存储部的温度-成膜量模型,所述温度决定部决定与所述多个加热部分别对应的处理温度。
5.一种基板处理装置的控制方法,其对收纳包括被叠层的未处理基板和已处理基板的多个基板,并对该多个基板进行加热处理和气体供给处理,在所述多个基板上进行成膜的基板处理装置进行控制,该基板处理装置的控制方法的特征在于,包括:
取得与所述多个基板中的未处理基板和已处理基板的配置相关的配置模式的信息的步骤;
根据与配置模式对基板的成膜量施加的影响相关的配置-成膜量模型,对所述配置模式下的基板的预测成膜量进行计算的步骤,其中,所述配置模式为与所述多个基板中的未处理基板和已处理基板的配置相关的配置模式;
判断所述计算出的预测成膜量是否在规定范围内的步骤;和
当判断所述计算出的预测成膜量在规定范围内时,控制所述基板处理装置的步骤。
6.一种计算机程序,其用于使计算机执行基板处理装置的控制方法,其特征在于:
基板处理装置的控制方法为对收纳包括被叠层的未处理基板和已处理基板的多个基板,并对该多个基板进行加热处理和气体供给处理,在所述多个基板上进行成膜的基板处理装置进行控制的基板处理装置的控制方法,该基板处理装置的控制方法包括:
取得与所述多个基板中的未处理基板和已处理基板的配置相关的配置模式的信息的步骤;
根据与配置模式对基板的成膜量施加的影响相关的配置-成膜量模型对所述配置模式下的基板的预测成膜量进行计算的步骤,其中,所述配置模式为与所述多个基板中的未处理基板和已处理基板的配置相关的配置模式;
判断所述计算出的预测成膜量是否在规定范围内的步骤;和
当判断所述计算出的预测成膜量在规定范围内时,控制所述基板处理装置的步骤。
7.一种存储介质,其存储有用于使计算机执行基板处理装置的控制方法的计算机程序,其特征在于:
基板处理装置的控制方法为对收纳包括被叠层的未处理基板和已处理基板的多个基板,并对该多个基板进行加热处理和气体供给处理,在所述多个基板上进行成膜的基板处理装置进行控制的基板处理装置的控制方法,该基板处理装置的控制方法包括:
取得与所述多个基板中的未处理基板和已处理基板的配置相关的配置模式的信息的步骤;
根据与配置模式对基板的成膜量施加的影响相关的配置-成膜量模型对所述配置模式下的基板的预测成膜量进行计算的步骤,其中,所述配置模式为与所述多个基板中的未处理基板和已处理基板的配置相关的配置模式;
判断所述计算出的预测成膜量是否在规定范围内的步骤;和
当判断所述计算出的预测成膜量在规定范围内时,控制所述基板处理装置的步骤。
CN2008101674167A 2007-09-26 2008-09-26 基板处理系统、基板处理装置的控制方法和程序 Active CN101399176B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007249054 2007-09-26
JP2007-249054 2007-09-26
JP2007249054A JP5010414B2 (ja) 2007-09-26 2007-09-26 基板処理システム,基板処理装置の制御方法,およびプログラム

Publications (2)

Publication Number Publication Date
CN101399176A true CN101399176A (zh) 2009-04-01
CN101399176B CN101399176B (zh) 2011-06-08

Family

ID=40470318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101674167A Active CN101399176B (zh) 2007-09-26 2008-09-26 基板处理系统、基板处理装置的控制方法和程序

Country Status (5)

Country Link
US (1) US7953512B2 (zh)
JP (1) JP5010414B2 (zh)
KR (1) KR101133413B1 (zh)
CN (1) CN101399176B (zh)
TW (2) TWI467680B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136412A (zh) * 2009-12-25 2011-07-27 索尼公司 半导体制造装置、半导体器件制造方法及仿真装置和程序
WO2015165300A1 (en) * 2014-04-28 2015-11-05 Beijing Sevenstar Electronic Co., Ltd. Modeling method and system and film thickness adjustment for cvd film-forming process

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5274213B2 (ja) * 2008-11-14 2013-08-28 株式会社日立国際電気 基板処理装置および半導体装置の製造方法、温度制御方法
US8809206B2 (en) * 2011-02-07 2014-08-19 Spansion Llc Patterned dummy wafers loading in batch type CVD
JP5642612B2 (ja) * 2011-04-05 2014-12-17 東京エレクトロン株式会社 熱処理装置および熱処理方法
JP2013161857A (ja) 2012-02-02 2013-08-19 Tokyo Electron Ltd 熱処理装置及び熱処理装置の制御方法
JP2013197116A (ja) * 2012-03-15 2013-09-30 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
JP6739376B2 (ja) * 2017-03-06 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置及び基板処理方法
JP6739386B2 (ja) 2017-03-28 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム
US11393703B2 (en) 2018-06-18 2022-07-19 Applied Materials, Inc. Apparatus and method for controlling a flow process material to a deposition chamber
US10998205B2 (en) * 2018-09-14 2021-05-04 Kokusai Electric Corporation Substrate processing apparatus and manufacturing method of semiconductor device
JP7493362B2 (ja) * 2020-03-25 2024-05-31 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
US11442440B1 (en) * 2021-03-24 2022-09-13 Changxin Memory Technologies, Inc. Method and apparatus of handling control wafer, method of testing by using control wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351868A (ja) 2000-06-07 2001-12-21 Hitachi Kokusai Electric Inc 半導体製造装置
JP3497450B2 (ja) * 2000-07-06 2004-02-16 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
JP4493192B2 (ja) * 2000-09-13 2010-06-30 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
JP3403160B2 (ja) 2000-09-27 2003-05-06 東京エレクトロン株式会社 熱処理装置、熱処理装置用制御装置
JP4273651B2 (ja) * 2000-10-25 2009-06-03 ソニー株式会社 成膜時間導出方法および成膜方法
JP4686887B2 (ja) * 2001-04-09 2011-05-25 東京エレクトロン株式会社 成膜方法
JP4821078B2 (ja) * 2001-09-06 2011-11-24 東京エレクトロン株式会社 成膜装置及びその累積膜厚の管理方法
JP3855863B2 (ja) * 2002-04-01 2006-12-13 ソニー株式会社 再生方法および装置、記録方法および装置
JP2006206943A (ja) 2005-01-26 2006-08-10 Sony Corp 成膜シミュレーション方法
JP4893045B2 (ja) * 2006-03-22 2012-03-07 富士通セミコンダクター株式会社 薄膜製造方法及び薄膜製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136412A (zh) * 2009-12-25 2011-07-27 索尼公司 半导体制造装置、半导体器件制造方法及仿真装置和程序
WO2015165300A1 (en) * 2014-04-28 2015-11-05 Beijing Sevenstar Electronic Co., Ltd. Modeling method and system and film thickness adjustment for cvd film-forming process

Also Published As

Publication number Publication date
TW201511165A (zh) 2015-03-16
KR20090032008A (ko) 2009-03-31
TWI545675B (zh) 2016-08-11
TW200933781A (en) 2009-08-01
JP5010414B2 (ja) 2012-08-29
JP2009081260A (ja) 2009-04-16
US7953512B2 (en) 2011-05-31
KR101133413B1 (ko) 2012-04-09
TWI467680B (zh) 2015-01-01
US20090078197A1 (en) 2009-03-26
CN101399176B (zh) 2011-06-08

Similar Documents

Publication Publication Date Title
CN101399176B (zh) 基板处理系统、基板处理装置的控制方法和程序
JP3987312B2 (ja) 半導体装置の製造装置および製造方法ならびに半導体製造装置のクリーニング方法
JP5101243B2 (ja) 基板処理装置,基板処理装置の制御方法,およびプログラム
TWI681356B (zh) 控制裝置、基板處理系統、基板處理方法及程式
US8354135B2 (en) Thermal processing apparatus, method for regulating temperature of thermal processing apparatus, and program
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
US12381079B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, recording medium and method of processing substrate
US20200056724A1 (en) Valve device, processing apparatus, and control method
US10032629B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW201801173A (zh) 控制裝置、基板處理系統、基板處理方法及程式
JP7521494B2 (ja) 枚葉式エピタキシャル成長装置の制御装置及び制御方法、並びにエピタキシャルウェーハの製造システム
US20060099805A1 (en) Heat treating system and heat treating method
US20130256293A1 (en) Heat treatment system, heat treatment method, and non-transitory computer-readable recording medium
JP2009260261A (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US20150275356A1 (en) Cleaning method of apparatus for forming amorphous silicon film, and method and apparatus for forming amorphous silicon film
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
JP4455856B2 (ja) 半導体製造システムおよび半導体製造方法
US11728162B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
JP2003166066A (ja) 成膜制御装置、成膜装置、成膜方法、膜厚流量係数算出方法、およびプログラム
CN118814145B (zh) 一种cvd反应器的温度控制方法和系统
US20260018463A1 (en) Substrate Processing Method, Method of Manufacturing Semiconductor Device, Non-transitory Computer-readable Recording Medium and Substrate Processing Apparatus
JP2011061002A (ja) 基板処理装置
JP6196925B2 (ja) 薄膜形成装置の立ち上げ方法、及び、薄膜形成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant