CN101379406A - 用于检测电压供电源关断状况的电路布置和方法 - Google Patents
用于检测电压供电源关断状况的电路布置和方法 Download PDFInfo
- Publication number
- CN101379406A CN101379406A CNA2007800049181A CN200780004918A CN101379406A CN 101379406 A CN101379406 A CN 101379406A CN A2007800049181 A CNA2007800049181 A CN A2007800049181A CN 200780004918 A CN200780004918 A CN 200780004918A CN 101379406 A CN101379406 A CN 101379406A
- Authority
- CN
- China
- Prior art keywords
- voltage level
- output node
- node
- circuit arrangement
- vcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
一种用于检测第二电压的关断状况的电路布置,包括:第一导线,适于连接到第一电压;第二导线,适于连接到参考电压;输入节点,适于连接到第二电压;以及两个输出节点,第一输出节点和第二输出节点。两个输出节点互连,从而(a)当第二电压比参考电压高时,第一输出节点位于第一电压,并且第二输出节点位于参考电压,以及(b)当第二电压等于参考电压时,第一输出节点位于参考电压,并且第二输出节点位于第一电压。该电路布置还包括布置在第一导线和第二导线之间的反相器部分,其中,输入节点表示反相器部分输入,并且形成表示反相器部分输出的反相器部分输出节点。
Description
技术领域
本发明涉及用于检测电压供电源(voltage supply source)的电压电平的电子电路的领域。具体地,本发明涉及用于检测由电压供电源提供的电压电平的关断(power down)状况的电路布置。本发明还涉及使用上述电路布置用于检测第二电压电平(Vcc)的关断状况的方法。
背景技术
在许多电子设备中,例如,在计算机,特别是在计算机的主板中,有包括多个不同电子组件的电子电路。通常,一些组件和/或电路部分在第一供电电压电平下操作,其它组件和/或电路部分在与第一供电电压电平不同的第二供电电压电平下操作。
为了防止这种电子设备受到不可复原的损坏,已知的有所谓的电压电平移动器,其可以改良的方式使用,使得这种电子设备能指示何时电源电压超过并进入关断状况。
US2004/0207450公开了一种电压电平移动器,其包括电平改变器和输出电路。电平改变器具有电流块和第一晶体管。将比低电压电源或电流块的电位高的高电压电源连接到第一晶体管的源极或漏极。电平改变器通过输入到第一晶体管的输入信号的电位,输出高电压电源的电位或参考电位。当来自电平改变器的输出端的信号输入输出电路中时,输出电路输出振幅在参考电位和高电压电源的电位之间的输出信号。然而,如果两个电压电源之一被移除,则输出的状态不确定。因此,所公开的电路不适合检测供电电压源之一的关断状况。
需要一种用于检测电压供电源的关断状况的电路布置和方法。
发明内容
这种需要通过权利要求1所述的用于检测第二电压电平的关断状况的电路布置而满足。根据本发明的第一方面,电路布置包括:第一导线,适于连接到第一电压电平;第二导线,适于连接到参考电压电平;输入节点,适于连接到第二电压电平;和两个输出节点,第一输出节点和第二输出节点,它们在电路布置中相互连接。两个输出节点以相互连接,以使(a)当第二电压电平比参考电压高时,第一输出节点位于第一电压电平,第二输出节点位于参考电压电平,以及(b)当第二电压等于参考电压时,第一输出节点位于参考电压电平,第二输出节点位于第一电压电平。电路布置还包括布置在第一导线和第二导线之间的反相器部分,其中输入节点表示反相器部分输入,并且形成表示反相器部分输出的反相器部分输出节点。
本发明的这个方面基于如下思想:如果修改电平移动器电路,所谓的电平移动器电路可有利地用作关断检测电路使用。上述修改包括用布置在第一和第二导线之间的反相器部分替代通常包括在电平移动器电路内的常规的反相器。这可以提供的优点在于,当提供第二电压电平的电压源完全关断时,即当第二电压电平为零伏特时,也能够可靠地进行关断检测。
必须指出,由于一个或多个所谓的电压降落,在此说明书中上述和下面提到的所有电压电平可能与规定的电压电平略有不同。这种电压降落可能由例如任何类似二极管的半导体组件中的pn转换(transition)而产生。
根据权利要求2所述的本发明实施例,参考电压电平为地电平。这具有的益处在于,这种电路布置可用在不包括第三电压电平的电子设备中。特别地,如果第一和第二供电电压电平相对于地电平为正,则对于操作该电路布置来检测关断而言不需要负供电源。这使得该电路布置非常容易操作,从而所说明的关断检测可应用到多种不同的电子设备中。
根据权利要求3所述的本发明另一实施例,第二电压电平比第一电压电平低。由于许多电子设备需要两个供电电压电平,例如大约3.6伏特和1.1伏特,所以所述电路布置可用于改善这种设备的鲁棒性和生命周期。
根据权利要求4所述的本发明另一实施例,电路布置还包括串联布置在第一导线和第二导线之间的两个第一开关元件,由此,第一输出节点形成在这两个第一开关元件之间,并反相器部分输出节点与这两个第一开关元件中的一个开关元件连接,该开关元件布置在第一输出节点和第二导线之间。
优选地,这两个第一开关元件为金属氧化物半导体场效应晶体管(MOSFET),由此,一个MOSFET为所谓的p沟道MOSFET(pmos器件),另一个MOSFET为所谓的n沟道MOSFET(nmos器件)。由于这两个器件以互补的方式使用,所以这种开关元件也称为CMOS开关元件。
CMOS开关元件提供的益处在于,当在两个导线之间的每个支路中布置的至少一个开关元件截止时,仅有非常小的静态电流从第一导线流向第二导线。因此,可构造具有非常低的功耗的电子设备。
根据权利要求5所述的本发明另一实施例,电路布置还包括串联布置在第一导线和第二导线之间的两个第二开关元件,由此,第二输出节点形成在这两个第二开关元件之间。优选地,第二开关元件也为所谓的CMOS开关元件,该CMOS开关元件的优点在于,仅有非常低的静态电流从第一导线流向第二导线。
根据权利要求6所述的本发明另一实施例,反相器部分包括串联布置在第一导线和第二导线之间的两个第三开关元件,由此,反相器部分输出节点形成在所述两个第三开关元件之间。此实施例具有的益处在于,可非常容易地构造反相器,从而能够减少这种关断状况检测设备的生产成本。
此外,除第一电压电平之外,不需要存在第二电压电平以使第二电压电平的关断检测可靠地工作。如上所述,优选地,CMOS开关元件可用于具有上述低静态电流优点的第三开关元件。
根据权利要求7所述的本发明另一实施例,电路布置还包括第四开关元件。第四开关元件连接在第一输出节点和第二导线之间,以使当第二电压电平完成从比参考电压电平高的电压电平到参考电压电平的移动时,能够将第一输出节点至少部分地放电。优选地与第三开关元件并联布置的第四开关元件可以允许在第二电压突然关断的情况下对第一输出节点的较快放电。这可以提供的优点在于,关断检测更快和更可靠。
在上述情况下,说明了由于第二导线和反相器部分、特别是第二导线和反相器部分输出节点形成的环路提供的放电放大效应,放电可进一步加速。
根据权利要求8所述的本发明优选实施例,该电路布置还包括电流镜部分,其中将电路镜部分的第一电流镜节点和第四开关元件连接。这可具有的优点在于,电路镜提供了针对第四开关元件的稳定和可靠的控制。
在本发明的此实施例中,以有利的方式组合了经修改的电平移动器电路和电流镜电路。这具有的优点在于,即使在第二电压供电电平的供电源完全失效并且第二电压电平位于地电平时,电路布置也一直处于电学上确定的状态(即,无浮动节点)。
根据权利要求9所述的本发明另一实施例,电流镜部分包括第一支路和第二支路,两个支路都布置在第一导线和第二导线之间。因此,电流镜部分的设置对应于已知的电路镜设置。
根据权利要求10所述的本发明另一实施例,两个第五开关元件串联布置在第一支路中,并且第二电流镜节点形成在所述两个第五开关元件之间。同样,优选地,CMOS开关元件可用于第五开关元件,从而可产生小的静态电流,使功耗较低,因此,包括有用于可靠关断检测的所述电路布置的电子设备中的热产生较低。
根据权利要求11所述的本发明另一实施例,至少两个第六开关元件串联布置在第二支路中,并且第一电流镜节点形成在所述两个第六开关元件之间。
根据权利要求12所述的本发明另一实施例,将四个第六开关元件布置第二支路中,所述四个第六开关元件中的三个第六开关串联布置在第一导线和第一电流镜节点之间,并且所述四个开关元件中的一个第六开关元件布置在第一电流镜节点和第二导线之间。这提供的优点在于,串联布置在第一导线和第一电流镜节点之间的所述三个第六开关元件中的中间开关元件实际上代表电流限制器。因此,流过第二支路的静态电流显著减少,带来整个关断检测电路的上述有益特性。由于在电路镜中流过第一支路的静态电流减少了相同的安培数,所以电流镜耗散的总功耗可以减小一半。
根据权利要求13所述的本发明另一实施例,都直接连接到第一电流镜节点的两个第六开关元件由第二电压电平控制。第二电压电平和所述两个开关元件之间分别连接可具有的优点在于,在第二电压电平的突然降落到地电压电平的情况下,第一电流镜节点的电压电平将升高,因此,第四开关元件将导通,导致放电电流从第一输出节点流向地。因此,在第一输出节点处存在的电压电平的时间粗调(temporalcoarse)将更快地和以更可靠的方式跟随第二电压电平的时间粗调。因此,整个关断检测将更快和更可靠。
上述需要还可以通过权利要求14所述的方法满足。根据本发明的这个方面,提供了用于使用上述任何电路布置检测第二电压电平的关断状况的方法。所述方法包括下面特征步骤:
当第二电压电平完成从比参考电压电平高的电压电平到参考电压电平的移动时,(a)将第一输出节点的电压电平从第一电压电平改变到参考电压电平,和(b)将第二输出节点的电压电平从参考电压电平改变到第一电压电平;以及
当第二电压电平完成从参考电压电平到比参考电压电平高的电压电平的移动时,(a)将第一输出节点的电压电平从参考电压电平改变到第一电压电平,和(b)将第二输出节点的电压电平从第一电压电平改变到参考电压电平。该方法有益地实行了低功耗的可靠的关断检测。低功耗与电路中的低静态电流有关。
根据权利要求15所述的本发明实施例,当第二电压电平完成从比参考电压电平更高的电压电平到参考电压电平的移位时,将第一输出节点至少部分地放电。此放电借助于连接在第一输出节点和第二导线之间的第四开关元件。
优选地与第三开关元件并联布置的第四开关元件允许对第一输出节点的较快的放电。因此,由于第一输出节点处的输出信号能更快地跟随输入信号的变化,所以第二电压电平的关断检测更快和更可靠。因此,关断检测既更快又更可靠。
应指出,参照电路布置说明了本发明的一些实施例,并且参照用于检测关断状况的方法说明了本发明的其它实施例。然而,本领域技术人员从上述和下述说明中可以得到,除非有其它说明,否则属于权利要求类型的特征的任何组合以及方法权利要求的特征和电路权利要求的特征之间任何组合也是可能的,并且由本申请公开。
根据下面要说明的实施例的示例,本发明的上述的方面和其他方面是显而易见的,并且将参考实施例的示例进行解释。下面参照并不限制本发明的实施例的示例详细说明本发明。
附图说明
图1示出了适于检测第二供电电压Vcc的关断状况的扩展的电平移动器;
图2示出了包括电流限制开关元件的电流镜,电流镜适于与图1所示的扩展的电平移动器相组合,以构造更可靠的用于检测关断状况的电路;
图3示出了改进的关断检测电路布置的电路图;
图4示出了描述当电压电平Vcc逐步变化时图3所示的输出的时间行为的图。
图中的说明是示意性的。应指出在不同图中,类似或相同的元件采用相同的附图标记或仅与在第一位与相应的附图标记不同的附图标记。
具体实施方式
图1示出了根据本发明实施例的关断检测电路布置100。电路布置100的设置是基于所谓的常规电平移动器的。电路100包括连接到提供第一供电电压Vdd的电压供电源(未示出)的第一导线110。电路100还包括连接到地GND的第二导线120。
在第一导线110和第二导线120之间形成三个支路:左支路131、右支路132和中间支路133。左支路131包括彼此串联布置的pmos开关MP1和nmos开关MN1。在所述两个开关MP1和MN1之间形成第一输出节点A。右支路132包括彼此串联布置的pmos开关MP2和nmos开关MN2。在所述两个开关MP2和MN2之间形成第二输出节点B。
两个pmos开关MP1和MP2的源极接触分别都连接到第一导线110。如图1所示,两个pmos开关MP1和MP2的栅极接触和漏极接触以交叉方式彼此连接。因此,MP1的栅极与第二输出节点B连接,而MP2的栅极与第一输出节点A连接。
中间支路133包括pmos开关MP3和nmos开关MN3。在所述两个开关MP3和MN3之间形成节点C。由于所述两个开关MP3和MN3有效地形成反相器部分,所述反相器部分包括MN3的栅极作为输入并且以节点C作为输出,所以将所述节点C表示为反相器部分的第二输出节点。由MP3和MN3形成的反相器将在下面说明。
MN3和MN2的栅极都连接到输入节点1,所述输入节点1本身连接到提供第二供电电压Vcc的电压供电源(未示出)。MP3的栅极分别连接到第一输出节点A和MP2的栅极。
为了检测提供Vcc的电压供电源的电能状况,将Vcc施加到电路100的输入节点I。从下面的说明可看出:第一输出节点A和第二输出节点B的电压电平分别指示Vcc的电能状况。因此,为了理解电路100的关断检测方法,必须清楚当来回切换(toggle)Vcc时发生的情况。
在此处,数字电子理论中的pmos和nmos开关的典型行为以简化的方式简单概括如下:当低电压状态施加到pmos开关的栅极时,pmos开关导通,当高电压状态施加到pmos的栅极时,pmos开关截止。相应地,当低电压状态施加到nmos器件的栅极时,nmos开关截止,当高电压状态施加到nmos器件的栅极时,nmos开关导通。
如果供应Vcc的电压源在工作,即,电压电平Vcc远高于地,则两个nmos开关MN2和MN3将处于导通状态。因此,第二输出节点B和反相器部分输出节点C被下拉至地电平GND。节点C的低状态引起对第一输出节点A的充电,直至节点A位于电压电平Vdd为止。pmos开关MP1和MP2的交叉连接配置确保第二输出节点B的电压电平始终是第一输出节点A的电压电平的反转电压电平。因此,当Vcc远高于地GND时,第二输出节点B的电压电平为低。这认可了节点B的低状态,由于MN2的导通状态,节点B已被定义为低。因此,所述的MP1和MP2的交叉连接使输出状态得到更加确定的定义。
如果供应Vcc的电压源出现故障,例如,电压电平Vcc下降到对应于地GND的电压电平,则nmos开关MN2和MN3截止,从而允许节点B和节点C上升到Vdd。这会引起nmos器件MN1导通,从而引起第一输出节点A下降到零伏特,使得节点A位于地电平GND。
在电路布置100中,pmos器件MP3和nmos器件MN3代表反相器。由此,节点I为反相器输入,而节点C为反相器输出。
如果Vcc远高于地电平GND,MN2将导通,使得节点B处在低电压状态。这引起pmos器件MP1导通,使得节点A位于Vdd。此外,节点A连接到pmos开关MP3的栅极。因此,MP3将截止。而且,由于Vcc远高于地电平GND,MN3导通。由于MP3截止和MN3导通,节点C的电压电平为低。
另一方面,如果Vcc位于地电平GND,MN2将截止,使得节点B处于高电压状态。这引起pmos器件MP1截止,使得节点A位于地电平GND。节点A连接到pmos开关MP3的栅极。因此,MP3导通。另外,由于Vcc位于地电平GND,MN3截止。由于MP3导通和MN3截止,节点C的电压电平为高。
从上面给出的包括在电路100中的pmos和nmos的开关状态的说明中可看出,在每个支路131、132和133中始终有至少一个截止的开关。此规则的应用与提供Vcc的电压供电源的电能状况无关。由此,电路100仅允许非常小的静态电流从第一导线110流向第二导线120。这具有的优点在于,关断检测电路的整体功耗非常低。因此,能在各种不同应用中实施电路100,由于能可靠地检测提供Vcc的电压供电源的故障,所以相应的电子设备变得更可靠和更不易出现错误。
图2示出了表示修改的电流镜部分的电路202。如在对图3中说明的进一步改进的关断检测电路304的下面描述中所示,电流镜部分202对于构造这种改进的电路304是有用的。
电路镜部分202包括连接到提供第一供电电压Vdd的电压供电源(未示出)的第一导线210。电路202还包括连接到地GND的第二导线220。
在第一导线210和第二导线220之间形成两个支路:第一支路250和第二支路260。第一支路250包括彼此串联布置的pmos开关MP5和nmos开关MN5。在所述两个开关MP5和MN5之间形成第二电流镜节点D。第二支路260包括三个pmos开关MP61、MP62及MP63和一个nmos开关MN6。器件MP61、MP62、MP63和MN6串联布置。在两个开关MP63和MN6之间形成第一电流镜节点E。
MP62的栅极连接到节点D。MN5的栅极连接到节点E。MP63和MN6的栅极都连接到Vcc。
如图2所示,MP5的源极和MP61的源极都连接到Vdd。进一步,MP5的栅极、MP61的栅极和MP61的漏极彼此连接。因此,包括两个pmos器件的电流镜部分22的上部表示简单电流镜,该简单电流镜是通过讲授电子理论技术的普通教科书而众所周知的。由于采用MOSFET器件,流经开关MP5、MN5、MP61、MP62、MP63和MN6的栅极的电流可忽略,所以电流镜确保流经第一支路250的电流具有与流经第二支路260的电流精确相同的安培数。由此,流经第二支路260的电流用作参考电流。
然而,电路202不仅表示电流镜。电路也表示反相器。由此,提供至MP63和MN6的栅极的Vcc是输入,而节点E是输出。如果Vcc远高于地电平GND,MN6将导通,而MP63将截止。因此,节点E位于地电平GND。如果Vcc位于地电平GND,MN6将截止,而MP63将导通。在这种情况下,节点E将位于高电压电平。
为了保证流经支路250和260的小静态电流,提供电流限制。电流限制能从下面描述中理解,其中假设Vdd等于大约3.6伏特,而Vcc等于大约1.1伏特。
如果Vcc存在于MN6的栅极处,nmos开关MN6导通,导致节点E位于地电平GND。这使MN5截止。因此,由于节点E和地GND之间无电压差,所以无电流流经两个支路250和260中任何一个。这意味着,除了由半导体器件MP61和MP62引起的电压降落之外,位于MP62和MP63之间的节点X几乎处于3.6伏特的电压电平。
然而,由于Vcc太小而无法完全截止MP63,所以MP3至少部分地导通。这引起电流流经第二支路260到地GND(MN6仍然导通)。将该电流镜像到第一支路250。由于E仍然位于GND,MN5也截止。这导致对节点D充电,使得节点D的电压电平上升。节点D的电压电平上升使MP62至少部分地截止,从而流经支路260的电流减小。在建立了静态电流状况之后,pmos开关MP62代表电流限制器。因此,流经支路250和260的静态电流显著地减小。
图3示出了改进的关断检测电路布置304,它包括图1所示的关断检测电路布置100和图2所示的电流镜部分202。虽然以分离的导线示出,但是电路304包括为电路202和100提供第一供电电压Vdd的公共第一导线310。此外,电路304包括提供公共地GND的第二导线320。
应指出,对各种MOSFET器件和各种节点的指示分别对应于对图1和2所示的MOSFET器件和节点的指示。
电路布置304还包括用于将第二供电电压Vcc分别施加到MP63、MN6、MN3和MN2的栅极的公共节点I。由于由电路布置304执行第二供电电压Vcc的关断检测,所以分离地示出的节点I代表至关断检测电路304的公共输入。
该改进的关断检测电路304还包括布置在两个电路202和100之间的nmos开关器件MN4。由此,MN4的漏极接触连接到图1所示的第一输出节点A,MN4的栅极连接到图2所示的第一电路镜节点E,并且MN4的源极连接到地GND。下面将说明nmos开关MN4的影响。
为了检测Vcc的电能状况,该电路包括与MP2的栅极、MP3的栅极、第一输出节点A和MN4的漏极的输出OUT。如已在电路100(图1所示)的说明中解释的那样,如果第二供电电压远高于GND,则节点A和输出OUT处的电压电平分别为Vdd。相反,如果Vcc位于地电平GND,则节点A和输出OUT将分别位于GND电平。
在此段中,将解释开关器件MN4的影响:当Vcc完成从远高于地电平GND(例如,Vcc=1,1v)的电压电平下降到地电平GND的突然移动时,nmos开关MN3和MN2都将截止。因此,可以不对节点B和节点C放电。然而,如电路202(图2所示)的说明中所解释,如果Vcc下降到地电平GND,MN6将截止,而MP63将导通。在这种情况下,节点E将位于高电压电平。因此,nmos器件NM4将导通,使得对第一输出节点A和输出OUT放电,从而相应的电压电平降低。除此之外,如果节点A的电压降低到由MP3和MN4形成的反相器的开关电压之下,使得pmos开关MP3导通,则节点C将被充电到Vdd。这引起MN1逾越(pass over)进入导通状态,从而加速第一输出节点A的放电。
因此,由电流镜部分202的节点E驱动并且与电路100的nmos开关MN1并联布置的nmos器件MN4允许了在Vcc突然关断的情况下实现对第一输出节点A的更快放电。这具有的优点在于,该改进的关断检测电路304的关断检测与关断检测电路100相比甚至更快和更可靠。
该改进的关断检测电路304具有的优点在于,在五个支路331、332、333、350和360的每个中始终有至少一个开关器件截止,这与Vcc的存在无关。因此,从第一导线310流向第二导线的静态电流非常低。这种行为已经通过直流电流(DC)仿真得到验证。该仿真应用于MOSFET器件,所述MOSFET器件是通过所谓的350nm扩散工艺生产,其中,形成长度为350nm的栅极。表1示出了已针对Vcc和Vdd的不同组合而执行的这些模拟的结果。
表1:根据不同供电电压Vdd和Vcc的改进关断检测电路304的DC仿真
由此,I(Vdd)表示从Vdd引出的电流,以10-9安培(nA)为单位。I(Vcc)表示从Vcc引出的电流,也以nA为单位。能看出,在任何情况下,I(Vcc)都低于1nA。已发现I(Vcc)在10-15安培(fA)的范围内。此低静态电流I(Vcc)的原因在于,第二供电电压Vcc仅连接到nmos和pmos器件的栅极,所述栅极是分别与这些器件的源极和漏极接触电绝缘的。
图4示出了当输入信号Vcc斜坡上升和下降时输出OUT的瞬态模拟的结果。不同的电压电平相对于时间而绘制。电压轴的刻度单位是伏特(V)。时间轴的刻度单位为10-6秒(μs)。描述了两个不同的状况:虚线表示当第一供电电压电平Vdd等于3.6V并且Vcc在0V和1.1V之间突变时输出OUT的行为。实线表示当Vdd等于1.1V并且Vcc在0V和3.1V之间突变时的OUT信号。
从描述的瞬态可看出,如果Vcc斜坡上升时,输出OUT也斜坡上升。如果Vcc被移除,输入OUT也进入到低电压电平状态。输出OUT的电压电平决不会超过第一供电电压Vdd的电压电平。甚至当Vcc斜坡上升到比Vdd高的电压电平(参见虚线)时,这仍然成立。
应指出,如果第二供电电压电平Vcc逾越到地电平GND,则该改进的关断检测电路304能够使所有输出,特别是输出OUT,进入高阻抗模式。
该改进的关断检测电路304一般可应用在任何具有提供不同供电电压Vdd和Vcc的两个供电电压源的电子设备中,在这些电子设备中,由于这些供电电压的存在而需要某种措施。
应指出,本发明不限于图中所示的示例。特别是,本领域的技术人员清楚本发明也可使用类似普通晶体管或其他类型场效应晶体管(FET)的其它开关来实现,比如结型FET。也应清楚,当在图1、图2和图3所示的电路100、202和304中以nmos器件代替pmos器件时,也能实现本发明,反之亦可。
应进一步指出,术语“包括”不排除其它元件或步骤,“一”不排除多个。也可组合不同实施例中描述的元件。也应指出,权利要求中的附图标记不应视为对权利要求范围的限制。
附图标记说明
100 关断检测电路布置
110 第一导线
120 第二导线
131 左支路
132 右支路
133 中间支路
Vdd 第一供电电压
Vcc 第二供电电压
GND 地
I 输入节点
A 第一输出节点
B 第二输出节点
C 反相器部分输出节点
MP1 pmos开关
MN1 nmos开关
MP2 pmos开关
MN2 nmos开关
MP3 pmos开关
MN3 nmos开关
202 电流镜部分
210 第一导线
220 第二导线
250 第一支路
260 第二支路
Vdd 第一供电电压
Vcc 第二供电电压
GND 地
E 第一电流镜节点
D 第二电流镜节点
X 节点
MP5 pmos开关
MN5 nmos开关
MP61 pmos开关
MP62 pmos开关
MP63 pmos开关
MN6 nmos开关
304 改进的关断检测电路布置
310 第一导线
320 第二导线
331 电路100的左支路
332 电路100的右支路
333 电路100的中间支路
350 第一支路
360 第二支路
Vdd 第一供电电压
Vcc 第二供电电压
GND 地
I 输入节点
A 第一输出节点
OUT 输出
B 第二输出节点
C 反相器部分输出节点
E 第一电流镜节点
D 第二电流镜节点
MP1 pmos开关
MN1 nmos开关
MP2 pmos开关
MN2 n-CMOS开关
MP3 pmos开关
MN3 nmos开关
MN4 nmos开关
MP5 pmos开关
MN5 nmos开关
MP61 pmos开关
MP62 pmos开关
MP63 pmos开关
MN6 nmos开关
Claims (15)
1、一种用于检测第二电压电平(Vcc)的关断状况的电路布置,所述电路布置包括:
第一导线(110),适于连接到第一电压电平(Vdd);
第二导线(120),适于连接到参考电压电平(GND);
输入节点(I),适于连接到第二电压电平(Vcc);
第一输出节点(A)和第二输出节点(B),在所述电路布置中互连,从而
- 当第二电压电平(Vcc)比参考电压电平(GND)高时,第一输出节点(A)位于第一电压电平(Vdd),并且第二输出节点(B)位于参考电压电平(GND),以及
- 当第二电压电平(Vcc)等于参考电压电平(GND)时,第一输出节点(A)位于参考电压电平(GND),并且第二输出节点(B)位于第一电压电平(Vdd);以及
反相器部分,被布置在第一导线(110)和第二导线(120)之间;
其中,输入节点(I)表示反相器部分输入,并且
反相器部分输出节点(C)形成为表示反相器部分输出。
2、根据权利要求1所述的电路布置,其中参考电压电平位于地电平(GND)。
3、根据权利要求1所述的电路布置,其中第二电压电平(Vcc)比第一电压电平(Vdd)低。
4、根据权利要求1所述的电路布置,还包括:
两个第一开关元件(MP1,MN1),被串联布置在第一导线(110)和第二导线(120)之间,
由此第一输出节点(A)形成在所述两个第一开关元件(MP1,MN1)之间,并且
反相器部分输出节点(C)与所述两个第一开关元件(MP1,MN1)中的一个开关元件(MN1)连接,所述一个开关元件(MN1)被布置在第一输出节点(A)和第二导线(120)之间。
5、根据权利要求1所述的电路布置,还包括:
两个第二开关元件(MP2,MN2),被串联布置在第一导线(110)和第二导线(120)之间,
由此第二输出节点(B)形成在所述两个第二开关元件(MP2,MN2)之间。
6、根据权利要求1所述的电路布置,其中反相器部分包括:
两个第三开关元件(MP3,MN3),被串联布置在第一导线(110)和第二导线(120)之间,
由此反相器部分输出节点(C)形成在所述两个第三开关元件(MP3,MN3)之间。
7、根据权利要求1所述的电路布置,还包括:
第四开关元件(MN4),被连接在第一输出节点(A)和第二导线(320)之间,从而当第二电压电平(Vcc)完成从比参考电压电平(GND)高的电压电平到参考电压电平(GND)的移动时,能够将第一输出节点(A)至少部分地放电。
8、根据权利要求7所述的电路布置,还包括:
电流镜部分(300),其中,电流镜部分(300)的第一电流镜节点(E)与第四开关元件(MN4)连接。
9、根据权利要求8所述的电路布置,其中
电流镜部分(220)包括第一支路(250)和第二支路(260),由此两个支路(250,260)被布置在第一导线(210)和第二导线(220)之间。
10、根据权利要求9所述的电路布置,其中
两个第五开关元件(MP5,MN5)被串联布置在第一支路(250)中;以及
第二电路镜节点(D)形成在所述两个第五开关元件(MP5,MN5)之间。
11、根据权利要求9所述的电路布置,其中
至少两个第六开关元件(MP61,MN6)被串联布置在第二支路(260)中;以及
第一电流镜节点(E)形成在所述两个第六开关元件(MP61,MN6)之间。
12、根据权利要求11所述的电路配置,其中
四个第六开关元件(MP61,MP62,MP63,MN6)被布置在第二支路(260)中;
由此,所述四个第六开关元件(MP61,MP62,MP63,MN6)中的三个第六开关元件(MP61,MP62,MP63)被串联布置在第一导线(210)和第一电流镜节点(E)之间,并且
所述四个第六开关元件(MP61,MP62,MP63,MN6)中的一个第六开关元件(MN6)被布置在第一电流镜节点(E)和第二导线(210)之间。
13、根据权利要求12所述的电路布置,其中
都直接连接到第一电流镜节点(E)的两个第六开关元件(MP63,MN6)由第二电压电平(Vcc)控制。
14、一种使用根据权利要求1至13中任一项所述的电路布置检测第二电压电平(Vcc)的关断状况的方法,所述方法包括步骤:
当第二电压电平(Vcc)完成从比参考电压电平高的电压电平到参考电压电平的移动时,
- 将第一输出节点(A)的电压电平从第一电压电平(Vdd)改变到参考电压电平(GND),并且
- 将第二输出节点(B)的电压电平从参考电压电平(GND)改变到第一电压电平(Vdd);以及
当第二电压电平(Vcc)完成从参考电压电平到比参考电压电平高的电压电平的移动时,
- 将第一输出节点(A)的电压电平从参考电压电平(GND)改变到第一电压电平(Vdd),并且
- 将第二输出节点(B)的电压电平从第一电压电平(Vdd)改变到参考电压电平(GND)。
15、根据权利要求14所述的方法,其中
当第二电压电平(Vcc)完成从比参考电压电平(GND)高的电压电平到参考电压电平(GND)的移动时,通过连接在第一输出节点(A)和第二导线(320)之间的第四开关元件(MN4),将第一输出节点(A)至少部分地放电。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06101485.8 | 2006-02-09 | ||
| EP06101485 | 2006-02-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101379406A true CN101379406A (zh) | 2009-03-04 |
Family
ID=38345527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007800049181A Pending CN101379406A (zh) | 2006-02-09 | 2007-02-05 | 用于检测电压供电源关断状况的电路布置和方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090002034A1 (zh) |
| JP (1) | JP2009526461A (zh) |
| CN (1) | CN101379406A (zh) |
| WO (1) | WO2007091211A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101762740B (zh) * | 2009-12-31 | 2011-08-31 | 上海贝岭股份有限公司 | 一种过压比较电路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8063674B2 (en) | 2009-02-04 | 2011-11-22 | Qualcomm Incorporated | Multiple supply-voltage power-up/down detectors |
| US8428740B2 (en) | 2010-08-06 | 2013-04-23 | Nano-Retina, Inc. | Retinal prosthesis techniques |
| US8150526B2 (en) | 2009-02-09 | 2012-04-03 | Nano-Retina, Inc. | Retinal prosthesis |
| US8718784B2 (en) | 2010-01-14 | 2014-05-06 | Nano-Retina, Inc. | Penetrating electrodes for retinal stimulation |
| US8706243B2 (en) | 2009-02-09 | 2014-04-22 | Rainbow Medical Ltd. | Retinal prosthesis techniques |
| US8442641B2 (en) | 2010-08-06 | 2013-05-14 | Nano-Retina, Inc. | Retinal prosthesis techniques |
| US8571669B2 (en) | 2011-02-24 | 2013-10-29 | Nano-Retina, Inc. | Retinal prosthesis with efficient processing circuits |
| TWI477788B (zh) * | 2012-04-10 | 2015-03-21 | Realtek Semiconductor Corp | 偵測發光二極體短路的方法及其裝置 |
| US10121533B2 (en) | 2012-11-21 | 2018-11-06 | Nano-Retina, Inc. | Techniques for data retention in memory cells during power interruption |
| US9720477B2 (en) | 2012-11-21 | 2017-08-01 | Nano-Retina, Inc. | Weak power supply operation and control |
| US9370417B2 (en) | 2013-03-14 | 2016-06-21 | Nano-Retina, Inc. | Foveated retinal prosthesis |
| US9474902B2 (en) | 2013-12-31 | 2016-10-25 | Nano Retina Ltd. | Wearable apparatus for delivery of power to a retinal prosthesis |
| US9331791B2 (en) | 2014-01-21 | 2016-05-03 | Nano Retina Ltd. | Transfer of power and data |
| JP6499136B2 (ja) * | 2016-09-29 | 2019-04-10 | 本田技研工業株式会社 | 鞍乗り型車両 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532436A (en) * | 1983-09-30 | 1985-07-30 | Rca Corporation | Fast switching circuit |
| EP0961289B1 (en) * | 1991-12-09 | 2002-10-02 | Fujitsu Limited | Flash memory with improved erasability and its circuitry |
| JP3037031B2 (ja) * | 1993-08-02 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | パワーオン信号発生回路 |
| US5781026A (en) * | 1996-03-28 | 1998-07-14 | Industrial Technology Research Institute | CMOS level shifter with steady-state and transient drivers |
| JP3031293B2 (ja) * | 1997-06-02 | 2000-04-10 | 日本電気株式会社 | パワーオンリセット回路 |
| US6085327A (en) * | 1998-04-10 | 2000-07-04 | Tritech Microelectronics, Ltd. | Area-efficient integrated self-timing power start-up reset circuit with delay of the start-up reset until the system clock is stabilized |
| KR100296911B1 (ko) * | 1998-10-28 | 2001-08-07 | 박종섭 | 전류 방향 감지 증폭기 |
| TW483245B (en) * | 2000-09-15 | 2002-04-11 | Winbond Electronics Corp | Insulator for multi-power system |
| KR100521370B1 (ko) * | 2003-01-13 | 2005-10-12 | 삼성전자주식회사 | 파워 검출부를 구비하여 누설 전류 경로를 차단하는 레벨쉬프터 |
| JP2004260242A (ja) * | 2003-02-24 | 2004-09-16 | Toshiba Corp | 電圧レベルシフタ |
| KR100476725B1 (ko) * | 2003-08-01 | 2005-03-16 | 삼성전자주식회사 | 바닥 레벨의 저전압원 감지 기능을 가지는 레벨 쉬프터 및레벨 쉬프팅 방법 |
| JP4421365B2 (ja) * | 2004-04-21 | 2010-02-24 | 富士通マイクロエレクトロニクス株式会社 | レベル変換回路 |
| US7205820B1 (en) * | 2004-07-08 | 2007-04-17 | Pmc-Sierra, Inc. | Systems and methods for translation of signal levels across voltage domains |
-
2007
- 2007-02-05 US US12/162,839 patent/US20090002034A1/en not_active Abandoned
- 2007-02-05 WO PCT/IB2007/050383 patent/WO2007091211A2/en not_active Ceased
- 2007-02-05 JP JP2008553871A patent/JP2009526461A/ja not_active Withdrawn
- 2007-02-05 CN CNA2007800049181A patent/CN101379406A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101762740B (zh) * | 2009-12-31 | 2011-08-31 | 上海贝岭股份有限公司 | 一种过压比较电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009526461A (ja) | 2009-07-16 |
| WO2007091211A2 (en) | 2007-08-16 |
| WO2007091211A3 (en) | 2008-01-03 |
| US20090002034A1 (en) | 2009-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101379406A (zh) | 用于检测电压供电源关断状况的电路布置和方法 | |
| KR102380611B1 (ko) | 트랜지스터 파워 스위치를 위한 전류 감지 및 제어 | |
| US7671656B2 (en) | Level converting circuit | |
| US7034573B1 (en) | Level shifter without DC current flow | |
| CN105337606B (zh) | 支持压力测试的具有栅极钳位的驱动器电路 | |
| US8129862B2 (en) | Scalable highest available voltage selector circuit | |
| CN110071715B (zh) | 使用低压器件的高量程正电压电平移位器 | |
| CN107810421B (zh) | 电压监测器 | |
| TWI415388B (zh) | 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路 | |
| KR20190067099A (ko) | 충방전 제어 장치, 및 배터리 장치 | |
| US8228111B2 (en) | Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation | |
| CN107534441A (zh) | 电平移位器 | |
| CN114624485A (zh) | 应用于高压模拟集成电路的低压熔丝修调电路 | |
| JP2005260587A (ja) | 半導体集積回路装置の入出力回路 | |
| JP2017147560A (ja) | レベルシフト回路 | |
| JP3540401B2 (ja) | レベルシフト回路 | |
| KR20070066919A (ko) | 전압 선택 회로 | |
| JP7276749B2 (ja) | 入力回路 | |
| TWI630403B (zh) | 核心電源偵測電路以及輸入/輸出控制系統 | |
| EP3193231B1 (en) | Reference voltage generator and related method | |
| JP4989901B2 (ja) | 半導体装置及びオン抵抗測定方法 | |
| KR101311358B1 (ko) | 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로 | |
| JP2005516443A (ja) | 電圧制限半導体パスゲート回路 | |
| JP2009017276A (ja) | 半導体装置 | |
| JP2017147561A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090304 |