[go: up one dir, main page]

CN101339905A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101339905A
CN101339905A CN200810130433.3A CN200810130433A CN101339905A CN 101339905 A CN101339905 A CN 101339905A CN 200810130433 A CN200810130433 A CN 200810130433A CN 101339905 A CN101339905 A CN 101339905A
Authority
CN
China
Prior art keywords
semiconductor film
film
microcrystalline semiconductor
gas
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810130433.3A
Other languages
English (en)
Other versions
CN101339905B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101339905A publication Critical patent/CN101339905A/zh
Application granted granted Critical
Publication of CN101339905B publication Critical patent/CN101339905B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing

Landscapes

  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体装置的制造方法，它至少包括如下工序：在衬底上形成栅极绝缘膜，在所述栅极绝缘膜上形成微晶半导体膜，以及在所述微晶半导体膜上形成非晶半导体膜。通过在对所述栅极绝缘膜的表面使氢等离子体起作用时引入氢化硅气体或卤化硅气体，在所述栅极绝缘膜上生成结晶核，并且通过增加使所述氢化硅气体或所述卤化硅气体的流量，而形成所述微晶半导体膜。

Description

半导体装置的制造方法
技术领域
本发明涉及至少对像素部使用薄膜晶体管的显示装置。
背景技术
近年来，通过使用形成于具有绝缘表面的衬底上的半导体薄膜(厚度大约为几nm至几百nm)来构成薄膜晶体管的技术正受到关注。薄膜晶体管在如IC和电光学装置的电子装置等中获得了广泛应用，特别地，正在加快开发作为图像显示装置的开关元件的薄膜晶体管。
使用非晶半导体膜的薄膜晶体管、使用多晶半导体膜的薄膜晶体管等用作图像显示装置的开关元件。作为多晶半导体膜的形成方法，已知如下技术：通过光学系统将脉冲振荡的受激准分子激光束加工为线状，并且对非晶硅膜扫描线状激光束来进行照射，由此实现晶化。
另外，使用微晶半导体膜的薄膜晶体管用作图像显示装置的开关元件(专利文件1以及专利文件2)。
[专利文件1]日本专利申请公开Hei 4-242724号公报
[专利文件2]日本专利申请公开2005-49832号公报
使用多晶半导体膜的薄膜晶体管具有如下优点：与使用非晶半导体膜的薄膜晶体管相比，其迁移度高2位数以上；可以在同一个衬底上集成地形成显示装置的像素部和外围驱动电路。然而，与使用非晶半导体膜时相比，由于半导体膜的结晶化而使其工序复杂化，所以有成品率降低和成本增大的缺点。
发明内容
鉴于上述问题，本发明的目的在于提供批量生产性高地制造具有电特性高且可靠性优越的薄膜晶体管的显示装置的方法。
对于具有微晶半导体膜用作沟道形成区域的沟道蚀刻结构的反交错薄膜晶体管的显示装置，在该反交错薄膜晶体管中，在栅电极上形成栅极绝缘膜；在栅极绝缘膜上形成用作沟道形成区域的微晶半导体膜(也称为半非晶半导体膜)；在微晶半导体膜上形成缓冲层；在缓冲层上形成一对源区域及漏区域；形成接触于源区域及漏区域的一对源电极及漏电极。在本发明的上述结构中，使氢等离子体作用到形成微晶半导体膜的栅极绝缘膜表面。
当在使氢等离子体起作用之后(在使氢等离子体起作用的同时)在栅极绝缘膜上形成微晶半导体膜时，可以在栅极绝缘膜表面生成微晶核，而促进结晶成长。
通过在形成微晶半导体膜的包含氢及硅气体(silicon gas)(氢化硅气体或卤化硅气体)的成膜气体中，使对于硅气体流量的氢流量比变大，可以进行对栅极绝缘膜表面的氢等离子体处理。随着进行成膜，以使对于硅气体流量的氢流量比变小的方式使硅气体的流量增加，且与此相反使氢的流量减少而形成微晶半导体膜。例如，开始成膜时氢的流量∶硅气体的流量设定为1000∶1左右，以在结束成膜时其对比变为50∶1左右的方式，逐渐地使硅气体的流量增加，且与此相反使氢的流量减少而形成微晶半导体膜即可。氢及硅气体的流量的控制既可以采用每一定时间变化的阶段式，又可以采用连续式。也可以设置刚开始成膜之后不供给硅气体作为成膜气体，只供给氢而进行氢等离子体处理的时间。
在上述结构中，通过进一步控制氢及硅气体的流量，减少氢且增加硅气体而使对于硅气体流量的氢流量比变小，可以在微晶半导体膜上连续地形成缓冲层。因此，可以在该微晶半导体膜上形成缓冲层，而不使微晶半导体膜的表面接触于大气，而。也可以将对于硅气体流量的氢流量比设定为1以下而使氢的流量进一步减少，以只使用硅气体形成缓冲层。
另外，也可以分割氢等离子体处理和微晶半导体膜的形成工序，对栅极绝缘膜表面进行氢等离子体处理，在进行了氢等离子体处理的栅极绝缘膜上使用成膜气体形成微晶半导体膜。在此情况下，不必要进行在成膜气体中的氢及硅气体的流量的控制。
形成栅极绝缘膜、微晶半导体膜、缓冲层、形成源区域及漏区域的添加有赋予一导电型的杂质的半导体膜的反应室既可以使用同一个反应室，又可以根据膜的种类分别使用不同的反应室。
在搬入衬底进行成膜之前，反应室优选进行清洗处理、吹洗(冲洗)处理(以氢用作吹洗材料的氢吹洗、以硅烷(硅烷气体)用作吹洗材料的硅烷吹洗等)、或以保护膜涂层每个反应室的内壁的处理(也称为预涂(precoat)处理)。预涂处理是通过对反应室内流入成膜气体进行等离子体处理，预先由成膜的膜构成的薄保护膜覆盖反应室内侧的处理。通过吹洗处理、预涂处理，可以防止反应室内的氧、氮、氟等杂质污染成膜的膜。
可以采用非晶半导体膜作为缓冲层。再者，优选采用包含氮、氢、卤素的任何一种以上的非晶半导体膜。通过使非晶半导体膜包含氮、氢、卤素的任何一种，可以减少包含在微晶半导体膜中的结晶的氧化。与能隙为Eg＝1.1至1.5eV的微晶半导体膜相比，缓冲层的能隙大，为Eg＝1.6至1.8eV，并且其迁移率小。缓冲层的迁移率典型为微晶半导体膜的1/5至1/10。因此，沟道形成区域是微晶半导体膜，缓冲层是高电阻区域。注意，包含在缓冲层及微晶半导体膜中的碳、氮、氧的浓度分别为3×1019cm-3以下，优选为5×1018cm-3以下。缓冲层的膜厚度为2nm至50nm(优选为10nm至30nm)即可。
缓冲层通过等离子体CVD法、溅射法等形成。另外，形成非晶半导体膜之后，可以通过使用氮等离子体、氢等离子体、或者卤素等离子体处理非晶半导体膜的表面，来使非晶半导体膜的表面氮化、氢化、或卤化。
通过将缓冲层设置在微晶半导体膜的表面，可以减少包含在微晶半导体膜中的晶粒的氧化，因此可以减少薄膜晶体管的电特性的劣化。
与多晶半导体膜不同，微晶半导体膜可以直接形成在衬底上。具体而言，可以将氢化硅作为原料气体并使用频率为1GHz以上的微波等离子体CVD装置来形成。通过上述方法制造的微晶半导体膜还包括在非晶半导体中含有0.5nm至20nm的晶粒的微晶半导体膜。因此，与使用多晶半导体膜的情况不同，不需要在形成半导体膜之后进行晶化工序。可以缩减制造薄膜晶体管时的工序数，并且还可以提高显示装置的成品率并抑制成本。此外，使用频率为1GHz以上的微波的等离子体具有高电子密度，从而容易离解原料气体的氢化硅。因此，与频率为几十MHz至几百MHz的微波等离子体CVD法相比，可以容易制造微晶半导体膜，并可以提高成膜速度。因而，可以提高显示装置的量产性。
此外，使用微晶半导体膜制造薄膜晶体管(TFT)，并且将该薄膜晶体管使用于像素部、驱动电路来制造显示装置。使用微晶半导体膜的薄膜晶体管的迁移率为1cm2/V·sec至20cm2/V·sec，是使用非晶半导体膜的薄膜晶体管的2倍至20倍。因此可以将驱动电路的一部分或整体集成地形成于与像素部相同的衬底上，来形成系统型面板(system on panel)。
本发明的显示装置的制造方法之一是具有以微晶半导体膜为沟道形成区域的底栅型薄膜晶体管的显示装置的制造方法，包括如下工序：使氢等离子体进行作用于栅极绝缘膜表面时引入氢化硅气体或卤化硅气体，在栅极绝缘膜表面生成结晶核，并使氢化硅气体或卤化硅气体的流量适时增加以形成微晶半导体膜；在该微晶半导体膜上淀积非晶半导体膜作为缓冲层，而不使微晶半导体膜的成长表面接触于大气。
本发明的显示装置的制造方法之一是具有以微晶半导体膜为沟道形成区域的底栅型薄膜晶体管的显示装置的制造方法，包括如下工序：使氢等离子体进行作用于栅极绝缘膜表面；引入氢化硅气体或卤化硅气体，在使氢等离子体起作用了的栅极绝缘膜表面生成结晶核，而形成微晶半导体膜；在该微晶半导体膜上淀积非晶半导体膜作为缓冲层，而不使微晶半导体膜的成长表面接触于大气。
另外，显示装置包括显示元件。作为显示元件可以使用液晶显示元件、发光元件。发光元件其范畴内包括由电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence)、有机EL、或使用于FED(Field EmissionDisplay，即场致发射显示器)的电子源元件(electron source element)(电子发射元件)等。另外，可以使用由于电性作用改变对比度的显示媒质如电子墨。
另外，显示装置包括显示元件被密封的状态的面板、以及将包括控制器的IC等按装在所述面板上的状态的模块。而且本发明涉及相当于在制造该显示装置的工序中完成显示元件之前的一个结构的元件衬底，该元件衬底在多个像素中分别具备对显示元件供给电流的单元。具体而言，元件衬底既可以是仅形成有显示元件的像素电极的状态，又可以是在形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，无论是任何状态都可以。
注意，本说明书中的显示装置是指图像显示装置、显示装置、或光源(包括照明装置)。显示装置还包括安装有连接器诸如FPC(柔性印刷电路)、TAB(载带自动键合)带或TCP(带载封装)的模块；印刷线路板设置到TAB带或TCP端部的模块；IC(集成电路)通过COG(玻璃上芯片)方式直接安装在显示元件的模块。
根据本发明，可以制造具有电特性高且可靠性优越的薄膜晶体管的显示装置。
附图说明
图1A至1E是说明本发明的显示装置的制造方法的图；
图2A至2D是说明本发明的显示装置的制造方法的图；
图3A和3B是说明本发明的显示装置的制造方法的图；
图4A至4D是说明本发明的显示装置的制造方法的图；
图5A和5B是说明本发明的等离子体CVD装置的平面图；
图6A至6C是说明本发明的半导体装置的制造方法的图；
图7A至7D是表示应用本发明的电子设备的图；
图8是表示应用本发明的电子设备的主要结构的框图；
图9A和9B是说明本发明的显示装置的图；
图10A至10C是说明本发明的显示装置的图；
图11A和11B是说明本发明的显示装置的图；
图12是说明本发明的显示装置的图；
图13是说明本发明的显示装置的图；
图14是说明本发明的显示装置的图；
图15是说明本发明的显示装置的图；
图16是说明本发明的显示装置的图；
图17是说明本发明的显示装置的图；
图18是说明本发明的显示装置的图；
图19是说明本发明的显示装置的图；
图20是说明本发明的显示装置的图；
图21是说明本发明的显示装置的图；
图22是说明本发明的显示装置的图；
图23是说明本发明的显示装置的图；
图24是说明本发明的显示装置的图；
图25是说明本发明的显示装置的图；
图26A和26B是说明本发明的显示装置的图。
具体实施方式
参照附图详细地说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。此外，在以下说明的本发明的结构中，在不同附图之间共同使用表示同一部分或具有同样功能的部分的附图标记而省略其反复说明。
实施方式1
在本实施方式中，对使用于显示装置的薄膜晶体管的制造工序使用图1A至1E、2A至2D、3A和3B、4A至4D进行说明。图1A至1E、2A至2D、3A和3B是表示薄膜晶体管的制造工序的截面图，图4A至4D是在一个像素中的薄膜晶体管及像素电极的连接区域的平面图，而且图1A至1E、2A至2D、3A和3B是表示在图4A至4D中的沿A-B线的薄膜晶体管的制造工序的截面图。
在具有微晶半导体膜的薄膜晶体管中，n型薄膜晶体管的迁移度比p型的高，因此n型薄膜晶体管更适合用于驱动电路，然而在本发明中薄膜晶体管无论是n型还是p型都可以。在使用任一极性的薄膜晶体管的情况下，优选将形成在相同衬底上的所有薄膜晶体管的极性设定为相同，以抑制工序数的增加。在此，使用n沟道型的薄膜晶体管而进行说明。
在衬底50上形成栅电极51(参照图1A及图4A)。衬底50可以使用通过熔化方法或浮发方法(float method)制造的无碱玻璃衬底例如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等、或陶瓷衬底，还可以使用具有可承受本制造工序处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底表面上设置绝缘膜的衬底。衬底50的尺寸可以采用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或者2850mm×3050mm等。
使用钛、钼、铬、钽、钨、铝等金属材料或它们的合金材料来形成栅电极51。可以通过溅射法或真空气相淀积法在衬底50上形成导电膜，通过光刻技术或喷墨法在该导电膜上形成掩模，使用该掩模蚀刻导电膜来形成栅电极51。另外，也可以使用银、金、铜等导电纳米膏通过喷墨法喷射并焙烧来形成栅电极5 1。注意，作为提高栅电极51的紧密性且防止扩散到基底的阻挡层金属，可以在衬底50和栅电极51之间设置上述金属材料的氮化物膜。
注意，在栅电极51上形成半导体膜或布线，因此其端部优选加工为锥形形状，以便防止断开。此外，虽然未图示，但是通过上述工序也可以同时形成连接到栅电极的布线。
其次，在栅电极51上按顺序形成栅极绝缘膜52a、52b、微晶半导体膜53、缓冲层54、以及添加有赋予一导电型的杂质的半导体膜55(参照图1C)。
在本发明中，使氢等离子体60起作用时，在栅极绝缘膜52b的表面形成微晶半导体膜53(参照图1B)。
当在使氢等离子体起作用了的栅极绝缘膜上形成微晶半导体膜时，可以促进微晶的结晶成长。这是因为由于氢等离子体可以通过利用氢使栅极绝缘膜表面终端化且惰性化的缘故。由此可获得的微晶半导体膜的电特性高且可靠性优越。
通过在形成微晶半导体膜53的包含氢及硅气体(氢化硅气体或卤化硅气体)的成膜气体中，使对于硅气体流量的氢流量比变大，可以进行对栅极绝缘膜52b表面的氢等离子体处理。随着进行成膜，以使对于硅气体流量的氢流量比变小的方式使硅气体的流量增加，且与此相反使氢的流量减少而形成微晶半导体膜53。例如，开始成膜时氢的流量∶硅气体的流量设定为1000∶1左右，以在结束成膜时其对比变为50∶1左右的方式，逐渐地使硅气体的流量增加，且与此相反氢的流量减少而形成微晶半导体膜53即可。氢及硅气体的流量的控制既可以采用根据每一定时间变化的阶段式，又可以采用连续式。也可以设置刚开始成膜之后不供给硅气体(就是硅气体的流量为0)作为成膜气体，只供给氢而进行氢等离子体处理的时间。例如，可以使用硅烷作为硅气体。
在本实施方式中，通过进一步控制氢及硅气体的流量，减少氢且增加硅气体而使对于硅气体流量的氢流量比变小，在微晶半导体膜上连续形成缓冲层。也可以通过进一步减少氢的流量而大部分使用硅气体(氢化硅气体或卤化硅气体)进行形成缓冲层的工序。可以在该微晶半导体膜上形成非晶半导体膜作为缓冲层，而不使微晶半导体膜53的成长表面接触于大气。
通过控制微晶半导体膜53的成膜气体中的氢和硅气体的流量比，可以连续进行对栅极绝缘膜52b表面的氢等离子体处理60、微晶半导体膜53的形成、缓冲层54的形成。关于氢和硅气体的流量的控制，例如，开始微晶半导体膜的成膜时将氢的流量∶硅气体的流量设定为1000∶1，逐渐地减少氢的流量且增加硅气体的流量，在结束微晶半导体膜53的成膜时其对比变为50∶1左右即可。
接着，在添加有赋予一导电型的杂质的半导体膜55上形成掩模56。注意，可以至少连续形成栅极绝缘膜52a、52b、微晶半导体膜53及缓冲层54。进而，也可以连续形成栅极绝缘膜52a、52b、微晶半导体膜53、以及缓冲层54、以及添加有赋予一导电型的杂质的半导体膜55。通过在不接触大气的状态下至少连续形成栅极绝缘膜52a、52b、微晶半导体膜53、及缓冲层54，可以形成各个叠层界面而不被大气成分及悬浮在大气中的污染杂质元素污染，因此可以减少薄膜晶体管特性的不均匀。
栅极绝缘膜52a、52b分别可以通过CVD法或溅射法等并使用氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜来形成。在此示出，按顺序层叠氧化硅膜或氧氮化硅膜、和氮化硅膜或氮氧化硅膜来形成栅极绝缘膜52a、52b的方式。另外，栅极绝缘膜还可以不采用两层结构，而采用从衬底一侧按顺序层叠氮化硅膜或氮氧化硅膜、氧化硅膜或氧氮化硅膜、和氮化硅膜或氮氧化硅膜的三层来形成栅极绝缘膜。另外，也可以由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层形成栅极绝缘膜。进而，优选通过使用1GHz的频率的微波等离子体CVD装置形成栅极绝缘膜。使用微波等离子体CVD装置形成的氧氮化硅膜、氮氧化硅膜的耐压性高且可以提高之后所形成的薄膜晶体管的可靠性。
在此，氧氮化硅膜是指具有如下组成的膜：氧的含量比氮的含量多，并且，在55原子％至65原子％的浓度范围内包含氧，在1原子％至20原子％的浓度范围内包含氮，在25原子％至35原子％的浓度范围内包含硅，在0.1原子％至10原子％的浓度范围内包含氢。此外，氮氧化硅膜是指具有如下组成的膜：氮的含量比氧的含量多，并且在15原子％至30原子％的浓度范围内包含氧，在20原子％至35原子％的浓度范围内包含氮，在25原子％至35原子％的浓度范围内包含硅，在15原子％至25原子％的浓度范围内包含氢。
微晶半导体膜53是指包括非晶半导体和结晶结构的半导体(包括单晶、多晶)之间的中间结构的半导体的膜。该半导体为具有在自由能方面上很稳定的第三状态的半导体，并且具有短程有序且具有晶格应变的结晶质的半导体，可以以其粒径为0.5nm至20nm使它分散存在于非单晶半导体中。在微晶半导体的典型例子的微晶硅中，其拉曼光谱转移到比表示单晶硅的521cm-1低的波数一侧。即，微晶硅的拉曼光谱的峰值位于表示单晶硅的521cm-1和表示非晶硅的480cm-1之间的范围内。此外，包含有至少1原子％或更多的氢或卤素，以便终止悬空键。再者，可以通过将氦、氩、氪、氖等的稀有气体元素包含在微晶半导体膜中而进一步促进晶格应变来提高稳定性以获得良好的微晶半导体膜。关于这种微晶半导体膜的记述例如在美国专利文件4,409,134号中公开。
可以通过使用频率为几十MHz至几百MHz的高频等离子体CVD法、或频率为1GHz以上的微波等离子体CVD装置形成该微晶半导体膜。典型地，可以使用氢稀释SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等的氢化硅形成。另外，除了氢化硅及氢之外，还可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素进行稀释，来形成微晶半导体膜。将氢的流量比设定为此时的氢化硅的5倍以上200倍以下，优选设定为50倍以上150倍以下，更优选为100倍。
另外，当未有意添加以控制价电子为目的的杂质元素时，微晶半导体膜呈现较弱的n型导电性，因此对于用作薄膜晶体管的沟道形成区域的微晶半导体膜，在成膜的同时或成膜之后添加赋予p型的杂质元素，来可以控制阈值。作为赋予p型的杂质元素以硼为代表，将B2H6、BF3等杂质气体以1ppm至1000ppm，优选以1ppm至100ppm的比例混入到氢化硅即可。进而，优选地是，将硼的浓度例如设定为1×1014atoms/cm3至6×1016atoms/cm3。
此外，微晶半导体膜的氧浓度为5×1019cm-3以下，优选为1×1019cm-3以下，氮及碳的浓度分别优选为1×1018cm-3以下。通过降低混入到微晶半导体膜中的氧、氮、及碳的浓度，可以防止微晶半导体膜的n型化。
微晶半导体膜53以厚于0nm且50nm以下的厚度，优选厚于0nm且20nm以下的厚度形成。微晶半导体膜53用作后面形成的薄膜晶体管的沟道形成区域。通过将微晶半导体膜53的厚度设定为上述范围内，后面形成的薄膜晶体管成为完全耗尽型。另外，由于微晶半导体膜由微晶构成，因此其电阻比非晶半导体膜低。由此，在使用微晶半导体膜的薄膜晶体管中表示电流电压特性的曲线的上升部分的倾斜急剧，其作为开关元件的响应性优良且可以进行高速工作。此外，通过将微晶半导体膜用于薄膜晶体管的沟道形成区域，可以抑制薄膜晶体管的阈值变动。因此，可以制造电特性的不均匀少的显示装置。
另外，微晶半导体膜的迁移率比非晶半导体膜高。因此，通过使用其沟道形成区域由微晶半导体膜形成的薄膜晶体管作为显示元件的开关，可以缩小沟道形成区域的面积，即薄膜晶体管的面积。由此，在每一个像素中的薄膜晶体管所占的面积缩小，从而可以提高像素的开口率。结果，可以制造分辨率高的装置。
另外，微晶半导体膜从下方朝纵方向成长，它是针状结晶。非晶结构和结晶结构混合在微晶半导体膜中，由于局部应力在结晶区域和非晶区域之间发生裂缝，而容易产生间隙。新的自由基介入于该间隙而会引起结晶成长。然而因为上方的结晶面变大，所以容易朝上方向成长为针状。如此微晶半导体膜朝纵方向成长，但是其成膜速度是非晶半导体膜的成膜速度的1/10至1/100的速度。
可以通过使用SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等的硅气体(氢化硅气体、卤化硅气体)并采用等离子体CVD法形成缓冲层54。此外，可以对上述硅气体使用选自氦、氩、氪、氖中的一种或多种的稀有气体元素进行稀释形成非晶半导体膜。通过使用其流量为氢化硅的流量的1倍以上且20倍以下，优选为1倍以上且10倍以下，更优选为1倍以上且5倍以下的氢，可以形成包含氢的非晶半导体膜。此外，通过使用上述氢化硅和氮或氨，可以形成包含氮的非晶半导体膜。另外，通过使用上述氢化硅和包含氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)，可以形成包含氟、氯、溴、或碘的非晶半导体膜。
此外，作为缓冲层54，可以将非晶半导体用作靶子并使用氢或稀有气体进行溅射来形成非晶半导体膜。此时，通过将氨、氮、或N2O包含在气氛中，可以形成含有氮的非晶半导体膜。另外，通过将含有氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)包含在气氛中，可以形成含有氟、氯、溴、或碘的非晶半导体膜。
此外，作为缓冲层54，也可以在微晶半导体膜53的表面上采用等离子体CVD法或溅射法形成非晶半导体膜，然后对非晶半导体膜的表面使用氢等离子体、氮等离子体、或卤素等离子体、稀有气体(氦、氩、氪、氖)的等离子体而进行处理，来使非晶半导体膜的表面氢化、氮化、或卤化。
优选使用不包含晶粒的非晶半导体膜形成缓冲层54。因此，在通过频率为几十MHz至几百MHz的高频等离子体CVD法、或微波等离子体CVD法形成缓冲层的情况下，优选控制成膜条件以使缓冲层成为不包含晶粒的非晶半导体膜。
缓冲层54的一部分有时会在后面的源区域及漏区域的形成过程中被蚀刻，那时缓冲层54优选以其一部分残留的厚度来形成。典型地，其厚度优选为150nm以上且400nm以下。
通过在微晶半导体膜53的表面形成非晶半导体膜，再说形成包含氢、氮、或卤的非晶半导体膜，来可以防止包含在微晶半导体膜53中的晶粒表面的自然氧化。通过在微晶半导体膜53的表面形成缓冲层，可以防止微晶粒的氧化。
另外，使用非晶半导体膜形成缓冲层54，或者使用包含氢、氮、或卤素的非晶半导体膜形成缓冲层54，因此缓冲层54的电阻高于用作沟道形成区域的微晶半导体膜。由此，在后面形成的薄膜晶体管中，形成在源区域及漏区域和微晶半导体膜之间的缓冲层用作高电阻区域。因此，可以减少薄膜晶体管的截止电流。当将该薄膜晶体管用作显示装置的开关元件时，可以提高显示装置的对比度。
关于添加有赋予一导电型的杂质的半导体膜55，在形成n沟道型薄膜晶体管的情况下，作为典型的杂质元素添加磷，并且将PH3等杂质气体添加到氢化硅即可。另外，在形成p沟道型薄膜晶体管的情况下，作为典型的杂质元素添加硼，并且将B2H6等杂质气体添加到氢化硅即可。可以由微晶半导体、或非晶半导体形成添加有赋予一导电型的杂质的半导体膜55。添加有赋予一导电型的杂质的半导体膜55的膜厚度设定为2nm至50nm(优选为10nm至30nm)即可。
通过不暴露于大气而连续形成栅极绝缘膜52a、栅极绝缘膜52b、微晶半导体膜53、缓冲层54、添加有赋予一导电型的杂质的半导体膜55，以提高生产率。
在微晶半导体膜53、缓冲层54、以及添加有赋予一导电型的杂质的半导体膜55上形成掩模56(参照图1D)。通过光刻技术或喷墨法形成掩模56。
接着，使用掩模56蚀刻并分离微晶半导体膜53、缓冲层54、及添加有赋予一导电型的杂质的半导体膜55，来形成微晶半导体膜61、缓冲层62、及添加有赋予一导电型的杂质的半导体膜63(参照图1D)。然后，去除掩模56。注意，图1E相当于沿着图4B的A-B线的截面图
通过将微晶半导体膜61、缓冲层62、以及添加有赋予一导电型的杂质的半导体膜63的端部蚀刻为具有锥形的形状，可以防止添加有赋予一导电型的杂质的半导体膜63和微晶半导体膜61直接接触。端部的锥形角为90°至30°，优选为80°至45°。由此，添加有赋予一导电型的杂质的半导体膜63和微晶半导体膜61之间的距离变长，可以防止漏电流的发生。另外，可以防止由于台阶形状的布线的断开。
其次，在添加有赋予一导电型的杂质的半导体膜63及栅极绝缘膜52b上形成导电膜65a至65c(参照图2A)。在导电膜65a至65c上形成掩模66。
优选使用铝及铜、或添加有硅、钛、钕、钪、钼等耐热性提高元素或防小丘元素的铝合金的单层或叠层形成导电膜。此外，也可以采用如下叠层结构：使用钛、钽、钼、钨或上述元素的氮化物形成与添加有赋予一导电型的杂质的半导体膜接触一侧的膜，在其上形成铝或铝合金。再者，还可以采用如下叠层结构：使用钛、钽、钼、钨或上述元素的氮化物夹铝或铝合金的上面及下面。在此，作为导电膜示出具有层叠有导电膜65a至65c的三层的结构的导电膜，例如示出将钼膜用作导电膜65a、65c并将铝膜用作导电膜65b的叠层导电膜、以及将钛膜用作导电膜65a、65c并将铝膜用作导电膜65b的叠层导电膜。
通过溅射法或真空气相淀积法形成导电膜65a至65c。此外，也可以使用银、金、铜等的导电纳米膏通过丝网印刷法、喷墨法等喷出并焙烧来形成导电膜65a至65c。
可以与掩模56相同地形成掩模66。
接着，使用掩模66蚀刻并分离导电膜65a至65c，来形成源电极及漏电极71a至71c(参照图2B)。如本实施方式那样当对导电膜65a至65c进行湿蚀刻时，导电膜65a至65c被各向同性地蚀刻，掩模66的端部和源电极及漏电极71a至71c的端部进一步不一致且进一步后退。接着，使用掩模66蚀刻添加有赋予一导电型的杂质的半导体膜63及缓冲层62来形成源区域及漏区域72、缓冲层73(参照图2C)。注意，只缓冲层73的一部分被蚀刻，它覆盖微晶半导体膜61的表面。
缓冲层73的一部被蚀刻，在源电极及漏电极71a至71c之间形成有槽部。该缓冲层73的槽部的端部和源区域及漏区域72的端部大致一致。该槽部通过与形成源区域及漏区域72的蚀刻同一个蚀刻工序形成。由此，这是与同一光致抗蚀剂掩模的掩模66的开口部大致一致的自对准工艺。通过在缓冲层73中形成槽部，流过漏电流的区域变长，而发挥减少截止电流的效果。另外，由于氢及/或氟混入槽部中，发挥防止氧进入微晶半导体膜的效果。
缓冲层73具有200nm至300nm的厚度。缓冲层73的槽部是为了使源区域和漏区域分开且降低源区域和漏区域之间的漏电流而加工为槽状的区域，它具有可以防止下层的微晶半导体膜的氧化的残留膜厚。另一方面，与微晶半导体膜和源区域及漏区域重叠的区域具有上述200nm至300nm的膜厚度，而形成可以谋求耐压提高的高电阻区域。
源电极及漏电极71a至71c的端部和源区域及漏区域72的端部不一致而偏离，即在源电极及漏电极71a至71c的端部的外侧形成源电极及漏电极72的端部。然后，去除掩模66。注意，图2C相当于沿着图4C的A-B线的截面图。如图2C所示，源区域及漏区域72的端部位于源电极及漏电极71c的端部的外侧。此外，源电极或漏电极的一方还起到源布线或漏布线的功能。
如图2C所示，由于通过源电极及漏电极71a至71c的端部和源区域及漏区域72的端部不一致而偏离，源电极及漏电极71a至71c的端部的距离远离，从而可以防止源电极及漏电极之间的漏电流及短路。因此，可以制造可靠性高且耐压性高的薄膜晶体管。
通过上述工序可以形成沟道蚀刻型的薄膜晶体管74。
在源区域及漏区域72下的缓冲层73和在微晶半导体膜61的沟道形成区域上的缓冲层73的材料相同(碳、氮、氧的浓度分别为3×1019cm-3以下，优选为5×1018cm-3以下)并且它们同时形成，具有槽部。微晶半导体膜61的沟道形成区域上的缓冲层73由所包括的氢遮断外部的空气、蚀刻残留物，而保护微晶半导体膜61。在源区域及漏区域72下的缓冲层73由相同的材料延伸且与形成沟道形成区域的微晶半导体膜61重叠。另外，通过将缓冲层设定为较厚，即使有槽部，因为在槽部的下侧存在缓冲层，也可以谋求微晶半导体膜的稳定化。
缓冲层73防止寄生沟道的发生，并且它用作蚀刻源区域及漏区域的蚀刻时的停止层。缓冲层73可以停止蚀刻时的自由基。若没有缓冲层73，只有微晶半导体膜61，则向膜厚方向氧化而特性恶化。而且导致迁移率的降低、亚阈值(S值)的增大。另外，作为防止氧化的对策，有效的是使用非晶硅膜作为缓冲层73。即使存在有槽部，也因为表面被氢终端，而可以停止氧化。
另外，缓冲层73通过形成槽部而进行蚀刻，可以完全去除其上的添加有赋予一导电型的杂质的半导体膜，来可以防止由于残留物的磷等赋予一导电型的杂质产生寄生沟道。
通过设置不包括赋予一导电型的杂质的缓冲层73，可以不使包含在源区域及漏区域的赋予一导电型的杂质和在微晶半导体膜中的用于控制阈值电压的赋予一导电型的杂质彼此混合。若赋予一导电型的杂质混合，则产生复合中心，而流过漏电流，因此不能获得减少截止电流的效果。
如上所述，通过设置缓冲层，可以制造减少漏电流的高耐压的薄膜晶体管。因此，被施加15V的电压的用于液晶显示装置的薄膜晶体管具有高可靠性并可以优选地使用。
其次，在源电极及漏电极71a至71c、源区域及漏区域72、微晶半导体膜61、及栅极绝缘膜52b上形成绝缘膜76(参照图3A)。绝缘膜76可以与栅极绝缘膜52a、52b同样地形成。注意，绝缘膜76用来防止悬浮在大气中的有机物及金属物、水蒸气等的污染杂质的侵入，从而优选为致密的膜。此外，通过使用氮化硅膜作为绝缘膜76，可以将缓冲层73中的氧浓度设定为5×1019atoms/cm3以下，优选设定为1×1019atoms/cm3以下。
接着，在绝缘膜76中形成接触孔，并且形成在该接触孔中与源电极或漏电极71c接触的像素电极77。注意，图3A相当于沿着图4D的A-B线的截面图。
作为像素电极77，可以使用具有透光性的导电材料诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(下面称为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
此外，也可以使用包含导电高分子(也称为导电聚合体)的导电组成物形成像素电极77。使用导电组成物形成的像素电极优选满足如下条件：薄层电阻为10000Ω/□以下，当波长为550nm时的透光率为70％以上。另外，包含在导电组成物中的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物质中选择的两种以上而成的共聚体等。
另外，也可以采用源区域及漏区域的端部和源电极及漏电极的端部一致的形状。在图3B中表示源区域及漏区域的端部和源电极及漏电极的端部一致的形状的沟道蚀刻型薄膜晶体管79。当以干蚀刻法进行源电极及漏电极的蚀刻、源区域及漏区域的蚀刻时，可以获得像薄膜晶体管79那样的形状。另外，当以源电极及漏电极为掩模蚀刻添加有赋予一导电型的杂质的半导体膜，来形成源区域及漏区域时，也可以获得像薄膜晶体管79那样的形状。
沟道蚀刻型的薄膜晶体管的制造工序数少且可以降低成本。另外，通过由微晶半导体膜构成沟道形成区域，可以获得1cm2/V·sec至20cm2/V·sec的电场效应迁移率。因此，作为像素部的像素的开关用元件，并且作为形成扫描线(栅极线)一侧的驱动电路的元件可以使用该薄膜晶体管。
根据本实施方式，可以制造具有电特性高且可靠性优越的薄膜晶体管的显示装置。
实施方式2
本实施方式是在实施方式1中的微晶半导体膜的形成工序不同的实例。因此，可以与实施方式1同样地进行其他工序，并且省略与实施方式1相同部分或具有同样功能的部分、以及工序的反复说明。
首先，与实施方式1同样地在衬底50上形成栅电极51，并且形成栅极绝缘膜52a、52b。
在本实施方式中，分割进行对栅极绝缘膜52b表面的氢等离子体处理和微晶半导体膜的形成工序。首先，对栅极绝缘膜52b的表面进行氢等离子体处理。也可以在进行了氢等离子体处理的栅极绝缘膜上使用包括氢及硅气体(氢化硅气体或氯化硅气体)的成膜气体形成微晶半导体膜。在此情况下，不必要为了进行氢等离子体处理，控制在成膜气体中的氢及硅气体的流量，就是设定为氢的流量多于硅气体的流量。
只要不接触于大气，氢等离子体处理和微晶半导体膜53的成膜工序既可以在同一个反应室中进行，又可以另一个反应室中进行。在形成微晶半导体膜53之后在微晶半导体膜53上形成缓冲层54。
当在使氢等离子体起作用了的栅极绝缘膜上形成微晶半导体膜时，可以促进微晶的结晶成长。由此获得的微晶半导体膜的电特性高且可靠性优越。
实施方式3
本实施方式是在实施方式1和实施方式2中的微晶半导体膜的形成工序不同的实例。因此，可以与实施方式1和实施方式2同样地进行其他工序，并且省略与实施方式1相同部分或具有同样功能的部分、工序的反复说明。
在本实施方式1中，在形成微晶半导体膜之前，可以进行反应室的清洗处理以及吹洗(冲洗)处理(将氢用作吹洗材料的氢吹洗、将硅烷用作吹洗材料的硅烷吹洗等)。通过吹洗处理，可以防止反应室内的氧、氮、氟等杂质污染成膜的膜。
通过吹洗处理，可以去除反应室中的氧、氮、氟等杂质。例如使用等离子体CVD装置，以甲硅烷为吹洗材料而使用，并且在8SLM至10SLM的气体流量且5分钟至20分钟，优选为10分钟至15分钟的条件下，将甲硅烷连续地引入到小室中，以进行硅烷吹洗处理。注意，1SLM是1000sccm，就是0.06m3/h。
例如可以使用氟自由基进行清洗处理。注意，通过将氟化碳、氟化氮、或氟引入到设置在反应室的外侧的等离子体发生器进行离解，然后将氟自由基引入到反应室，来可以清洗反应室内。
也可以在形成栅极绝缘膜、添加有赋予一导电型的杂质的半导体膜之前进行吹洗处理。注意，在清洗处理之后进行吹洗处理是有效的。
实施方式4
本实施方式是在实施方式1和实施方式2中的微晶半导体膜的形成工序不同的实例。因此，可以与实施方式1和实施方式2同样地进行其他工序，并且省略与实施方式1相同部分或具有同样功能的部分、工序的反复说明。
在本实施方式1或实施方式2中，在形成微晶半导体膜之前，可以进行反应室的清洗处理以及吹洗(冲洗)处理(将氢用作吹洗材料的氢吹洗、将硅烷用作吹洗材料的硅烷吹洗等)。通过吹洗处理，可以防止反应室内的氧、氮、氟等杂质污染成膜的膜。
在搬入衬底进行成膜之前，在每个反应室的内壁上用成膜的种类的膜形成保护膜，而进行涂层(也称为预涂处理)。预涂处理是通过对反应室内流入成膜气体进行等离子体处理，预先利用薄的保护膜覆盖反应室内的处理。例如，在作为微晶半导体膜形成微晶硅膜之前，使用0.2μm至0.4μm的非晶硅膜覆盖反应室内的预涂处理。在预涂处理之后也可以进行吹洗处理(氢吹洗、硅烷吹洗等)。当进行清洗处理及预涂处理时需要从反应室内搬出衬底，然而当进行吹洗处理(氢吹洗、硅烷吹洗等)时由于不进行等离子体处理，因此也可以在搬入衬底的状态下进行。
若在形成微晶硅膜的反应室内形成非晶硅膜的保护膜，并在成膜之前进行氢等离子体处理，则保护膜被蚀刻而极少量的硅淀积在衬底上，而会成为结晶成长的核。
通过预涂处理，可以防止反应室内的氧、氮、氟等杂质污染成膜的膜。
也可以在栅极绝缘膜、添加有赋予一导电型的杂质的半导体膜的成膜之前进行预涂处理。
实施方式5
在本实施方式中详细地说明栅极绝缘膜、微晶半导体膜、以及缓冲层的形成方法的实例。
对可以应用于本发明的等离子体CVD装置的实例，使用图5A和5B进行说明。图5A和5B表示能够连续成膜的微波等离子体CVD装置。图5A和5B是示出微波等离子体CVD装置的平面图，其包括在公共室1120的周围具备装载室1110、卸载室1115、反应室(1)1111至反应室(4)1114的结构。在公共室1120和每个室之间具备闸阀1122至1127，以防止在每个室内进行的处理互相干涉。注意，反应室的个数不局限于4个，无论更少或更多都可以。若反应室的个数多，因为根据层叠的膜的每一种类可以分别使用反应室，则可以减少反应室的清洗处理的次数。图5A表示具有4个反应室的实例，图5B表示具有3个反应室的实例。
使用图5A和5B的等离子体CVD装置说明栅极绝缘层、微晶半导体膜、缓冲层、以及添加有赋予一导电型的杂质的半导体膜的形成实例。衬底导入到装载室1110、卸载室1115的盒子1128、1129，然后由公共室1120的传送单元1121传送到反应室(1)1111至反应室(4)1114。该微波等离子体CVD装置能够对于每个淀积膜种类分配反应室，从而可以在不与大气接触的状态下连续形成多个不同的膜。
在反应室(1)至反应室(4)的各个室中，分别层叠形成栅极绝缘膜52a、52b、微晶半导体膜53、缓冲层54、以及添加有赋予一导电型的杂质的半导体膜55。在此情况下，通过转换原料气体，可以连续地层叠多个不同种类的膜。在此，形成栅极绝缘膜，然后将硅烷等的氢化硅引入到反应室内，使残留氧及氢化硅反应，并将反应物排出到反应室的外部，从而可以降低反应室内的残留氧浓度。结果，可以降低包含在微晶半导体膜中的氧浓度。此外，可以防止包含在微晶半导体膜中的晶粒的氧化。
或者，在每个反应室(1)及反应室(3)中形成栅极绝缘膜52a、52b、微晶半导体膜53、以及缓冲层54，而在每个反应室(2)及反应室(4)中形成添加有赋予一导电型的杂质的半导体膜55。通过只将添加有赋予一导电型的杂质的半导体膜55单独地形成，可以防止残留在反应室中的赋予一导电型的杂质混入到其他膜中。
另外，在等离子体CVD装置中，为了提高生产率，也可以采用在多个反应室中形成相同种类的膜的结构。若可以在多个反应室中形成相同的膜，则可以在多个衬底同时形成膜。例如，在如图5A中，以反应室(1)及反应室(2)为形成微晶半导体膜的反应室，以反应室(3)为形成非晶半导体膜的反应室，以反应室(4)为形成添加有赋予一导电型的杂质的半导体膜的反应室。在反应室(1)或反应室(2)中形成微晶半导体膜的衬底在反应室(3)中形成缓冲层，而且在反应室(4)中形成添加有赋予一导电型的杂质的半导体膜。也可以在反应室(3)中连续形成缓冲层和添加有赋予一导电型的杂质的半导体膜，在此情况下，因为反应室只需要3个，所以使用图5B表示的等离子体CVD装置即可。如此，在同时处理多个衬底的情况下，通过设置形成成膜速度迟的多个反应室，来可以提高生产率。
在搬入衬底进行成膜之前，优选对反应室进行清洗处理、吹洗(冲洗)处理(氢吹洗、硅烷吹洗等)、或在每个反应室的内壁上用成膜的种类的膜形成保护膜，而进行涂层(也称为预涂处理)。预涂处理是通过对反应室内流入成膜气体进行等离子体处理，预先利用薄的保护膜覆盖反应室内的处理。例如，在作为微晶半导体膜形成微晶硅膜之前，使用0.2μm至0.4μm的非晶硅膜覆盖反应室内的预涂处理。在预涂处理之后也可以进行吹洗处理(氢吹洗、硅烷吹洗等)。当进行清洗处理及预涂处理时需要从反应室内搬出衬底，然而当进行吹洗处理(氢吹洗、硅烷吹洗等)时由于不进行等离子体处理，因此也可以在搬入衬底的状态下进行。
若在形成微晶硅膜的反应室内形成非晶硅膜的保护膜，并在成膜之前进行氢等离子体处理，则保护膜被蚀刻而极少量的硅淀积在衬底上，而会成为结晶成长的核。
像这样，由于可以使用连接有多个反应室的微波等离子体CVD装置同时形成栅极绝缘膜52a、52b、微晶半导体膜53、缓冲层54、以及添加有赋予一导电型的杂质的半导体膜55，因此可以提高批量生产性。此外，即使在某个反应室中进行维护及清洗处理，也可以在其他反应室中形成膜，从而能够高功率地形成膜。另外，因为可以在不被大气成分及悬浮在大气中的污染杂质污染的状态下形成各个叠层界面，所以可以减少薄膜晶体管的特性的不均匀。
此外，可以在反应室(1)中形成栅极绝缘膜52a、52b，在反应室(2)中形成微晶半导体膜53及缓冲层54，在反应室(3)中形成添加有赋予一导电型的杂质的半导体膜55。另外，在使用氧化硅膜或氧氮化硅膜形成栅极绝缘膜52a，并使用氮化硅膜或氮氧化硅膜形成栅极绝缘膜52b的情况下，也可以设置五个反应室，并且在反应室(1)中形成栅极绝缘膜52a的氧化硅膜或氧氮化硅膜，在反应室(2)中形成栅极绝缘膜52b的氮化硅膜或氮氧化硅膜，在反应室(3)中形成微晶半导体膜，在反应室(4)中形成缓冲层，在反应室(5)中形成添加有赋予一导电型的杂质的半导体膜。
在任何情况下，如实施方式1及实施方式2所示那样，通过对形成微晶半导体膜的栅极绝缘膜表面进行氢等离子体处理，可以促进微晶半导体膜的微晶成长。
由于当使用这种结构的微波等离子体CVD装置时，可以在各个反应室中形成相似的种类的膜或相同种类的膜，并且在不暴露于大气的状态下连续形成上述膜，因此可以在不被已形成的膜的残留物及悬浮在大气中的杂质元素污染的状态下形成各个叠层界面。
再者，也可以采用如下方法，即与微波发生器一起设置高频产生器，通过微波等离子体CVD法形成栅极绝缘膜、微晶半导体膜、以及添加有赋予一导电型的杂质的半导体膜，并且通过高频等离子体CVD法形成缓冲层。
注意，虽然在图5A和5B所示的微波等离子体CVD装置中分别设置有装载室及卸装室，但是也可以设置一个装载/卸装室。此外，在微波等离子体CVD装置中也可以设置备用室。由于可以通过在备用室中对衬底进行预热而在各个反应室中可以缩短到形成膜的加热时间，因此可以提高生产率。
下面，对成膜处理详细说明。在这种成膜处理中，根据其目的而选择从气体供给部供给的气体，即可。
在此，举出作为栅极绝缘膜52a形成氧氮化硅膜，并作为栅极绝缘膜52b形成氮氧化硅膜的方法作为一个实例。注意，作为等离子体CVD装置以微波等离子体CVD装置为实例进行说明。
首先，对于微波等离子体CVD装置的反应室的内部使用氟自由基进行清洗处理。注意，通过将氟化碳、氟化氮、或氟引入到设置在反应室外侧的等离子体产生器中并离解，然后将氟自由基引入到反应室中，可以对反应室进行清洗处理。
通过在使用氟自由基进行清洗处理之后，将大量的氢引入到反应室内，来使反应室内残留的氟和氢彼此反应，从而可以降低残留的氟的浓度。由此，可以减少作为预涂处理后面在反应室内壁形成的保护膜的氟混入量，并且可以减薄保护膜的厚度。
接着，在反应室的内壁的表面上淀积氧氮化膜作为保护膜。在此，反应室内的压力为1Pa至200Pa，优选为1Pa至100Pa，并且引入氦、氩、氙、氪等的稀有气体的任何一种以上的气体作为等离子体点燃用气体。再者，引入稀有气体的任何一种及氢。特别是，优选使用氦作为等离子体点燃用气体，还优选使用氦和氢作为等离子体点燃用气体。
此外，也可以引入氦、氩、氙、氪等的稀有气体的任何一种以上及氧气体作为等离子体点燃用气体。通过将氧气体与稀有气体一起引入到反应室中，可以容易进行等离子体的发火。
接着，使电源装置的电源导通，并且在电源装置的输出为500W至6000W，优选为4000W至6000W的条件下产生等离子体。接着，将原料气体经过气体供给部引入到反应室内。具体而言，通过引入一氧化二氮、稀有气体、及硅烷作为原料气体，在反应室的内壁上形成氧氮化硅膜作为保护膜。此时的氢化硅的流量为50sccm至300sccm，一氧化二氮的流量为500sccm至6000sccm，保护膜201的膜厚度为500nm至2000nm。
接着，在停止原料气体的供给，降低反应室内的压力，并使电源装置的电源截止之后，将衬底设置在反应室内的支架台上。
接着，通过与上述保护膜相同的工序，在衬底上淀积氧氮化硅膜作为栅极绝缘膜52a。
在淀积预定的厚度的氧氮化硅膜之后，停止原料气体的供给，降低反应室内的压力，并使电源装置的电源截止。
接着，将反应室内的压力设定为1Pa至200Pa，优选为1Pa至100Pa，作为等离子体点燃用气体将氦、氩、氙、氪等的稀有气体的任何一种以上、原料气体的硅烷、一氧化二氮、及氨引入到反应室。注意，作为原料气体，也可以引入氮代替氨。接着，使电源装置的电源导通，并且在电源装置的输出为500W至6000W，优选为4000W至6000W的条件下产生等离子体。接着，将原料气体经过气体供给部引入到反应室内，在衬底的氧氮化硅膜上形成氮氧化硅膜作为栅极绝缘膜52b。接着，停止原料气体的供给，降低反应室内的压力，并使电源装置的电源截止，来结束成膜过程。
根据上述工序，通过以反应室内壁的由于进行预涂处理而形成保护膜为氧氮化硅膜并在衬底上连续形成氧氮化硅膜及氮氧化硅膜，可以减少混入到栅极绝缘膜的上层的氮氧化硅膜中的氧化硅等的杂质。由于上述氮氧化硅膜的耐压性高，所以当将该膜用作栅极绝缘膜时，可以减少晶体管的阈值的不均匀。此外，可以提高BT(bias-temperature)特性。另外，对于静电的耐性提高，从而可以制造即使被施加高电压也不容易破坏的晶体管。而且，还可以制造随时间的破坏少的晶体管、以及热载流子损坏少的晶体管。
此外，在将氧氮化硅膜的单层作为栅极绝缘膜的情况下，采用上述保护膜的形成方法及氧氮化硅膜的形成方法。特别是，通过将对于硅烷的一氧化二氮的流量比设定为100倍以上且300倍以下，优选设定为150倍以上且250倍以下，可以形成高耐压性的氧氮化硅膜。
接着，示出一种成膜处理方法，其中通过微波等离子体CVD法连续地形成微晶半导体膜及非晶半导体膜作为缓冲层。首先，与上述栅极绝缘膜同样地进行反应室的清洗处理。
接着，也可以进行吹洗处理(以氢为吹洗材料使用的氢吹洗、以硅烷为吹洗材料使用的硅烷吹洗等)。通过吹洗处理，可以去除在反应室中的氧、氮、氟等杂质。例如使用等离子体CVD装置，以甲硅烷为吹洗材料而使用，并且在8SLM至10SLM的气体流量且5分钟至20分钟，优选为10分钟至15分钟的条件下，将甲硅烷连续地引入到小室中，以进行硅烷吹洗处理。注意，1SLM是1000sccm，就是0.06m3/h。
接着，在反应室内淀积硅膜作为保护膜。在此，反应室内的压力为1Pa至200Pa，优选为1Pa至100Pa，并且引入氦、氩、氙、氪等的稀有气体的任何一种以上的气体作为等离子体点燃用气体。注意，也可以与稀有气体一起将氢引入到反应室。
接着，使电源装置的电源导通，并且在电源装置的输出为500W至6000W，优选为4000W至6000W的条件下产生等离子体。接着，将原料气体经过气体供给部引入到反应室内。具体而言，引入氢化硅气体或氯化硅气体、以及氢气体作为原料气体，在反应室的内壁的表面上形成微晶硅膜作为保护膜。此外，可以除了氢化硅气体或氯化硅气体、及氢气体之外还使用选自氦、氩、氪、氖中的一种或多种稀有气体元素进行稀释来形成微晶半导体膜。此时的对于氢化硅的氢的流量比为5倍以上且200倍以下，优选为50倍以上且150倍以下，更优选为100倍。另外，此时的保护膜的膜厚度为500nm至2000nm。注意，也可以在使电源装置的电源导通之前，除了上述稀有气体之外还可以将氢化硅气体及氢气体引入到反应室内。
接着，在停止原料气体的供给，降低反应室内的压力，并使电源装置的电源截止之后，将衬底设置在反应室内的支架台上。
接着，对栅极绝缘膜表面使氢等离子体起作用时引入硅气体(氢化硅气体或氯化硅气体)，而在衬底上淀积微晶半导体膜。微晶半导体膜的膜厚度为厚于0nm且50nm以下，优选为厚于0nm且20nm以下。通过对栅极绝缘膜表面使氢等离子体起作用，可以促进在栅极绝缘膜表面生成结晶核，可以形成电特性高的微晶半导体膜。
在淀积预定的厚度的微晶硅膜之后，进一步调节原料气体的流量。具体而言，将氢气体的流量比微晶半导体膜的成膜条件大幅度地降低，并且增加硅气体(氢化硅气体或氯化硅气体)的流量。再者，不将氢气体引入到反应室内而引入硅气体(氢化硅气体或氯化硅气体)。像这样，通过减少对于硅气体(氢化硅气体或氯化硅气体)的氢的流量，可以提高作为缓冲层的非晶半导体膜的成膜速度。或者，除了硅气体(氢化硅气体或氯化硅气体)之外还使用选自氦、氩、氪、氖中的一种或多种稀有气体元素进行稀释。接着，通过使电源装置的电源导通并将该电源装置的输出设定为500W至6000W，优选为4000W至6000W来产生等离子体，从而可以形成非晶半导体膜。由于非晶半导体膜的成膜速度比微晶半导体膜的成膜速度高，因此可以将反应室内的压力设定得低。此时的非晶半导体膜的膜厚度为50nm至200nm。
在堆积预定的厚度的非晶半导体膜之后，停止原料气体的供给，降低反应室内的压力，并使电源装置的电源截止，来结束形成非晶半导体膜的过程。
使用频率为1GHz以上的微波等离子体CVD装置产生的等离子体具有高电子密度，且由原料气体形成多个自由基而供给给衬底，因此衬底上的自由基反应被促进，而可以提高微晶硅的成膜速度。再者，由多个电源装置以及多个电介质板构成的微波等离子体CVD装置可以产生稳定的大面积等离子体。由此，在大面积衬底上也可以形成提高膜性质的均匀性的膜，并且可以提高批量生产性。
此外，通过在相同的反应室内连续形成微晶半导体膜及非晶半导体膜，可以形成应变少的界面。
注意，在栅极绝缘膜及半导体膜的各个制造工序中，当在反应室的内壁上形成有500nm至2000nm的保护膜时，可以省略上述清洗处理及保护膜形成处理。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式6
接着，对显示装置的制造工序使用图9A和9B、10A至10C进行说明。在此使用利用电致发光的发光元件而表示具有显示装置的显示元件。根据发光材料是有机化合物还是无机化合物，对利用电致发光的发光元件进行分类。一般地，前者称为有机EL元件，后者称为无机EL元件。另外，使用于显示装置的薄膜晶体管85、86可以与实施方式1至4所示的薄膜晶体管74同样地制造，它是电特性及可靠性高的薄膜晶体管。
在有机EL元件中，通过向发光元件施加电压来自一对电极的电子及空穴分别注入到包含发光有机化合物的层中，由此电流流通。然后，由于这些载流子(电子及空穴)重组，该发光有机化合物形成激发态，并且从激发态回到基态时发光。由于这样的机理，上述发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括将发光材料颗粒分散在粘合剂中的发光层，并且其发光机理是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件是将发光层夹在电介质层中，并将其夹在电极中的结构，其发光机理是利用金属离子的内壳层电子跃迁的局限型发光。注意，在此，使用有机EL元件作为发光元件进行说明。另外，示出图3A和3B所示的沟道蚀刻型薄膜晶体管作为控制发光元件的驱动的薄膜晶体管。
经过与图1A至1E、2A至2D、3A和3B、及4A至4D相同的工序，如图9A和9B所示，在衬底100上形成薄膜晶体管85、86，在薄膜晶体管85、86上形成用作保护膜的绝缘膜87。接着，在绝缘膜87上形成平坦化膜111，并在平坦化膜111上形成与薄膜晶体管86的源电极或漏电极连接的像素电极112。
优选使用丙烯、聚酰亚胺、聚酰胺等有机树脂，或者硅氧烷，形成平坦化膜111。
在图9A中，因为像素的薄膜晶体管为n型，所以作为像素电极112优选使用阴极，与此相反，像素的薄膜晶体管为p型时，优选使用阳极。具体而言，作为阴极可以使用功函数小的材料如Ca、Al、CaF、MgAg、AlLi等。
其次，如图9B所示，在平坦化膜111及像素电极112的端部上形成隔壁113。隔壁113具有开口部，在该开口部中露出像素电极112。隔壁113使用有机树脂膜、无机绝缘膜或有机聚硅氧烷而形成。尤其是，优选通过使用感光性的材料，在像素电极上形成开口部，使得该开口部的侧壁具有连续的曲率的倾斜面。
其次，以在隔壁113的开口部中接触像素电极112的方式形成发光层114。发光层114既可以由单独层构成，又可以由多层的叠层构成。
以覆盖发光层114的方式形成使用阳极的共同电极115。共同电极115可以使用在实施方式1中作为像素电极77举出的具有透光性导电材料的透光性导电膜而形成。作为共同电极115，上述透光导电膜之外，还可以使用氮化钛膜或钛膜。在图9B中，作为共同电极115使用ITO。在隔壁113的开口部中，通过使像素电极112、发光层114、共同电极115彼此重叠，形成发光元件117。然后，优选在共同电极115及隔壁113上形成保护膜116，以便防止氧、氢、水分、二氧化碳等浸入到发光元件117中。作为保护膜116，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
进而，实际上当完成图9B的工序时，为了不暴露于大气，优选由气密性高且脱气少的保护薄膜(贴合薄膜、紫外线硬化树脂薄膜等)或覆盖材料来进行封装(密封)。
接着，对发光元件的结构，使用图10A至10C进行说明。在此，以举出驱动用TFT为n型的情况为实例，对像素的截面结构进行说明。使用于图10A至10C的显示装置的驱动用TFT7001、7011、7021是可以与实施方式1至4所示的薄膜晶体管74相同地制造，它是电特性及可靠性高的薄膜晶体管。
为了提取发光，发光元件的阳极和阴极中的至少一个是透明即可。薄膜晶体管及发光元件形成在衬底上。存在具有顶部发射结构、底部发射结构和双面发射结构的发光元件，其中顶部发射指着提取从与衬底相反的表面发射的光，其中底部发射指着提取从衬底一侧的表面发射的光，其中双面发射指着提取从衬底一侧和与衬底相反的表面发射的光。本发明的像素结构可以应用于具有任一种发射结构的发光元件。
对具有顶部发射结构的发光元件参照图10A进行说明。
在图10A中示出当驱动用TFT7001为n型且从发光元件7002发射的光传输到阳极7005一侧时的像素的截面图。在图10A中，发光元件7002的阴极7003和驱动用TFT7001电连接，并且在阴极7003上按顺序层叠有发光层7004、阳极7005。阴极7003只要是功函数小且反射光的导电膜，可以使用已知的材料。例如，优选使用Ca、Al、CaF、MgAg、AlLi等。发光层7004既可以由单独层构成，又可以由多层的叠层构成。在由多层构成的情况下，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不一定需要设置所有的这些层。阳极7005通过使用透过光的具有透光性的导电材料而形成，例如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物(下面表示为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等的具有透光性的导电膜。
阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图10A所示的像素中，如空心箭头所示，从发光元件7002发射的光发射到阳极7005一侧。
接下来，对底部发射结构的发光元件参照图10B进行说明。图10B示出当驱动用TFT7011为n型且从发光元件7012发射的光发射到阴极7013一侧时的像素的截面图。在图10B中，在与驱动用TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015具有透光性的情况下，可以以覆盖阳极7015的方式形成有用于反射光或遮蔽光的屏蔽膜7016。与图10A的情况相同，阴极7013只要是功函数小的导电膜，可以使用各种各样的材料。但是，其膜厚度设定为透过光的程度(优选大约为5nm至30nm)。例如，作为阴极7013可以使用膜厚度为20nm的Al。而且，与图10A相同，发光层7014既可以由单独层构成，又可以由多层的叠层构成。与图10A相同，阳极7015可以通过使用具有透光性的导电性材料而形成但不必要透过光。屏蔽膜7016可以使用如反射光的金属等，但是不局限于金属膜。例如，也可以使用添加黑色颜料的树脂等。
阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图10B所示的像素中，如空心箭头所示，从发光元件7012发射的光发射到阴极7013一侧。
其次，对具有双面发射结构的发光元件，使用图10C进行说明。在图10C中，在与驱动用TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，在阴极7023上按顺序层叠有发光层7024、阳极7025。与图10A相同，阴极7023只要是功函数小的导电膜，可以使用已知的材料。但是，其膜厚度设定为透过光的程度。例如，可以使用膜厚度为20nm的Al作为阴极7023。而且，与图10A相同，发光层7024既可以由单独层构成，又可以由多层的叠层构成。与图10A相同，阳极7025可以通过使用透过光的具有透光性的导电性材料而形成。
阴极7023、发光层7024、阳极7025彼此重叠的区域相当于发光元件7022。图10C所示的像素中，如空心箭头所示，从发光元件7022发射的光发射到阳极7025一侧和阴极7023一侧的双方。
注意，虽然在此作为发光元件对有机EL元件进行说明，但是也可以作为发光元件使用无机EL元件。
注意，虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的一例，但是也可以采用在驱动TFT和发光元件之间连接有电流控制用TFT的结构。
注意，本实施方式所示的显示装置不局限于图10A至10C所示的结构，而基于本发明的技术思想可以实现各种各样的变形。
通过上述工序，可以制造发光装置作为显示装置。本实施方式的发光装置因为使用电特性及可靠性高的薄膜晶体管，所以它是对比度高且可见度高的发光装置。此外，因为采用使用没有激光晶化工序的微晶半导体膜的薄膜晶体管，所以可以生产性高地制造可见度高的发光装置。
实施方式7
在本实施方式中，下面示出对具有实施方式1至4所示的薄膜晶体管的显示装置。本实施方式对作为显示元件使用液晶显示元件的液晶显示装置的实例，使用图12至25进行说明。使用于图12至25的液晶显示装置的TFT628、629可以与实施方式1至4所示的薄膜晶体管同样地制造，它是电特性及可靠性高的薄膜晶体管。
首先，示出VA(Vertical Alignment；垂直配向)型的液晶显示装置。VA型液晶显示装置是一种控制液晶显示面板的液晶分子的排列的方式。VA型液晶显示装置是当不被施加电压时液晶分子朝垂直于面板表面的方向的方式。在本实施方式中，尤其将像素(pixel)分割为几个区域(subpixel)，使分子分别向不同的方向推倒。上述方法称为多畴(multi-domain)化或多畴设计。在下面的说明中，说明考虑到多畴设计的液晶显示装置。
图13及图14分别示出像素电极及相对电极。注意，图13是形成像素电极的衬底一侧的平面图，而图12示出对应于图13中的G-H线的截面结构。此外，图14是形成相对电极的衬底一侧的平面图。在下面的说明中，参照上述附图进行说明。
图12示出将形成有TFT628、与它连接的像素电极624、以及保持电容部630的衬底600和形成有相对电极640等的相对衬底601彼此层叠，并注入有液晶的状态。
在相对衬底601上形成隔离物642的位置形成有遮光膜632、第一着色膜634、第二着色膜636、第三着色膜638、相对电极640。通过具有该结构，使用作控制液晶的取向的突起644和隔离物642的高度不同。在像素电极624上形成有取向膜648，同样在相对电极640上也形成有取向膜646。其间形成有液晶层650。
在此，使用柱状隔离物示出隔离物642，但是也可以散布珠状隔离物。再者，也可以在衬底600上形成的像素电极624上形成隔离物642。
在衬底600上形成TFT628、与它连接的像素电极624、以及保持电容部630。像素电极624通过接触孔623连接到布线618，该接触孔623贯通覆盖TFT628、布线、以及保持电容部630的绝缘膜620和覆盖绝缘膜的第三绝缘膜622。可以适当地使用实施方式1所示的薄膜晶体管作为TFT628。此外，保持电容部630由第一电容布线604、栅极绝缘膜606和第二电容布线617构成，该第一电容布线604与TFT628的栅极布线602同样地形成，而该第二电容布线617布线616、618同样地形成。
通过使像素电极624、液晶层650、以及相对电极640彼此重叠，形成液晶元件。
图12示出衬底600上的结构。使用实施方式1所示的材料形成像素电极624。在像素电极624中设置槽缝625。槽缝625用来控制液晶的取向。
连接到图15所示的TFT629的像素电极626及保持电容部631可以分别与像素电极624及保持电容部630同样地形成。TFT628和TFT629都与布线616连接。该液晶显示面板的像素(pixel)由像素电极624和像素电极626构成。像素电极624和像素电极626是子像素。
图14示出相对衬底一侧的结构。在遮光膜632上形成有相对电极640。相对电极640优选使用与像素电极624同样的材料形成。在相对电极640上形成有控制液晶的取向的突起644。此外，根据遮光膜632的位置形成有隔离物642。
图15示出该像素结构的等效电路。TFT628和TFT629都连接到栅极布线602、布线616。在此情况下，通过使电容布线604和电容布线605的电位不同，可以使液晶元件651的工作和液晶元件652的工作不同。就是说，通过分别控制电容布线604的电位和电容布线605的电位，精密地控制液晶的取向来扩大视角。
当对设置有槽缝625的像素电极624施加电压时，在槽缝625的近旁产生电场应变(倾斜电场)。通过将该槽缝625和相对衬底601一侧的突起644以互相咬合的方式配置，有效地产生倾斜电场且控制液晶的取向，并根据各个位置使液晶取向的方向不同。就是说，进行多畴化来扩大液晶显示面板的视角。
接着，对于与上述不同的VA型的液晶显示装置，参照图16至图19进行说明。
图16和图17示出VA型液晶显示面板的像素结构。图17是衬底600的平面图，而图16示出对应于图17所示的切断线Y-Z的截面结构。在下面的说明中，参照该两个附图进行说明。
在该像素结构中，一个像素包括多个像素电极，并且TFT连接到每个像素电极。各个TFT构成为由不同的栅极信号驱动。就是说，多畴设计的像素具有独立地控制对各个像素电极施加的信号的结构。
像素电极624在接触孔623中通过布线618连接到TFT628。此外，像素电极626在接触孔627中通过布线619连接到TFT629。TFT628的栅极布线602和TFT629的栅极布线603彼此分离，以便可以提供不同的栅极信号。另一方面，TFT628和TFT629共同使用用作数据线的布线616。TFT628和TFT629可以适当地使用实施方式1所示的薄膜晶体管。另外，还设置有电容布线690。
像素电极624和像素电极626的形状不同，并且由槽缝625分离。以围绕放大为V字形的像素电极624的外侧的方式形成像素电极626。通过使用TFT628和TFT629使对像素电极624和像素电极626施加电压的时序不同，控制液晶的取向。图19示出该像素结构的等效电路。TFT628与栅极布线602连接，而TFT629与栅极布线603连接。通过将不同的栅极信号分别提供到栅极布线602和栅极布线603，可以使TFT628和TFT629的工作时序不同。
在相对衬底601上形成有遮光膜632、第二着色膜636、相对电极640。此外，在第二着色膜636和相对电极640之间形成有平坦化膜637，以便防止液晶的取向混乱。图18示出相对衬底一侧的结构。相对电极640是在不同的像素之间共同使用的电极，其中形成有槽缝641。通过将该槽缝641和像素电极624及像素电极626一侧的槽缝625以互相咬合的方式配置，可以有效地产生倾斜电场且控制液晶的取向。由此，可以根据各个位置使液晶取向的方向不同，以扩大视角。
通过使像素电极624、液晶层650、以及相对电极640彼此重叠，形成第一液晶元件。此外，通过像素电极626、液晶层650、以及相对电极640彼此重叠，形成第二液晶元件。另外，采用在一个像素中设置有第一液晶元件和第二液晶元件的多畴结构。
接着，示出横向电场方式的液晶显示装置。横向电场方式是通过对于单元内的液晶分子向水平方向施加电场而驱动液晶来进行灰度级表达的方式。通过采用该方式，可以将视角扩大到大约180°。在下面的说明中，对于采用横向电场方式的液晶显示装置进行说明。
图20示出将形成有TFT628和连接到它的像素电极624的衬底600和相对衬底601重叠并注入液晶的状态。相对衬底601形成有遮光膜632、第二着色膜636、平坦化膜637等。因为像素电极位于衬底600一侧，不设置在相对衬底601一侧。在衬底600和相对衬底601之间形成有液晶层650。
在衬底600上形成第一像素电极607、连接到第一像素电极607的电容布线604、以及实施方式1所示的TFT628。第一像素电极607可以使用与实施方式1所示的像素电极77相同的材料。此外，第一像素电极607以大致区划为像素的形状的状态而形成。注意，在第一像素电极607及电容布线604上形成栅极绝缘膜606。
TFT628的布线616、布线618形成在栅极绝缘膜606上。布线616是在液晶显示面板中传送视频信号的数据线，也是向一个方向延伸的布线的同时，还与源区域610连接而成为源极及漏极中的一方电极。布线618成为源极及漏极中的另一方电极且是与第二像素电极624连接的布线。
在布线616、布线618上形成第二绝缘膜620。此外，在绝缘膜620上形成通过绝缘膜620中的接触孔与布线618连接的第二像素电极624。像素电极624使用与实施方式1所示的像素电极77同样的材料形成。
通过上述方法，在衬底600上形成TFT628和与它连接的第二像素电极624。注意，保持电容形成在第一像素电极607和第二像素电极624之间。
图21是示出像素电极的结构的平面图。图20示出对应于图21所示的切断线O-P的截面结构。在像素电极624中，设置槽缝625。槽缝625用作控制液晶的取向。在此情况下，在第一像素电极607和第二像素电极624之间产生电场。在第一像素电极607和第二像素电极624之间形成有栅极绝缘膜606，但是栅极绝缘膜606的厚度为50nm至200nm，与厚度为2μm至10μm的液晶层相比充分薄，因此实际上沿与衬底600平行的方向(水平方向)产生电场。由该电场控制液晶的取向。通过利用该与衬底大致平行的方向的电场使液晶分子向水平方向旋转。在此情况下，由于液晶分子在任何状态下都处于水平状态，所以因观看角度的对比度等的影响很少，从而扩大视角。此外，因为第一像素电极607和第二像素电极624都是具有透光性的电极，所以可以提高开口率。
接着，示出横向电场方式的液晶显示装置的其他一例。
图22和图23示出IPS(In-Plane Switching)方式的液晶显示装置的像素结构。图23是平面图，而图22示出对应于图23所示的截断线I-J的截面结构。在下面的说明中，参照上述两个附图进行说明。
图22示出形成有TFT628及连接到该TFT628的像素电极624的衬底600和相对衬底601彼此重叠并注入液晶的状态。相对衬底601形成有遮光膜632、第二着色膜636、平坦化膜637等。像素电极位于衬底600一侧，而不设置在相对衬底601一侧。在衬底600和相对衬底601之间形成有液晶层650。
在衬底600上形成共同电位线609、以及实施方式1所示的TFT628。共同电位线609可以与TFT628的栅极布线602同时形成。此外，第一像素电极607以大致区分为像素形状的状态而形成。
TFT628的布线616、布线618形成在栅极绝缘膜606上。布线616是在液晶显示面板中传送视频信号的数据线，且是向一个方向延伸的布线，同时，还与源区域610连接而成为源极及漏极中的一方电极。布线618成为源极及漏极中的另一方电极且是与第二像素电极624连接的布线。
在布线616、布线618上形成第二绝缘膜620。此外，在绝缘膜620上形成通过绝缘膜620中的接触孔623与布线618连接的第二像素电极624。像素电极624使用与实施方式1所示的像素电极77同样的材料形成。注意，如图23所示，形成像素电极624，以便在像素电极624和与共同电位线609同时形成的梳形电极之间产生横向电场。另外，像素电极624被形成为其梳齿部和与共同电位线609同时形成的梳形电极互相咬合。
当施加到像素电极624的电位与共同电位线609的电位之间产生电场时，由该电场控制液晶的取向。通过利用该大致平行于衬底的方向的电场使液晶分子向水平方向旋转。在此情况下，由于液晶分子在任何状态下都处于水平状态，所以因观看角度的对比度等的影响很少，从而扩大视角。
通过上述方法，在衬底600上形成TFT628以及与它连接的像素电极624。保持电容通过在共同电位线609和电容电极615之间设置栅极绝缘膜606而形成。电容电极615和像素电极624通过接触孔633相互连接。
接着，示出TN型的液晶显示装置的方式。
图24和图25示出TN型液晶显示装置的像素结构。图25是平面图，而图24示出对应于图25所示的沿着切断线K-L的截面结构。在下面的说明中，参照上述两个附图进行说明。
像素电极624在接触孔623中通过布线618与TFT628连接。用作数据线的布线616与TFT628连接。作为TFT628，可以应用实施方式1所示的TFT的任何一种。
像素电极624通过使用实施方式1所示的像素电极77形成。
在相对衬底601上形成有遮光膜632、第二着色膜636、相对电极640。此外，在第二着色膜636和相对电极640之间形成平坦化膜637，以便防止液晶的取向混乱。液晶层650形成在像素电极624和相对电极640之间。
通过使像素电极624、液晶650、以及相对电极640彼此重叠，形成液晶元件。
此外，在衬底600或相对衬底601上也可以形成有颜色滤光片、用来防止旋错(disclination)的屏蔽膜(黑矩阵)等。此外，在与衬底600的形成有薄膜晶体管的面相反的面上贴附偏振片，而在与相对衬底601的形成有相对电极640的面相反的面上贴附偏振片。
通过上述工序，可以制造液晶显示装置。由于本实施方式的液晶显示装置使用截止电流少且电特性和可靠性高的薄膜晶体管，因此是对比度高且可见度高的液晶显示装置。此外，因为采用使用没有激光晶化工序的微晶半导体膜的薄膜晶体管，所以可以批量生产性高地制造可见度高的液晶显示装置。
实施方式8
接着，下面示出作为本发明的显示装置的一种方式的显示面板结构。在本实施方式中，对液晶显示面板(也称为液晶面板)和发光显示面板(也称为发光面板)进行说明，该液晶显示面板是具有液晶显示元件作为显示元件的液晶显示装置的一种方式，该发光显示面板是具有发光元件作为显示元件的显示装置的一种方式。
图6A示出另行仅形成信号线驱动电路6013且与形成在衬底6011上的像素部6012连接的发光显示面板的方式。像素部6012及扫描线驱动电路6014通过采用使用微晶半导体膜的薄膜晶体管形成。通过采用跟使用微晶半导体膜的薄膜晶体管比起来可以获得高迁移率的晶体管来形成信号线驱动电路，可以使被要求比扫描线驱动电路高的驱动频率的信号线驱动电路的工作稳定。注意，信号线驱动电路6013也可以是使用单晶半导体的晶体管、使用多晶半导体的薄膜晶体管、或使用SOI的晶体管。对于像素部6012、信号线驱动电路6013、扫描线驱动电路6014通过FPC6015分别供给电源电位、各种信号等。
此外，信号线驱动电路及扫描线驱动电路也可以一起形成在与像素部相同的衬底上。
另外，在另行形成驱动电路的情况下，不一定需要将形成有驱动电路的衬底贴附在形成有像素部的衬底上，例如也可以贴附在FPC上。图6B示出发光装置面板的方式，在该发光装置面板中另行仅形成信号线驱动电路6023，且与在衬底6021上形成有的像素部6022及扫描线驱动电路6024连接。像素部6022及扫描线驱动电路6024通过采用使用微晶半导体膜的薄膜晶体管形成。信号线驱动电路6023通过FPC6025与像素部6022连接。对于像素部6022、信号线驱动电路6023、扫描线驱动电路6024通过FPC6025分别供给电源电位、各种信号等。
此外，也可以通过采用使用微晶半导体膜的薄膜晶体管仅将信号线驱动电路的一部分或扫描线驱动电路的一部分形成在与像素部相同的衬底上，并且另行形成其他部分并使它电连接到像素部。图6C示出一种发光装置面板的方式。在该发光装置面板中，在与像素部6032、扫描线驱动电路6034相同的衬底6031上形成信号线驱动电路所具有的模拟开关6033a，并且在不同的衬底上另行形成信号线驱动电路所具有的移位寄存器6033b并彼此贴合。像素部6032及扫描线驱动电路6034通过采用使用微晶半导体膜的薄膜晶体管形成。信号线驱动电路所具有的移位寄存器6033b通过FPC6035与像素部6032连接。对于像素部6032、信号线驱动电路、扫描线驱动电路6034通过FPC6035分别供给电源电位、各种信号等。
如图6A至6C所示，在本发明的发光装置中，可以在与像素部相同的衬底上通过采用使用微晶半导体膜的薄膜晶体管形成驱动电路的一部分或全部。
注意，另行形成的衬底的连接方法没有特别的限制，可以使用已知的COG方法、引线键合方法、或TAB方法等。此外，若是能够电连接，连接位置不局限于图6A至6C所示的位置。另外，也可以另行形成控制器、CPU、存储器等而连接。
注意，用于本发明的信号线驱动电路不局限于只具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关之外，也可以具有其他电路如缓冲器、电平转移器、源极跟随器等。此外，不一定需要设置移位寄存器和模拟开关，例如既可以使用如译码器电路那样能够选择信号线的其他电路代替移位寄存器，又可以使用锁存器等代替模拟开关。
接下来，对于相当于本发明的显示装置的一种方式的发光显示面板的外观及截面，使用图11A和11B进行说明。图11A是通过使用密封剂将形成在第一衬底上的使用微晶半导体膜的薄膜晶体管及发光元件密封在第一衬底与第二衬底之间的面板的俯视图，图11B相当于图11A的沿A-A′的截面图。
以围绕在第一衬底4501上设置的像素部4502和扫描线驱动电路4504的方式设置有密封剂4505。另外，在像素部4502和扫描线驱动电路4504上设置有第二衬底4506。因此，像素部4502和扫描线驱动电路4504与填料4507一起由第一衬底4501、密封剂4505、以及第二衬底4506密封。另外，在第一衬底4501上与由密封剂4505围绕的区域不同的区域中安装有在另行准备的衬底上由多晶半导体膜形成的信号线驱动电路4503。注意，虽然在本实施方式中，对于将具有使用多晶半导体膜的薄膜晶体管的信号线驱动电路贴合到第一衬底4501的一例进行说明，但是也可以由使用单晶半导体的晶体管形成信号线驱动电路并贴合。图11B例示包含于信号线驱动电路4503的由多晶半导体膜形成的薄膜晶体管4509。
另外，设置在第一衬底4501上的像素部4502和扫描线驱动电路4504具有多个薄膜晶体管，图1 1B例示包含于像素部4502的薄膜晶体管4510。注意，在本实施方式中，虽然假定薄膜晶体管4510为驱动TFT，但是薄膜晶体管4510既可以为电流控制TFT，又可以为擦除TFT。薄膜晶体管4510相当于使用微晶半导体膜的薄膜晶体管，可以通过与实施方式1至4所示的工序同样制造。
另外，附图标记4511相当于发光元件，发光元件4511所具有的像素电极与薄膜晶体管4510的源电极或漏电极通过布线4517电连接。在本实施方式中发光元件4511的共同电极和具有透光性的导电膜4512电连接。注意，发光元件4511的结构不局限于本实施方式所示的结构。根据从发光元件4511取出的光的方向或薄膜晶体管4510的极性等，可以适当地改变发光元件4511的结构。
此外，供给给另行形成的信号线驱动电路4503和扫描线驱动电路4504或像素部4502的各种信号及电位，虽然图11B所示的截面图中未图示，但是通过引导布线4514及引导布线4515从FPC4518提供。
在本实施方式中，连接端子4516由与发光元件4511所具有的像素电极相同的导电膜形成。另外，引导布线4514、引导布线4515由与布线4517相同的导电膜形成。
连接端子4516与FPC4518所具有的端子通过各向异性导电膜4519电连接。
作为位于来自发光元件4511的光的取出方向的衬底必须为透明。在此情况下，使用玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等具有透光性的材料。
另外，作为填料4507除了氮或氩等惰性的气体之外，还可以使用紫外线硬化树脂或热硬化树脂，即可以使用PVC(聚氯乙烯)、丙烯、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(ethylene vinyl acetate，即乙烯-醋酸乙烯酯)。在本实施方式中作为填料使用氮。
另外，若有需要，也可以在发光元件的射出表面一侧适当地提供诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、以及颜色滤光片等的光学膜。另外，也可以在偏振片或圆偏振片上提供抗反射膜。例如，可以执行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的。
注意，图11A和11B示出另行形成信号线驱动电路4503并安装到第一衬底4501上的一例，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路并安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
接下来，对于相当于本发明的液晶显示装置的一种方式的液晶显示面板的外观及截面，使用图26A和26B进行说明。图26A是通过使用密封剂4005将形成在第一衬底4001上的具有微晶半导体膜的薄膜晶体管4010及液晶元件4013密封在第一衬底4001与第二衬底4006之间的面板的俯视图，图26B相当于图26A的沿M-N′的截面图。
以围绕在第一衬底4001上设置的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶4008一起由第一衬底4001、密封剂4005、以及第二衬底4006密封。另外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有在另行准备的衬底上由多晶半导体膜形成的信号线驱动电路4003。注意，虽然在本实施方式中，对于将具有使用多晶半导体膜的薄膜晶体管的信号线驱动电路贴合到第一衬底4001的一例进行说明，但是也可以由使用单晶半导体的晶体管形成信号线驱动电路并贴合。图26A和26B例示包含于信号线驱动电路4003的由多晶半导体膜形成的薄膜晶体管4009。
另外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图26B例示包含于像素部4002的薄膜晶体管4010。薄膜晶体管4010相当于使用微晶半导体膜的薄膜晶体管，可以与实施方式1至4所示的工序同样制造。
另外，附图标记4013相当于液晶元件，液晶元件4013所具有的像素电极4030与薄膜晶体管4010通过布线4040和布线4041电连接。而且液晶元件4013的相对电极4031形成在第二衬底4006上。像素电极4030、相对电极4031、液晶4008彼此重叠的部分相当于液晶元件4013。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型为不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-ReinforcedPlastics，即纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。另外，也可以采用由PVF薄膜或聚酯薄膜夹着铝箔的结构的薄片。
另外，附图标记4035是球状的隔离物，用于控制像素电极4030和相对电极4031之间的距离(单元间隙)而设置。注意，也可以使用通过对绝缘膜有选择性地进行蚀刻来获得的隔离物。
此外，供给给另行形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位，通过引导布线4014及引导布线4015从FPC4018提供。
在本实施方式中，连接端子4016由与液晶元件4013所具有的像素电极4030相同的导电膜形成。另外，引导布线4014、引导布线4015由与布线4041相同的导电膜形成。
连接端子4016与FPC4018所具有的端子通过各向异性导电膜4019电连接。
注意，虽然未图示，本实施方式所示的液晶显示装置可以具有定向膜、偏振片，进而也可以具有颜色滤光片、屏蔽膜。
注意，图26A和26B也示出另行形成信号线驱动电路4003并安装到第一衬底4001上的一例，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路并安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式9
根据本发明而获得的显示装置等可以用于各种模块(有源矩阵型EL模块、有源矩阵型液晶模块)上。换句话说，对于显示部分安装有上述各种模块的所有电子设备均可以实施本发明。
作为这种电子设备，可以举出影像拍摄装置如摄像机和数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航系统、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图7A至7D示出了其一例。
图7A表示电视装置。如图7A所示可以将显示模块组装在框体中来完成电视装置。将安装有FPC的显示面板还称为显示模块。由显示模块形成主画面2003，作为其他附属器件还具有扬声器部分2009、操作开关等。如上所述，可以完成电视装置。
如图7A所示，在框体2001中组装利用显示元件的显示用面板2002，并且可以由接收机2005接收普通的电视广播，而且通过介于调制解调器2004连接到有线或无线方式的通讯网络，还可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的信息通讯。电视装置的操作可以由组装在框体中的开关或另外的遥控装置2006进行，并且该遥控装置2006也可以设置有显示输出信息的显示部分2007。
另外，电视装置还可以附加有如下结构：除了主画面2003以外，使用第二显示用面板形成辅助画面2008，而显示频道或音量等。在该结构中，也可以采用优越于视角的发光显示面板形成主画面2003，并且采用能够以低耗电量进行显示的液晶显示面板形成辅助画面。另外，为了优先地减小耗电量，也可以采用如下结构：使用液晶显示面板形成主画面2003，使用发光显示面板形成辅助画面，并且辅助画面能够点亮和熄灭。
图8示出表示电视装置的主要结构的框图。在显示面板900中，形成有像素部901。信号线驱动电路902和扫描线驱动电路903也可以由COG方式安装在具备像素部901的衬底上。
作为其他外部电路的结构，在图像信号的输入一侧包括图像信号放大电路905、图像信号处理电路906、以及控制电路907等。该图像信号放大电路905放大由调谐器904接收的信号中的视频信号，该图像信号处理电路906将从图像信号放大电路905输出的信号转换为与红、绿、蓝每种颜色相应的色信号，该控制电路907将该图像信号转换为驱动器IC的输入规格。控制电路907将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，也可以具有如下结构，即在信号线一侧设置信号分割电路908，并且将输入数字信号分成m个来供给。
由调谐器904接收的信号中的音频信号传送到音频信号放大电路909，并且其输出经过音频信号处理电路910供给到扬声器913。控制电路911从输入部912接收接收站(接收频率)和音量的控制信息，并且将信号传送到调谐器904、音频信号处理电路910。
当然，本发明不局限于电视装置，并且可以适用于各种各样的用途，如个人计算机的监视器、大面积的显示媒体如火车站或机场等的信息显示板或者街头上的广告显示板等。
图7B示出移动电话机2301的一个例子。该移动电话机2301包括显示部2302、操作部2303等构成。在显示部2302中，通过应用上述实施方式所说明的显示装置可以提高批量生产性。
此外，图7C所示的便携式计算机包括主体2401、显示部2402等。通过将上述实施方式所示的显示装置应用于显示部2402，可以提高批量生产性。
图7D是台式照明设备，包括照明部2501、灯罩2502、可变臂(adjustablearm)2503、支柱2504、台子2505、电源2506。该台式照明设备通过将使用本发明的制造装置形成的显示装置用于其照明部2501来制造。注意，照明设备还包括固定在天花板上的照明设备或挂壁式照明设备等。借助于本发明的制造装置，可以大幅度地降低制造成本，从而可以提供廉价的台式照明设备。
本申请基于2007年7月6日在日本专利局提交的日本专利申请序列号2007-179095，在此引用其全部内容作为参考。

Claims (19)

1.一种半导体装置的制造方法，包括如下工序：
在衬底上形成栅极绝缘膜；
在所述栅极绝缘膜上形成微晶半导体膜；以及
在所述微晶半导体膜上形成非晶半导体膜，
其中通过在对所述栅极绝缘膜的表面使氢等离子体起作用时引入氢化硅气体或卤化硅气体，在所述栅极绝缘膜的表面上生成结晶核，并且通过增加所述氢化硅气体或所述卤化硅气体的流量，而形成所述微晶半导体膜。
2.根据权利要求1所述的半导体装置的制造方法，其中所述微晶半导体膜的氧的浓度为5×1019cm-3以下，并且所述微晶半导体膜的氮的浓度和碳的浓度分别为1×1018cm-3以下。
3.根据权利要求1所述的半导体装置的制造方法，其中所述微晶半导体膜的厚度为厚于0nm且50nm以下。
4.根据权利要求1所述的半导体装置的制造方法，其中所述非晶半导体膜的厚度为150nm以上且400nm以下。
5.根据权利要求1所述的半导体装置的制造方法，其中在反应室中形成所述微晶半导体膜，并且在形成所述微晶半导体膜之前将氢气体或硅烷气体引入到所述反应室。
6.根据权利要求1所述的半导体装置的制造方法，其中在反应室中形成所述微晶半导体膜，并且在形成所述微晶半导体膜之前在所述反应室的内壁上形成保护膜。
7.一种半导体装置的制造方法，包括如下工序：
在衬底上形成栅极绝缘膜；
在所述栅极绝缘膜上形成微晶半导体膜；以及
在所述微晶半导体膜上形成非晶半导体膜，
其中通过在对所述栅极绝缘膜的表面使氢等离子体起作用时引入氢化硅气体或卤化硅气体，在所述栅极绝缘膜的表面上生成结晶核，并且通过增加所述氢化硅气体或所述卤化硅气体的流量，而形成所述微晶半导体膜，
并且在将所述栅极绝缘膜的表面不暴露在大气中的状态下形成所述微晶半导体膜，
并且在将所述微晶半导体膜的表面不暴露在大气中的状态下形成所述非晶半导体膜。
8.根据权利要求7所述的半导体装置的制造方法，其中所述微晶半导体膜的氧的浓度为5×1019cm-3以下，并且所述微晶半导体膜的氮的浓度和碳的浓度分别为1×1018cm-3以下。
9.根据权利要求7所述的半导体装置的制造方法，其中所述微晶半导体膜的厚度为厚于0nm且50nm以下。
10.根据权利要求7所述的半导体装置的制造方法，其中所述非晶半导体膜的厚度为150nm以上且400nm以下。
11.根据权利要求7所述的半导体装置的制造方法，其中在反应室中形成所述微晶半导体膜，并且在形成所述微晶半导体膜之前将氢气体或硅烷气体引入到所述反应室。
12.根据权利要求7所述的半导体装置的制造方法，其中在反应室中形成所述微晶半导体膜，并且在形成所述微晶半导体膜之前在所述反应室的内壁上形成保护膜。
13.一种半导体装置的制造方法，包括如下工序：
在衬底上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成微晶半导体膜；
在所述微晶半导体膜上形成非晶半导体膜；
在所述非晶半导体膜上形成添加有杂质的半导体膜；
在所述添加有杂质的半导体膜上形成源电极及漏电极；
通过选择性地蚀刻所述添加有杂质的半导体膜和所述非晶半导体膜来形成源区域及漏区域和槽部；以及
在所述源电极及漏电极上形成像素电极，
其中通过在对所述栅极绝缘膜的表面使氢等离子体起作用时引入氢化硅气体或卤化硅气体，在所述栅极绝缘膜的表面上生成结晶核，并且通过增加所述氢化硅气体或所述卤化硅气体的流量，而形成所述微晶半导体膜，
并且在将所述栅极绝缘膜的表面不暴露在大气中的状态下形成所述微晶半导体膜，
并且在将所述微晶半导体膜的表面不暴露在大气中的状态下形成所述非晶半导体膜。
14.根据权利要求13所述的半导体装置的制造方法，其中所述微晶半导体膜的氧的浓度为5×1019cm-3以下，并且所述微晶半导体膜的氮的浓度和碳的浓度分别为1×1018cm-3以下。
15.根据权利要求13所述的半导体装置的制造方法，其中所述微晶半导体膜的厚度为厚于0nm且50nm以下。
16.根据权利要求13所述的半导体装置的制造方法，其中所述非晶半导体膜的厚度为150nm以上且400nm以下。
17.根据权利要求13所述的半导体装置的制造方法，其中在反应室中形成所述微晶半导体膜，并且在形成所述微晶半导体膜之前将氢气体或硅烷气体引入到所述反应室。
18.根据权利要求13所述的半导体装置的制造方法，其中在反应室中形成所述微晶半导体膜，并且在形成所述微晶半导体膜之前在所述反应室的内壁上形成保护膜。
19.根据权利要求13所述的半导体装置的制造方法，其中在将所述菲晶半导体膜的表面不暴露在大气中的状态下形成所述添加有杂质的半导体膜。
CN200810130433.3A 2007-07-06 2008-07-04 半导体装置的制造方法 Expired - Fee Related CN101339905B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007179095 2007-07-06
JP2007-179095 2007-07-06
JP2007179095 2007-07-06

Publications (2)

Publication Number Publication Date
CN101339905A true CN101339905A (zh) 2009-01-07
CN101339905B CN101339905B (zh) 2012-03-28

Family

ID=40213932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810130433.3A Expired - Fee Related CN101339905B (zh) 2007-07-06 2008-07-04 半导体装置的制造方法

Country Status (4)

Country Link
US (2) US7998800B2 (zh)
JP (4) JP2009038357A (zh)
CN (1) CN101339905B (zh)
TW (1) TWI479566B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937932A (zh) * 2009-06-26 2011-01-05 株式会社半导体能源研究所 薄膜晶体管及其制造方法
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器
CN103765558A (zh) * 2011-08-31 2014-04-30 东京毅力科创株式会社 成膜方法及存储介质
US9559122B2 (en) 2012-06-05 2017-01-31 Innolux Corporation Thin film transistor substrate and display
CN112599414A (zh) * 2019-10-01 2021-04-02 东京毅力科创株式会社 基片处理方法、半导体器件的制造方法和等离子体处理装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
TWI476917B (zh) 2009-04-16 2015-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101730347B1 (ko) * 2009-09-16 2017-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2306234A3 (de) * 2009-10-02 2011-06-22 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. Optischer Aliasfilter, Pixelsensoranordnung und digitale Aufnahmevorrichtung
WO2011052382A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
CN102655115A (zh) * 2011-03-18 2012-09-05 北京京东方光电科技有限公司 一种tft阵列基板、及其制作方法和制造设备
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102881701B (zh) * 2012-09-19 2015-01-07 北京京东方光电科技有限公司 一种tft平板x射线传感器及其制造方法
CN103094295B (zh) * 2013-01-23 2016-05-25 北京京东方光电科技有限公司 平板探测器及其制作方法、摄像装置
JP6571585B2 (ja) * 2015-06-08 2019-09-04 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
US10515905B1 (en) * 2018-06-18 2019-12-24 Raytheon Company Semiconductor device with anti-deflection layers

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05226656A (ja) 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Industrial Co Ltd
JP2933879B2 (ja) * 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
JP3638346B2 (ja) * 1995-09-06 2005-04-13 東芝電子エンジニアリング株式会社 液晶表示素子
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JPH09325342A (ja) * 1996-05-31 1997-12-16 Toshiba Corp 液晶表示素子及びその製造方法
JPH10170959A (ja) * 1996-12-16 1998-06-26 Casio Comput Co Ltd 液晶表示装置
JPH10325965A (ja) * 1997-03-26 1998-12-08 Toshiba Corp 液晶表示素子
KR100560049B1 (ko) * 1997-05-10 2006-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JP2000267141A (ja) * 1999-03-19 2000-09-29 Fujitsu Ltd 液晶表示装置及び液晶表示装置の駆動方法
JP4215905B2 (ja) * 1999-02-15 2009-01-28 シャープ株式会社 液晶表示装置
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001042337A (ja) * 1999-07-28 2001-02-16 Sharp Corp 液晶表示素子ならびにその製造方法
JP2001330849A (ja) * 2000-05-18 2001-11-30 Nec Corp 液晶表示装置
KR100816333B1 (ko) * 2001-08-30 2008-03-24 삼성전자주식회사 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
JP2003255323A (ja) * 2002-03-04 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003280000A (ja) * 2002-03-20 2003-10-02 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
JP2004354940A (ja) * 2003-05-30 2004-12-16 Sharp Corp 液晶表示装置
TWI399580B (zh) * 2003-07-14 2013-06-21 半導體能源研究所股份有限公司 半導體裝置及顯示裝置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP4044090B2 (ja) * 2003-12-26 2008-02-06 シャープ株式会社 カラーフィルタ基板及びそれを備えた液晶表示装置、並びにカラーフィルタ基板の製造方法
JP4134106B2 (ja) * 2004-06-11 2008-08-13 シャープ株式会社 カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置
JP4948420B2 (ja) * 2005-11-24 2012-06-06 シャープ株式会社 アクティブマトリクス基板とそのアクティブマトリクス基板を備えた表示装置、及び液晶パネルとその液晶パネルを備えた表示装置並びにテレビ受像器
KR101278477B1 (ko) * 2006-11-07 2013-06-24 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937932A (zh) * 2009-06-26 2011-01-05 株式会社半导体能源研究所 薄膜晶体管及其制造方法
US8956934B2 (en) 2009-06-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
CN101937932B (zh) * 2009-06-26 2015-05-27 株式会社半导体能源研究所 薄膜晶体管及其制造方法
CN103765558A (zh) * 2011-08-31 2014-04-30 东京毅力科创株式会社 成膜方法及存储介质
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器
US9559122B2 (en) 2012-06-05 2017-01-31 Innolux Corporation Thin film transistor substrate and display
CN112599414A (zh) * 2019-10-01 2021-04-02 东京毅力科创株式会社 基片处理方法、半导体器件的制造方法和等离子体处理装置

Also Published As

Publication number Publication date
JP2019079073A (ja) 2019-05-23
US7998800B2 (en) 2011-08-16
US20110287592A1 (en) 2011-11-24
US8389343B2 (en) 2013-03-05
TWI479566B (zh) 2015-04-01
US20090011551A1 (en) 2009-01-08
JP2016170417A (ja) 2016-09-23
JP2014115668A (ja) 2014-06-26
JP2009038357A (ja) 2009-02-19
CN101339905B (zh) 2012-03-28
TW200910454A (en) 2009-03-01

Similar Documents

Publication Publication Date Title
CN101339905A (zh) 半导体装置的制造方法
CN102790075B (zh) 显示装置以及显示装置的制造方法
CN102184969B (zh) 薄膜晶体管
CN101315884B (zh) 半导体装置及显示装置的制造方法
CN102903759B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
JP5395384B2 (ja) 薄膜トランジスタの作製方法
CN101355089B (zh) 显示装置
CN101369541B (zh) 半导体器件的制造方法
CN101369604A (zh) 半导体装置及其制造方法
CN101409236A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328

Termination date: 20200704

CF01 Termination of patent right due to non-payment of annual fee