CN101308876A - 存储器结构及其操作方法 - Google Patents
存储器结构及其操作方法 Download PDFInfo
- Publication number
- CN101308876A CN101308876A CN200710102076.5A CN200710102076A CN101308876A CN 101308876 A CN101308876 A CN 101308876A CN 200710102076 A CN200710102076 A CN 200710102076A CN 101308876 A CN101308876 A CN 101308876A
- Authority
- CN
- China
- Prior art keywords
- memory structure
- layer
- charge trapping
- checking step
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 230000000903 blocking effect Effects 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 35
- 238000002955 isolation Methods 0.000 claims description 28
- 230000008521 reorganization Effects 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000002407 reforming Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 10
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 230000003068 static effect Effects 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 5
- 230000005641 tunneling Effects 0.000 claims description 4
- 238000011017 operating method Methods 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种存储器结构，包括基底、电荷捕捉层、阻挡层、导体层及两个掺杂区。电荷捕捉层配置于基底上。阻挡层配置于电荷捕捉层上。导体层配置于阻挡层上。掺杂区分别配置于导体层两侧的基底中。
Description
技术领域
本发明是有关于一种存储器结构，且特别是有关于一种电荷捕捉式的随机存取存储器结构及其操作方法。
背景技术
由于通讯科技的发达与网际网络的兴起，加速了人们对资讯的交流及处理上的需求，特别是大容量的影音数据传输及快速的传输速度等需求。另一方面，面对全球化的竞争，工作环境已超越了办公环境，而可能随时需要往世界的某地去，此时又需要大量的资讯来作其行动及决策上的支援。于是乎，可携式数字装置，例如：数字笔记电脑/NB、个人数字助理/PDA、电子书/e-Book、手机/Mobile Phone、数码相机/DSC等「行动平台(mobileplatform)」，此些可携式数字装置的需求性已大幅度地成长。而存取上述数字产品的储存装置，相对而言亦会大幅度地提高需求量。
自从1990年起，以「半导体储存技术」(semiconductor storage)为主而开发出来的存储器，已成为现今储存媒体的新兴技术。为了因应对于存储器的需求量将随着大量数据储存或传输而日益增加，所以开发新型态的存储器元件有其相当重要的意义和价值。
发明内容
有鉴于此，本发明的目的就是在提供一种存储器结构，可有效地降低存储单元的体积及制程的复杂度。
本发明的另一目的是提供一种立体存储器结构，能大幅提升存储器元件的积集度。
本发明的又一目的是提供一种存储器结构的操作方法，具有较快的程序化及抹除的速度。
本发明的再一目的是提供一种存储器结构的操作方法，具有较佳的数据保存时间(retention time)，而能降低电力的消耗。
本发明提出一种存储器结构，包括基底、电荷捕捉层、阻挡层、导体层及两个掺杂区。电荷捕捉层配置于基底上。阻挡层配置于电荷捕捉层上。导体层配置于阻挡层上。掺杂区分别配置于导体层两侧的基底中。
依照本发明的一实施例所述，在上述的存储器结构中，基底包括硅基底。
依照本发明的一实施例所述，在上述的存储器结构中，硅基底包括单晶硅基底或多晶硅基底。
依照本发明的一实施例所述，在上述的存储器结构中，电荷捕捉层的材料包括高介电常数捕捉材料。
依照本发明的一实施例所述，在上述的存储器结构中，电荷捕捉层的材料包括氮化硅、氧化铝或氧化铪。
依照本发明的一实施例所述，在上述的存储器结构中，阻挡层的材料包括高介电常数阻挡材料。
依照本发明的一实施例所述，在上述的存储器结构中，阻挡层的材料包括氧化硅、氮化硅、氧化铝或氧化铪。
依照本发明的一实施例所述，在上述的存储器结构中，导体层的材料包括掺杂多晶硅或金属。
依照本发明的一实施例所述，在上述的存储器结构中，存储器结构为动态随机存取存储器(dynamic random access memory，DRAM)或静态随机存取存储器(static random access memory，SRAM)。
本发明提出一种立体存储器结构，包括基底、第一隔离层及第一存储器结构。第一隔离层配置于基底上。第一存储器结构，包括多晶硅基底、电荷捕捉层、阻挡层、导体层及两个掺杂区。多晶硅基底配置于第一隔离层上。电荷捕捉层配置于多晶硅基底上。阻挡层配置于电荷捕捉层上。导体层配置于阻挡层上。掺杂区分别配置于导体层两侧的多晶硅基底中。
依照本发明的一实施例所述，在上述的立体存储器结构中，更包括第二隔离层及第二存储器结构。第二隔离层配置于第一存储器结构上。第二存储器结构配置于第二隔离层上，且具有与第一存储器结构相同的结构。
依照本发明的一实施例所述，在上述的立体存储器结构中，第二隔离层的材料包括氧化硅。
依照本发明的一实施例所述，在上述的立体存储器结构中，第二存储器结构为动态随机存取存储器或静态随机存取存储器。
依照本发明的一实施例所述，在上述的立体存储器结构中，基底包括硅基底。
依照本发明的一实施例所述，在上述的立体存储器结构中，基底上具有半导体元件。
依照本发明的一实施例所述，在上述的立体存储器结构中，半导体元件包括存储器或金氧半晶体管。
依照本发明的一实施例所述，在上述的立体存储器结构中，电荷捕捉层的材料包括高介电常数捕捉材料。
依照本发明的一实施例所述，在上述的立体存储器结构中，电荷捕捉层的材料包括氮化硅、氧化铝或氧化铪。
依照本发明的一实施例所述，在上述的立体存储器结构中，阻挡层的材料包括高介电常数阻挡材料。
依照本发明的一实施例所述，在上述的立体存储器结构中，阻挡层的材料包括氧化硅、氮化硅、氧化铝或氧化铪。
依照本发明的一实施例所述，在上述的立体存储器结构中，导体层的材料包括掺杂多晶硅或金属。
依照本发明的一实施例所述，在上述的立体存储器结构中，第一隔离层的材料包括氧化硅。
依照本发明的一实施例所述，在上述的立体存储器结构中，第一存储器结构为动态随机存取存储器或静态随机存取存储器。
本发明提出一种存储器结构的操作方法，其中存储器结构包括基底、电荷捕捉层、阻挡层、导体层及两个掺杂区，电荷捕捉层配置于基底上，阻挡层配置于电荷捕捉层上，导体层配置于阻挡层上，掺杂区分别配置于导体层两侧的基底中。此方法包括先在导体层上施加第一电压。接着，在基底上施加第二电压。其中，第一电压与第二电压的电压差足以引发F-N隧穿(Fowler-Nordheim tunneling)效应，以使得电荷进入电荷捕捉层或从电荷捕捉层排出。
依照本发明的一实施例所述，在上述的存储器结构的操作方法中，第一电压为8伏特至20伏特，第二电压为0伏特。
依照本发明的一实施例所述，在上述的存储器结构的操作方法中，第一电压为-8伏特至-20伏特，第二电压为0伏特。
依照本发明的一实施例所述，在上述的存储器结构的操作方法中，电荷注入电荷捕捉层为程序化操作，而从电荷捕捉层排出电荷为抹除操作。
本发明提出另一种存储器结构的操作方法，其中存储器结构包括基底、电荷捕捉层、阻挡层、导体层及两个掺杂区，电荷捕捉层配置于基底上，阻挡层配置于电荷捕捉层上，导体层配置于阻挡层上，掺杂区分别配置于导体层两侧的基底中。此方法包括先对存储器结构进行第一程序化操作，使电荷进入电荷捕捉层。接着，当电荷捕捉层中的电荷流失时，对存储器结构进行重整操作。
依照本发明的另一实施例所述，在上述的存储器结构的操作方法中，重整操作包括先对存储器结构进行抹除操作。接着，对存储器结构进行第二程序化操作。
依照本发明的另一实施例所述，在上述的存储器结构的操作方法中，在进行抹除操作之后，重整操作更包括对存储器结构进行第三核对步骤，以确认抹除操作是否完成。当第三核对步骤的结果为已完成抹除操作时，则进行第二程序化操作。当第三核对步骤的结果为未完成抹除操作时，则继续进行抹除操作。
依照本发明的另一实施例所述，在上述的存储器结构的操作方法中，重整操作包括对存储器结构进行第二程序化操作。
依照本发明的另一实施例所述，在上述的存储器结构的操作方法中，在进行第一程序化操作之后，更包括对存储器结构进行第一核对步骤，以确认第一程序化操作是否完成。当第一核对步骤的结果为已完成第一程序化操作时，则结束第一程序化操作。当第一核对步骤的结果为未完成第一程序化操作时，则继续进行第一程序化操作。
依照本发明的另一实施例所述，在上述的存储器结构的操作方法中，在结束第一程序化操作之后，更包括对存储器结构进行第二核对步骤，以确认电荷捕捉层中的电荷是否流失。当第二核对步骤的结果为电荷捕捉层中的电荷已流失时，则进行重整操作。当第二核对步骤的结果为电荷捕捉层中的电荷未流失时，则继续进行第二核对步骤。
基于上述，由于本发明所提出的存储器结构是类似金氧半导体(MOS-like)的结构且不需要电容器，因此能降低存储单元的体积、制程的复杂度及制造成本。
另一方面，由于电荷是储存于存储器结构的电荷捕捉层中，因此具有较佳的数据保存时间(retention time)，能减少重整(refresh)操作的次数，进而降低电力的消耗。
另外，本发明所提出的立体存储器结构能够形成于已具有其他半导体元件的基底上，因此可以有效地提升存储器的积集度。
此外，本发明所提出的存储器结构的操作方法具有较快的程序化及抹除的速度，原因在于存储器结构的电荷捕捉层与基底之间并没有其他膜层存在。
再者，由于在本发明所提出的存储器结构的操作方法中包括重整操作，因此可以防止数据流失，而若是在对存储器结构进行操作时，加入核对步骤，则可以准确地掌握程序化操作与抹除操作的时机。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1所绘示为本发明一实施例的存储器结构的剖面图。
图2所绘示为本发明一实施例的立体存储器结构的剖面图。
图3所绘示为本发明一实施例的存储器结构的操作方法的流程图。
图4所绘示为本发明第一实施例的存储器结构的重整操作的流程图。
图5所绘示为本发明第二实施例的存储器结构的重整操作的流程图。
图6所绘示为本发明第三实施例的存储器结构的重整操作的流程图。
图7所绘示为本发明第四实施例的存储器结构的重整操作的流程图。
100：存储器结构 102、200：基底
104、214：电荷捕捉层 106、216：阻挡层
108、218：导体层 110、220：掺杂区
202：第一隔离层 204：第一存储器结构
206：半导体元件 208、230、236：接触窗
210、232、238：导线 212：多晶硅基底
222：第二隔离层 224：第二存储器结构
226、228、234：介电层
S100、S102、S200、S202、S204、S206、S300、S302、S400、S402、S404、S406、S408、S410、S412、S500、S502、S504、S506：步骤标号
具体实施方式
图1所绘示为本发明一实施例的存储器结构的剖面图。
请参照图1，存储器结构100包括基底102、电荷捕捉层104、阻挡层106、导体层108及掺杂区110。基底102例如是单晶硅基底或是多晶硅基底等硅基底。此外，在此技术领域具有通常知识者可视存储器的设计对基底102进行掺杂。
电荷捕捉层104配置于基底102上，用以捕捉电荷于其中，且例如是具有低阻障高度的特性。电荷捕捉层104的材料例如是氮化硅、氧化铝或氧化铪或其他高介电常数捕捉材料。在此，对于高介电常数的定义为高于氧化硅的介电常数(约3.9)。电荷捕捉层104的形成方法例如是化学气相沉积法。
阻挡层106配置于电荷捕捉层104上，用以阻挡电荷通过。阻挡层106例如是氧化硅、氮化硅、氧化铝、氧化铪或其他高介电常数阻挡材料。阻挡层106的形成方法例如是化学气相沉积法。
导体层108配置于阻挡层106上，用以作为栅极使用。导体层108的材料例如是掺杂多晶硅或金属。导体层108的形成方法例如是化学气相沉积法或物理气相沉积法，所使用的方法视所形成的材料而定。
掺杂区110配置于导体层108两侧的基底102中，用以作为源极/漏汲区使用。掺杂区110的形成方法例如是离子植入法。掺杂区110的掺质可为磷等n型掺质或是硼等p型掺质，在此技术领域具有通常知识者可视存储器的设计而进行调整。一般而言，掺杂区110与基底102为不同的掺杂型态。
由于存储器结构100的电荷捕捉层104与基底102之间并没有其他膜层，所以程序化操作及抹除操作的速度相当快，可达30纳秒(ns)以下。然而，储存于电荷捕捉层104会慢慢地流失，因此需要进行重整操作来防止数据流失。如此一来，使得存储器结构100具有随机存取存储器的特性，而可应用于动态随机存取存储器或静态随机存取存储器中。此外，存储器结构100是将电荷储存于电荷捕捉层104中，属于电荷捕捉式的存储器，因此数据的保存时间较长，能减少重整操作的次数，进而降低电力的消耗。
承上述，将本发明的存储器结构100应用于动态随机存取存储器时，称之为电荷捕捉式动态随机存取存储器(trapping DRAM，TDRAM)；将本发明的存储器结构100应用于静态随机存取存储器时，称之为电荷捕捉式静态随机存取存储器(trapping SRAM，TSRAM)。
由上述实施例可知，存储器结构100的结构相当简单，具有类似金氧半导体(MOS-like)晶体管的结构。当存储器结构100为TDRAM时，相较于现有习知的DRAM结构而言，存储器结构100不需要电容器，因此能降低存储单元的体积、制程的复杂度及制造成本。
图2所绘示为本发明一实施例的立体存储器结构的剖面图。
请同时参照图1及图2，立体存储器结构包括基底200、第一隔离层202及第一存储器结构204。基底200例如是单晶硅基底。在基底200上的介电层226中具有半导体元件206。半导体元件206例如是DRAM、SRAM或TDRAM等存储器，或是CMOS、NMOS或CMOS等金氧半晶体管。
在本实施例中，图2中所绘示的半导体元件206例如是与图1中的存储器结构100具有相同结构的TDRAM，且例如是借由介电层226中的接触窗208及介电层226上的导线210来对半导体元件206进行操作。
第一隔离层202配置于基底200上，用以隔离上下相邻的两个半导体元件。第一隔离层202的材料例如是氧化硅。第一隔离层202的形成方法例如是化学气相沉积法。
第一存储器结构204配置于第一隔离层202上，包括多晶硅基底212、电荷捕捉层214、阻挡层216、导体层218及掺杂区220，且例如是借由介电层228中的接触窗230及介电层228上的导线232来对第一存储器结构204进行操作。第一存储器结构204可为TDRAM或TSRAM。
多晶硅基底212配置于第一隔离层202上。多晶硅基底212的形成方法例如是化学气相沉积法。此外，在此技术领域具有通常知识者可视存储器的设计对多晶硅基底212进行掺杂。在第一存储器结构204中，除了将基底限定为多晶硅基底212之外，其余各构件皆与图1中的存储器结构100相似，在此不再赘述。
此外，立体存储器结构更包括第二隔离层222及第二存储器结构224。第二隔离层222配置于第一存储器结构204上，用以隔离上下相邻的两个半导体元件。第二隔离层222的材料例如是氧化硅。第二隔离层222的形成方法例如是化学气相沉积法。
第二存储器结构224配置于第二隔离层222上，具有与第一存储器结构204相同的结构，同样是以多晶硅基底作为基底，且例如是借由介电层234中的接触窗236及介电层234上的导线238来对第二存储器结构224进行操作。第二存储器结构224可为TDRAM或TSRAM。
由上述实施例可知，立体存储器结构是将使用多晶硅基底作为基底的存储器结构(如第一存储器结构204与第二存储器结构224)堆叠于基底200上，并利用如第一隔离层202与第二隔离层222的隔离层将上下相邻的两个半导体元件进行隔离，以形成立体的取存储器结构，可以有效地提升存储器的积集度。
虽然在此实施例中是以在基底200上堆叠两个使用多晶硅基底作为基底的存储器结构(如第一存储器结构204与第二存储器结构224)来进行说明，但是在此技术领域具有通常知识者可其需求自行调整以多晶硅基底作为基底的存储器结构的堆叠数量。
以下，将以图1中的存储器结构100为例，介绍本发明的存储器结构的操作方法。
图3所绘示为本发明一实施例的存储器结构的操作方法的流程图。
首先，请同时参照图1及图3，进行步骤S100，在导体层108上施加第一电压。接着，进行步骤S102，在基底102上施加第二电压。其中，第一电压与第二电压的电压差足以引发F-N隧穿效应，以使得电荷进入电荷捕捉层104或从电荷捕捉层104排出。电荷例如是电子或空穴。
在此，将电子注入电荷捕捉层104定义为程序化操作，从电荷捕捉层104排出电子定义为抹除操作，以对本实施例进行说明，但是上述对于程序化操作及抹除操作的定义并不用以限制本发明，在此技术领域具有通常知识者可依照需求自行定义之。
承上述，在对存储器结构100进行程序化操作时，在导体层108上所施加的第一电压例如是8伏特至20伏特，而在基底102上所施加的第二电压例如是0伏特，以引发F-N隧穿效应，使得电子进入电荷捕捉层104。另一方面，在对存储器结构100进行抹除操作时，在导体层108上所施加的第一电压例如是-8伏特至-20伏特，而在基底102上所施加的第二电压例如是0伏特，以引发F-N隧穿效应，使得电子从电荷捕捉层104排出。
由于存储器结构100的电荷捕捉层104与基底102之间并没有其他膜层的阻挡，因此存储器结构100进行程序化操作及抹除操作的速度相当快，可达30纳秒以下。
然而，储存于本发明所提出的存储器结构的电荷捕捉层中的电荷会慢慢地流失，因此在对此存储器结构进行操作时，必须不断的充电以进行数据的重整操作。以下，介绍对本发明的存储器结构进行重整操作的操作方法。
图4所绘示为本发明第一实施例的存储器结构的重整操作的流程图。
首先，请参照图4，进行步骤S200，对存储器结构进行第一程序化操作，使电荷进入电荷捕捉层。其中，所操作的存储器结构例如是图1中的存储器结构100。
接着，进行步骤S202，当电荷捕捉层中的电荷流失时，对存储器结构进行重整操作。其中，所进行的重整操作包括：先进行步骤S204，对存储器结构进行抹除操作。之后，进行步骤S206，对存储器结构进行第二程序化操作。
图5所绘示为本发明第二实施例的存储器结构的重整操作的流程图。
首先，请参照图5，进行步骤S300，对存储器结构进行第一程序化操作，使电荷进入电荷捕捉层。其中，所操作的存储器结构例如是图1中的存储器结构100。
接着，进行步骤S302，当电荷捕捉层中的电荷流失时，对存储器结构进行重整操作。其中，所进行的重整操作例如是第二程序化操作。
图6所绘示为本发明第三实施例的存储器结构的重整操作的流程图。
首先，请参照图6，进行步骤S400，对存储器结构进行第一程序化操作，使电荷进入电荷捕捉层。其中，所操作的存储器结构例如是图1中的存储器结构100。
接着，可选择性地进行步骤S402，对存储器结构进行第一核对步骤，以确认第一程序化操作是否完成，当第一核对步骤的结果为已完成第一程序化操作时，则结束第一程序化操作；当第一核对步骤的结果为未完成第一程序化操作时，则回到步骤S400，继续进行第一程序化操作。
然后，在结束第一程序化操作之后，可选择性地进行步骤S404，对存储器结构进行第二核对步骤，以确认电荷捕捉层中的电荷是否流失，当第二核对步骤的结果为电荷捕捉层中的电荷已流失时，则进入步骤S406，进行重整操作；当第二核对步骤的结果为电荷捕捉层中的电荷未流失时，则回到步骤S404，继续进行第二核对步骤。
接下来，进行步骤S406，当电荷捕捉层中的电荷流失时，对存储器结构进行重整操作。其中，所进行的重整操作包括：
首先，进行步骤S408，对存储器结构进行抹除操作。
之后，可选择性地进行步骤S410，对存储器结构进行第三核对步骤，以确认抹除操作是否完成，当第三核对步骤的结果为已完成抹除操作时，则进入步骤S412，进行第二程序化操作；当第三核对步骤的结果为未完成抹除操作时，则回到步骤S408，继续进行抹除操作。
继之，进行步骤S412，对存储器结构进行第二程序化操作。
图7所绘示为本发明第四实施例的存储器结构的重整操作的流程图。
首先，请参照图7，进行步骤S500，对存储器结构进行第一程序化操作，使电荷进入电荷捕捉层。其中，所操作的存储器结构例如是图1中的存储器结构100。
接着，可选择性地进行步骤S502，对存储器结构进行第一核对步骤，以确认第一程序化操作是否完成，当第一核对步骤的结果为已完成第一程序化操作时，则结束第一程序化操作；当第一核对步骤的结果为未完成第一程序化操作时，则回到步骤S500，继续进行第一程序化操作。
然后，在结束第一程序化操作之后，可选择性地进行步骤S504，对存储器结构进行第二核对步骤，以确认电荷捕捉层中的电荷是否流失，当第二核对步骤的结果为电荷捕捉层中的电荷已流失时，则进入步骤S506，进行重整操作；当第二核对步骤的结果为电荷捕捉层中的电荷未流失时，则回到步骤S504，继续进行第二核对步骤。
接下来，进行步骤S506，当电荷捕捉层中的电荷流失时，对存储器结构进行重整操作。其中，所进行的重整操作例如是第二程序化操作。
值得注意的是，图4与图5中所介绍的实施例为本发明的存储器结构的重整操作的基本实施态样，而图6与图7中所介绍的实施例则是分别在图4与图5中所介绍的实施例加入核对步骤，而这些核对步骤皆可选择性地进行。亦即，在此技术领域具有通常知识者可在图4与图5所介绍的基本实施态样中，依照实际的需求加入所需的核对步骤，故本发明的存储器结构的重整操作并不限于图4至图7中所介绍的实施例。
基于上述，由于在本发明所提出的存储器结构的操作方法中包括重整操作，因此可以避免数据从电荷捕捉层流失。此外，若是在对存储器结构进行操作时，加入核对步骤，则可以准确地掌握程序化操作与抹除操作的时机。
综上所述，本发明至少具有下列优点：
1.本发明所提出的存储器结构可以降低存储单元的体积、制程的复杂度及制造成本。
2.由于本发明所提出的存储器结构具有较佳的数据保存时间，能减少重整操作的次数，而可减少电力的消耗。
3.本发明所提出的立体存储器结构能够可以有效地提升存储器的积集度。
4.利用本发明所提出的存储器结构的操作方法能以较快的速度进行程序化及抹除。
5.在本发明所提出的存储器结构的操作方法中，包括重整操作，因此可以防止数据流失。
6.本发明所提出的存储器结构的操作方法可以准确地掌握程序化操作与抹除操作的时机。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。
Claims (30)
1.一种存储器结构，其特征在于包括：
一基底；
一电荷捕捉层，配置于该基底上；
一阻挡层，配置于该电荷捕捉层上；
一导体层，配置于该阻挡层上；以及
两掺杂区，分别配置于该导体层两侧的该基底中。
2.根据权利要求1所述的存储器结构，其特征在于其中该电荷捕捉层的材料包括高介电常数捕捉材料。
3.根据权利要求1所述的存储器结构，其特征在于其中该电荷捕捉层的材料包括氮化硅、氧化铝或氧化铪。
4.根据权利要求1所述的存储器结构，其特征在于其中该阻挡层的材料包括高介电常数阻挡材料。
5.根据权利要求1所述的存储器结构，其特征在于其中该阻挡层的材料包括氧化硅、氮化硅、氧化铝或氧化铪。
6.根据权利要求1所述的存储器结构，其特征在于其中该存储器结构为动态随机存取存储器或静态随机存取存储器。
7.一种立体存储器结构，其特征在于包括：
一基底；
一第一隔离层，配置于该基底上；以及
一第一存储器结构，包括：
一多晶硅基底，配置于该第一隔离层上；
一电荷捕捉层，配置于该多晶硅基底上；
一阻挡层，配置于该电荷捕捉层上；
一导体层，配置于该阻挡层上；以及
两掺杂区，分别配置于该导体层两侧的该多晶硅基底中。
8.根据权利要求7所述的立体存储器结构，其特征在于更包括：
一第二隔离层，配置于该第一存储器结构上；以及
一第二存储器结构，配置于该第二隔离层上，且具有与该第一存储器结构相同的结构。
9.根据权利要求8所述的立体存储器结构，其特征在于其中该第二存储器结构为动态随机存取存储器或静态随机存取存储器。
10.根据权利要求7所述的立体存储器结构，其特征在于其中该电荷捕捉层的材料包括高介电常数捕捉材料。
11.根据权利要求7所述的立体存储器结构，其特征在于其中该电荷捕捉层的材料包括氮化硅、氧化铝或氧化铪。
12.根据权利要求7所述的立体存储器结构，其特征在于其中该阻挡层的材料包括高介电常数阻挡材料。
13.根据权利要求7所述的立体存储器结构，其特征在于其中该阻挡层的材料包括氧化硅、氮化硅、氧化铝或氧化铪。
14.根据权利要求7所述的立体存储器结构，其特征在于其中该第一存储器结构为动态随机存取存储器或静态随机存取存储器。
15.一种存储器结构的操作方法，其特征在于其中该存储器结构包括一基底、一电荷捕捉层、一阻挡层、一导体层及两掺杂区，该电荷捕捉层配置于该基底上，该阻挡层配置于该电荷捕捉层上，该导体层配置于该阻挡层上，该些掺杂区分别配置于该导体层两侧的该基底中，该方法包括以下步骤：
在该导体层上施加一第一电压；以及
在该基底上施加一第二电压，其中
该第一电压与该第二电压的电压差足以引发F-N隧穿效应，以使得电荷进入该电荷捕捉层或从该电荷捕捉层排出。
16.根据权利要求15所述的存储器结构的操作方法，其特征在于其中该第一电压为8伏特至20伏特，该第二电压为0伏特。
17.根据权利要求15所述的存储器结构的操作方法，其特征在于其中该第一电压为-8伏特至-20伏特，该第二电压为0伏特。
18.根据权利要求15所述的存储器结构的操作方法，其特征在于其中电荷注入该电荷捕捉层为程序化操作，而从该电荷捕捉层排出电荷为抹除操作。
19.一种存储器结构的操作方法，其特征在于其中该存储器结构包括一基底、一电荷捕捉层、一阻挡层、一导体层及两掺杂区，该电荷捕捉层配置于该基底上，该阻挡层配置于该电荷捕捉层上，该导体层配置于该阻挡层上，该些掺杂区分别配置于该导体层两侧的该基底中，该方法包括以下步骤：
对该存储器结构进行一第一程序化操作，使电荷进入该电荷捕捉层；以及
当电荷捕捉层中的电荷流失时，对该存储器结构进行一重整操作。
20.根据权利要求19所述的存储器结构的操作方法，其特征在于其中该重整操作包括：
对该存储器结构进行一抹除操作；以及
对该存储器结构进行一第二程序化操作。
21.根据权利要求20所述的存储器结构的操作方法，其特征在于其中在进行该抹除操作之后，该重整操作更包括对该存储器结构进行一第三核对步骤，以确认该抹除操作是否完成，
当该第三核对步骤的结果为已完成该抹除操作时，则进行该第二程序化操作，
当该第三核对步骤的结果为未完成该抹除操作时，则继续进行该抹除操作。
22.根据权利要求19所述的存储器结构的操作方法，其特征在于其中在进行该第一程序化操作之后，更包括对该存储器结构进行一第一核对步骤，以确认该第一程序化操作是否完成，
当该第一核对步骤的结果为已完成该第一程序化操作时，则结束该第一程序化操作，
当该第一核对步骤的结果为未完成该第一程序化操作时，则继续进行该第一程序化操作。
23.根据权利要求22所述的存储器结构的操作方法，其特征在于其中在结束该第一程序化操作之后，更包括对该存储器结构进行一第二核对步骤，以确认该电荷捕捉层中的电荷是否流失，
当该第二核对步骤的结果为该电荷捕捉层中的电荷已流失时，则进行该重整操作，
当该第二核对步骤的结果为该电荷捕捉层中的电荷未流失时，则继续进行该第二核对步骤。
24.根据权利要求23所述的存储器结构的操作方法，其特征在于其中该重整操作包括：
对该存储器结构进行一抹除操作；以及
对该存储器结构进行一第二程序化操作。
25.根据权利要求24所述的存储器结构的操作方法，其特征在于其中在进行该抹除操作之后，该重整操作更包括对该存储器结构进行一第三核对步骤，以确认该抹除操作是否完成，
当该第三核对步骤的结果为已完成该抹除操作时，则进行该第二程序化操作，
当该第三核对步骤的结果为未完成该抹除操作时，则继续进行该抹除操作。
26.根据权利要求22所述的存储器结构的操作方法，其特征在于其中该重整操作包括：
对该存储器结构进行一抹除操作；以及
对该存储器结构进行一第二程序化操作。
27.根据权利要求26所述的存储器结构的操作方法，其特征在于其中在进行该抹除操作之后，该重整操作更包括对该存储器结构进行一第三核对步骤，以确认该抹除操作是否完成，
当该第三核对步骤的结果为已完成该抹除操作时，则进行该第二程序化操作，
当该第三核对步骤的结果为未完成该抹除操作时，则继续进行该抹除操作。
28.根据权利要求19所述的存储器结构的操作方法，其特征在于其中在结束该第一程序化操作之后，更包括对该存储器结构进行一第二核对步骤，以确认该电荷捕捉层中的电荷是否流失，
当该第二核对步骤的结果为该电荷捕捉层中的电荷已流失时，则进行该重整操作，
当该第二核对步骤的结果为该电荷捕捉层中的电荷未流失时，则继续进行该第二核对步骤。
29.根据权利要求28所述的存储器结构的操作方法，其特征在于其中该重整操作包括：
对该存储器结构进行一抹除操作；以及
对该存储器结构进行一第二程序化操作。
30.根据权利要求29所述的存储器结构的操作方法，其特征在于其中在进行该抹除操作之后，该重整操作更包括对该存储器结构进行一第三核对步骤，以确认该抹除操作是否完成，
当该第三核对步骤的结果为已完成该抹除操作时，则进行该第二程序化操作，
当该第三核对步骤的结果为未完成该抹除操作时，则继续进行该抹除操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710102076.5A CN101308876B (zh) | 2007-05-14 | 2007-05-14 | 存储器结构及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710102076.5A CN101308876B (zh) | 2007-05-14 | 2007-05-14 | 存储器结构及其操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101308876A true CN101308876A (zh) | 2008-11-19 |
| CN101308876B CN101308876B (zh) | 2014-08-06 |
Family
ID=40125187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710102076.5A Expired - Fee Related CN101308876B (zh) | 2007-05-14 | 2007-05-14 | 存储器结构及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101308876B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315173A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院微电子研究所 | 三维多值非挥发存储器的制备方法 |
| CN102569203A (zh) * | 2010-12-20 | 2012-07-11 | 中国科学院微电子研究所 | 一种三维多值非挥发存储器的制备方法 |
| CN103165609A (zh) * | 2011-12-14 | 2013-06-19 | 南亚科技股份有限公司 | 能降低邻近字线或晶体管影响的半导体器件及其制作方法 |
| CN108400237A (zh) * | 2017-02-07 | 2018-08-14 | 华邦电子股份有限公司 | 导电桥接式随机存取存储器及其制造方法 |
| CN119403196A (zh) * | 2024-10-28 | 2025-02-07 | 浙江创芯集成电路有限公司 | 半导体结构及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA907740A (en) * | 1972-08-15 | L. Paterson William | Metal-nitride-semiconductor memory | |
| NO309500B1 (no) * | 1997-08-15 | 2001-02-05 | Thin Film Electronics Asa | Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme |
| CN100463138C (zh) * | 2004-04-26 | 2009-02-18 | 旺宏电子股份有限公司 | 电荷陷入非易失性存储器的电荷平衡操作方法 |
-
2007
- 2007-05-14 CN CN200710102076.5A patent/CN101308876B/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315173A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院微电子研究所 | 三维多值非挥发存储器的制备方法 |
| CN102569203A (zh) * | 2010-12-20 | 2012-07-11 | 中国科学院微电子研究所 | 一种三维多值非挥发存储器的制备方法 |
| CN103165609A (zh) * | 2011-12-14 | 2013-06-19 | 南亚科技股份有限公司 | 能降低邻近字线或晶体管影响的半导体器件及其制作方法 |
| CN103165609B (zh) * | 2011-12-14 | 2016-01-20 | 南亚科技股份有限公司 | 能降低邻近字线或晶体管影响的半导体器件及其制作方法 |
| CN108400237A (zh) * | 2017-02-07 | 2018-08-14 | 华邦电子股份有限公司 | 导电桥接式随机存取存储器及其制造方法 |
| CN119403196A (zh) * | 2024-10-28 | 2025-02-07 | 浙江创芯集成电路有限公司 | 半导体结构及其形成方法 |
| CN119403196B (zh) * | 2024-10-28 | 2025-12-02 | 浙江创芯集成电路有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101308876B (zh) | 2014-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11329127B2 (en) | Memory device including voids between control gates | |
| US7759715B2 (en) | Memory cell comprising dynamic random access memory (DRAM) nanoparticles and nonvolatile memory (NVM) nanoparticle | |
| CN112054029B (zh) | 集成式结构、形成集成式结构的方法以及nand存储器阵列 | |
| US6950340B2 (en) | Asymmetric band-gap engineered nonvolatile memory device | |
| US8779495B2 (en) | Stacked SONOS memory | |
| US20090134450A1 (en) | Tunneling insulating layer, flash memory device including the same, memory card and system including the flash memory device, and methods of manufacturing the same | |
| US9281314B1 (en) | Non-volatile storage having oxide/nitride sidewall | |
| CN101308876B (zh) | 存储器结构及其操作方法 | |
| US20090042350A1 (en) | Manufacturing method of nonvolatile memory | |
| US20220310525A1 (en) | Memory device including control gates having tungsten structure | |
| Kuesters et al. | New materials in memory development sub 50 nm: trends in flash and DRAM | |
| US8422304B2 (en) | Flash memory device and method for manufacturing flash memory device | |
| US20100001281A1 (en) | Tft sas memory cell structures | |
| JP2008010868A (ja) | 垂直チャンネルを有する不揮発性メモリ装置およびその製造方法 | |
| TWI416711B (zh) | 記憶體結構及其操作方法 | |
| Ramkumar | Materials and device reliability in SONOS memories | |
| KR20100087571A (ko) | 비휘발성 메모리 장치 및 그의 제조 방법 | |
| CN115443534B (zh) | 存储器及其制造方法 | |
| Ramkumar et al. | SONOS memories: Advances in materials and devices | |
| CN106298963A (zh) | Sonos器件结构及形成该器件的方法 | |
| US20080258204A1 (en) | Memory structure and operating method thereof | |
| CN115768112B (zh) | 三维存储器、三维存储器的制造方法以及存储器系统 | |
| US20090283822A1 (en) | Non-volatile memory structure and method for preparing the same | |
| US8791022B2 (en) | Method for reducing wordline bridge rate | |
| US20240194264A1 (en) | Memory cells and memory array structures and methods of their fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140806 Termination date: 20190514 |