[go: up one dir, main page]

CN101304007B - 制造快闪存储器件的方法 - Google Patents

制造快闪存储器件的方法 Download PDF

Info

Publication number
CN101304007B
CN101304007B CN2007103071263A CN200710307126A CN101304007B CN 101304007 B CN101304007 B CN 101304007B CN 2007103071263 A CN2007103071263 A CN 2007103071263A CN 200710307126 A CN200710307126 A CN 200710307126A CN 101304007 B CN101304007 B CN 101304007B
Authority
CN
China
Prior art keywords
hard mask
spacer
layer
mask film
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007103071263A
Other languages
English (en)
Other versions
CN101304007A (zh
Inventor
郑宇荣
金最东
金相民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101304007A publication Critical patent/CN101304007A/zh
Application granted granted Critical
Publication of CN101304007B publication Critical patent/CN101304007B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H10D64/01334—
    • H10P50/73—
    • H10W20/031—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及制造快闪存储器件的方法。在根据本发明一个方面的方法中，在半导体层叠物上形成第一硬掩模膜。通过蚀刻用于硬掩模的绝缘层形成多个第一硬掩模图案。在所述多个第一硬掩模图案的顶表面和侧壁上形成隔离物。在包括隔离物的整个表面上形成第二硬掩模膜。通过实施蚀刻方法在隔离物之间的空间中形成第二硬掩模图案，以使得暴露隔离物的顶表面。除去隔离物。因此，通过使用具有曝光设备分辨率或更小的节距的硬掩模图案可以形成栅极图案。

Description

制造快闪存储器件的方法
相关申请的交叉引用
本发明要求2007年5月11日提交的韩国专利申请10-2007-45993的优先权，其全部内容通过引用并入本文。
技术领域
本发明一般地涉及制造快闪存储器件的方法，更具体地涉及制造具有增加的存储单元密度的快闪存储器件的方法。
背景技术
通常，半导体存储器件主要分为易失性存储器或非易失性存储器。
易失性存储器含有随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。易失性存储器具有可以在存储器通电时输入和保持数据的性能，但是当存储器没有供电的时候，数据丢失而不能保持。
在DRAM存储器中，晶体管担负开关功能，电容器担负存储数据的功能。如果不供电，DRAM内的内部数据自动地失去。另外，SRAM具有触发器型(flip flop type)的晶体管结构。根据晶体管之间驱动度的差异来存储数据。当存储器不供电的时候SRAM内的内部数据也自动地失去。
相反，已经开发甚至当存储器不供电时也不丢失存储数据的非易失性存储器。非易失性存储器的例子包括可编程只读存储器(PROM)、可擦除可编程序只读存储器(EPROM)、和电可擦除可编程只读存储器(EEPROM)。
快闪存储器件是先进型的EEPROM器件，其可以高速电擦除，不用从电路板上移除。快闪存储器件的有利之处在于其具有简单的存储单元结构，具有每存储器的低的生产成本，并且甚至当存储器未供电时可以保持数据。
通常，通过在半导体衬底上层叠隧道绝缘膜、浮置栅极的导电层、介电层、控制栅极的导电层、和金属栅极层，来形成快闪存储器件的存储单元。随后使用硬掩模图案蚀刻所得半导体层叠物，因此同时形成多个存储单元栅极图案和选择晶体管栅极图案。
随着半导体器件变得更高度集成，半导体元件必须形成在日益受限的区域内。结果，存储单元栅极的尺寸逐渐减小。然而，问题在于随着存储单元尺寸减小，使用硬掩模形成存储单元的形成方法变得日益困难。
在形成线宽60nm或更小的快闪存储器件的存储单元期间出现显著的困难。在使用波长193nm的ArF曝光来进行光刻方法时，通常发生存储单元图案的变形。结果，不但使用的制造工艺必须能够生产满足现在要求的存储单元(形成精确的图案，垂直外形，等)，而且所述制造工艺也必须避免形成变形的存储单元图案。
发明内容
本发明涉及制造具有增加存储单元密度的快闪存储器件的方法。本发明可制造具有曝光设备分辨率或更小节距的存储单元图案。
一方面，本发明提供由半导体层叠物制造快闪存储器件的方法。所述方法包括在半导体衬底上形成第一硬掩模膜，通过蚀刻所述硬掩模的区域形成多个第一硬掩模图案，在所述多个第一硬掩模图案的顶表面和侧壁上形成隔离物，在包括隔离物的整个表面上形成第二硬掩模膜，通过实施蚀刻方法在隔离物之间的空间中形成第二硬掩模图案，使得暴露隔离物的顶表面，和除去隔离物。
在一个实施方案中，第一硬掩模膜包括第一层和第二层，其中第一层包含非晶碳，第二层包含氧氮化硅(SiON)，其中顺序地层叠第一层和第二层。
在另一个实施方案中，所述隔离物包含非晶碳。
在另外的一个实施方案中，第二硬掩模膜可以由玻璃上硅(SiliconOn Glass，即SOG)形成。
在另外的一个实施方案中，可以通过干蚀刻方法实施隔离物的除去。
在另一个方面中，本发明提供由半导体衬底制造快闪存储器件的方法，其中快闪存储器件具有存储单元区域和选择晶体管区域。首先，通过在半导体衬底上层叠隧道绝缘层、浮置栅极导电层、介电层、控制栅极层、金属层和第一硬掩模膜，来制造半导体层叠物。蚀刻半导体层叠物以形成第一硬掩模图案，其具有暴露的顶表面和侧壁。在第一硬掩模图案的暴露的顶表面和侧壁上形成隔离物。在隔离物和半导体层叠物的暴露表面上施加第二硬掩模膜。除去在选择晶体管区域上的第二硬掩模膜区域。通过蚀刻除去第二硬掩模膜的一部分，在隔离物之间的空间中形成多个第二硬掩模图案，使得暴露隔离物的顶表面。然后除去隔离物。最后，顺序蚀刻金属层、控制栅极导电层、介电层、浮置栅极导电层、和隧道绝缘层。
在一个实施方案中，第一硬掩模膜膜包括第一层和第二层，其中第一层包含非晶碳，第二层包含SiON，其中顺序地层叠第一层和第二层。
在另一个实施方案中，所述隔离物包含无定形碳。
在另外的一个实施方案中，第二硬掩模膜可以由玻璃上硅形成。
在另一个方面中，本发明提供由半导体衬底制造快闪存储器件的方法，其中快闪存储器件具有存储单元区域和选择晶体管区域。首先，通过在半导体衬底上层叠隧道绝缘层、浮置栅极导电层、介电层、控制栅极层、金属层和第一硬掩模膜，来制造半导体层叠物。蚀刻半导体层叠物以形成第一硬掩模图案，其具有暴露的顶表面和侧壁。在第一硬掩模图案的暴露的顶表面和侧壁上形成隔离物。在存储单元区域内的隔离物和半导体层叠物的暴露表面上施加第二硬掩模膜。通过蚀刻除去第二硬掩模膜的一部分，在隔离物之间的空间中形成多个第二硬掩模图案，使得暴露隔离物的顶表面。然后除去隔离物。最后，顺序蚀刻金属层、控制栅极导电层、介电层、浮置栅极导电层、和隧道绝缘层。
在一个实施方案中，第一硬掩模膜包括第一层和第二层，其中第一层包含非晶碳，第二层包含SiON，其中顺序地层叠第一层和第二层。
在另一个实施方案中，所述隔离物包含无定形碳。
在另外的一个实施方案中，第二硬掩模膜可以由玻璃上硅形成。
附图说明
图1～6是说明根据本发明的一个实施方案制造快闪存储器件的方法的截面图。
具体实施方式
现在将参考附图说明本发明的优选实施方案。
然而，本发明不局限于公开的实施方案，而是可以以各种的方式实施。提供实施方案以使得本领域技术人员理解本发明的范围。对本领域技术人员显而易见的是可以进行各种的取代、改变、和变化而不背离本发明的范围。因此，本发明的范围应该由所附的权利要求限定。
图1～6是说明根据本发明的一个实施方案制造快闪存储器件的方法的截面图。
参考图1，在半导体衬底100上顺序层叠隧道绝缘膜101、浮置栅极导电层102(或第一导电层)、介电层103、控制栅极导电层104(或第二导电层)、和金属栅极层105。如图所示，半导体可包括存储单元区域和选择晶体管区域。
在包括金属栅极层105的整个表面上顺序地层叠用于第一硬掩模的第一绝缘层106和用于第一硬掩模的第二绝缘层107。第一绝缘层106可以由非晶碳膜形成，第二绝缘层107可以由SiON形成。非晶碳膜和SiON膜是透明膜。在一个实施方案中，不蚀刻这些膜以暴露下方层。即，可以省略用于对准的标记打开过程(key open process)。在第二绝缘层107上涂敷光刻胶材料，然后实施曝光和显影过程，因此形成光刻胶图案108。光刻胶图案108之间的距离可以设定为后续形成的单元栅极之间的距离的两倍。
参考图2，通过使用光刻胶图案实施蚀刻工艺来蚀刻第二绝缘层107和第一绝缘层106，因此形成第一硬掩模图案107a和106a。
参考图3，在第一硬掩模图案107a和106a的侧壁和顶表面上形成隔离物109。隔离物109可以由非晶碳形成。可以通过沉积和蚀刻循环的方法来形成非晶碳膜，在该方法中在腔室内进行多次这种循环。使用上述沉积和蚀刻方法形成非晶碳膜。各个隔离物109包围第一硬掩模图案106a和107a之一并且与相邻隔离物间隔开。每个隔离物具有基本上恒定的厚度；即第一硬掩模图案106a、107a的顶表面上的垂直厚度基本上与从第一硬掩模图案106a、107a的侧壁限定的侧面厚度相同。因此每个隔离物具有从半导体衬底100延伸到隔离物顶部的高度112。
在包括隔离物109的金属栅极层105的整个表面上形成第三绝缘层110。第三绝缘层110可以形成为填隙(gap fill)隔离物109之间的空间。第三绝缘层110可以由SOG膜形成。
参考图4，使用采用蚀刻掩模的蚀刻工艺，除去在用于形成选择晶体管栅极图案的第一硬掩模图案之间的空间中形成的第三绝缘层110。可以同时除去形成在随后不形成图案的区域上的第三绝缘层110。
之后，通过实施回蚀刻工艺蚀刻第三绝缘层110，使得暴露隔离物109的顶表面。可以实施回蚀刻方法使得部分第三绝缘层110保留在隔离物109之间的空间中，这样在隔离物109之间的空间中形成第二硬掩模图案110a。
参考图5，通过实施蚀刻工艺除去隔离物。因此，顺序地交叉布置第一硬掩模图案107a和106a与第二硬掩模图案110a。可以使用干蚀刻工艺除去隔离物109。
参考图6，通过使用第一硬掩模图案107a和106a以及第二硬掩模图案110a作为蚀刻掩模实施蚀刻工艺，顺序地蚀刻金属栅极层105、控制栅极的导电层104、介电层103、浮置栅极的导电层102、隧道绝缘膜101，从而形成多个存储单元栅极图案和选择晶体管栅极图案。
根据本发明，使用第一蚀刻工艺形成第一硬掩模图案106a和107a，在第一硬掩模图案106a和107a的侧壁上形成隔离物109，在隔离物109之间形成第二硬掩模图案110a。因此，可以通过使用具有曝光设备分辨率或更小的节距的硬掩模图案形成栅极图案。

Claims (16)

1.一种制造快闪存储器件的方法，所述方法包括：
在半导体衬底上形成第一硬掩模膜；
通过蚀刻所述第一硬掩模膜的区域形成多个第一硬掩模图案，其中每个所述第一硬掩模图案包括顶表面和多个侧壁；
形成包围所述第一硬掩模图案的多个隔离物，每个隔离物与相邻的隔离物间隔开；
在所述隔离物上和由所述隔离物限定的空间之间形成第二硬掩模膜；
蚀刻所述第二硬掩模膜直到暴露所述隔离物的顶表面，使得在所述隔离物限定的空间中形成多个第二硬掩模图案；和
除去所述隔离物以得到交替布置的第一硬掩模图案和第二硬掩模图案。
2.权利要求1的方法，其中所述第一硬掩模膜包括第一层和第二层，其中所述第一层包含非晶碳，所述第二层包含SiON，其中顺序地层叠所述第一层和所述第二层。
3.权利要求1的方法，其中所述隔离物包含非晶碳。
4.权利要求1的方法，其中所述第二硬掩模膜包含玻璃上硅。
5.权利要求1的方法，其中使用干蚀刻工艺实施所述隔离物的除去。
6.权利要求1的方法，其中所述隔离物在所述第一硬掩模图案的顶表面上的垂直厚度与侧面厚度相同。
7.一种制造快闪存储器件的方法，所述方法包括：
通过在半导体衬底上层叠隧道绝缘层、浮置栅极导电层、介电层、控制栅极导电层、金属层、和第一硬掩模膜形成半导体层叠物，所述半导体层叠物包括存储单元区域和选择晶体管区域；
通过蚀刻所述第一硬掩模膜的区域形成多个第一硬掩模图案，其中所述第一硬掩模图案包括顶表面和多个侧壁；
在每个第一硬掩模图案的侧壁和顶表面上形成隔离物；
在所述隔离物上和所述半导体层叠物的暴露的表面上形成第二硬掩模膜；
除去形成在所述选择晶体管区域上的所述第二硬掩模膜；
通过实施蚀刻工艺在所述隔离物之间的空间中形成多个第二硬掩模图案，使得暴露所述隔离物的顶表面；
除去所述隔离物；和
通过使用所述第一和第二硬掩模图案实施蚀刻工艺，顺序地蚀刻所述金属层、所述控制栅极导电层、所述介电层、所述浮置栅极导电层、和所述隧道绝缘层。
8.权利要求7的方法，其中所述第一硬掩模膜包括第一层和第二层，其中所述第一层包含非晶碳，所述第二层包含SiON，其中顺序地层叠所述第一层和所述第二层。
9.权利要求7的方法，其中所述隔离物包含非晶碳。
10.权利要求7的方法，其中所述第二硬掩模膜包含玻璃上硅。
11.权利要求7的方法，其中使用干蚀刻工艺实施所述隔离物的除去。
12.一种制造快闪存储器件的方法，所述方法包括：
在半导体衬底上形成隧道绝缘层、浮置栅极导电层、介电层、控制栅极导电层、金属层、和第一硬掩模膜，所述半导体衬底包括存储单元区域和选择晶体管区域；
通过蚀刻所述第一硬掩模膜的区域形成多个第一硬掩模图案，其中每个所述第一硬掩模图案包括顶表面和多个侧壁；
形成包围所述第一硬掩模图案的多个隔离物，每个隔离物与相邻的隔离物间隔开；
在所述隔离物上和由所述隔离物限定的空间之间形成第二硬掩模膜；
蚀刻所述第二硬掩模膜直到暴露所述隔离物的顶表面，使得在由所述隔离物限定的空间中形成多个第二硬掩模图案；和
除去所述隔离物以得到交替布置的所述第一硬掩模图案和所述第二硬掩模图案，
通过使用所述第一和第二硬掩模图案实施蚀刻工艺，顺序地蚀刻所述金属层、所述控制栅极导电层、所述介电层、所述浮置栅极导电层、和所述隧道绝缘层。
13.权利要求12的方法，其中所述第一硬掩模膜包括第一层和第二层，其中所述第一层包含非晶碳，所述第二层包含SiON，其中顺序地层叠所述第一层和所述第二层。
14.权利要求12的方法，其中所述隔离物包含非晶碳。
15.权利要求12的方法，其中所述第二硬掩模膜包含玻璃上硅。
16.权利要求12的方法，其中使用干蚀刻工艺实施所述隔离物的除去。
CN2007103071263A 2007-05-11 2007-12-27 制造快闪存储器件的方法 Expired - Fee Related CN101304007B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0045993 2007-05-11
KR1020070045993A KR100880323B1 (ko) 2007-05-11 2007-05-11 플래시 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN101304007A CN101304007A (zh) 2008-11-12
CN101304007B true CN101304007B (zh) 2013-03-20

Family

ID=39969917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103071263A Expired - Fee Related CN101304007B (zh) 2007-05-11 2007-12-27 制造快闪存储器件的方法

Country Status (4)

Country Link
US (1) US7696076B2 (zh)
JP (1) JP2008283164A (zh)
KR (1) KR100880323B1 (zh)
CN (1) CN101304007B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7790360B2 (en) * 2007-03-05 2010-09-07 Micron Technology, Inc. Methods of forming multiple lines
US7794614B2 (en) * 2007-05-29 2010-09-14 Qimonda Ag Methods for generating sublithographic structures
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) * 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) * 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
KR101131890B1 (ko) * 2009-10-09 2012-04-03 주식회사 하이닉스반도체 매립게이트를 구비한 반도체 장치 제조방법
US8304840B2 (en) 2010-07-29 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structures of a semiconductor device
US8455341B2 (en) * 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8535993B2 (en) * 2010-09-17 2013-09-17 Infineon Technologies Ag Semiconductor device and method using a sacrificial layer
US8962493B2 (en) * 2010-12-13 2015-02-24 Crocus Technology Inc. Magnetic random access memory cells having improved size and shape characteristics
US9054038B2 (en) 2011-01-25 2015-06-09 Applied Materials, Inc. Floating gates and methods of formation
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
KR20130044699A (ko) * 2011-10-24 2013-05-03 에스케이하이닉스 주식회사 반도체 메모리 소자 및 이의 제조 방법
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
TWI487004B (zh) * 2013-03-01 2015-06-01 華邦電子股份有限公司 圖案化的方法及記憶體元件的形成方法
KR20160091164A (ko) 2015-01-23 2016-08-02 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
CN110690117B (zh) * 2018-07-05 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110828466B (zh) * 2019-11-11 2022-03-29 上海华力微电子有限公司 字线制作方法
TWI724815B (zh) * 2020-03-10 2021-04-11 華邦電子股份有限公司 半導體結構之形成方法
US11335568B2 (en) 2020-05-12 2022-05-17 Winbond Electronics Corp. Method for forming semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245614B1 (en) * 2000-06-19 2001-06-12 United Microelectronics Corp. Method of manufacturing a split-gate flash memory cell with polysilicon spacers
CN1378275A (zh) * 2001-03-30 2002-11-06 华邦电子股份有限公司 具有自行对准金属硅化物组成单位的罩幕式只读存储器的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG54456A1 (en) * 1996-01-12 1998-11-16 Hitachi Ltd Semconductor integrated circuit device and method for manufacturing the same
US6197639B1 (en) * 1998-07-13 2001-03-06 Samsung Electronics Co., Ltd. Method for manufacturing NOR-type flash memory device
US6194271B1 (en) * 1999-01-25 2001-02-27 United Semiconductor Corp. Method for fabricating flash memory
US6184554B1 (en) * 1999-08-09 2001-02-06 Actrans System Inc. Memory cell with self-aligned floating gate and separate select gate, and fabrication process
US6294480B1 (en) * 1999-11-19 2001-09-25 Chartered Semiconductor Manufacturing Ltd. Method for forming an L-shaped spacer with a disposable organic top coating
US6911370B2 (en) * 2002-05-24 2005-06-28 Hynix Semiconductor, Inc. Flash memory device having poly spacers
US6559017B1 (en) * 2002-06-13 2003-05-06 Advanced Micro Devices, Inc. Method of using amorphous carbon as spacer material in a disposable spacer process
US6605509B1 (en) * 2002-09-23 2003-08-12 Winbond Electronics Corporation Method for forming smooth floating gate structure for flash memory
US7042044B2 (en) * 2004-02-18 2006-05-09 Koucheng Wu Nor-type channel-program channel-erase contactless flash memory on SOI
US7034408B1 (en) 2004-12-07 2006-04-25 Infineon Technologies, Ag Memory device and method of manufacturing a memory device
KR100674958B1 (ko) * 2005-02-23 2007-01-26 삼성전자주식회사 자기 정렬된 콘트롤 게이트를 갖는 스플릿 타입 플래쉬 메모리 소자 및 그 제조방법
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
KR100684888B1 (ko) * 2005-11-11 2007-02-20 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조방법
KR20070059324A (ko) * 2005-12-06 2007-06-12 주식회사 하이닉스반도체 Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법
US8158333B2 (en) * 2006-04-11 2012-04-17 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JP4866652B2 (ja) * 2006-05-10 2012-02-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
TWI317850B (en) * 2006-05-19 2009-12-01 Toppan Chunghwa Electronic Co Ltd Structure and fabricating method of compound phase-shift mask
US7384874B2 (en) * 2006-09-29 2008-06-10 Hynix Semiconductor Method of forming hardmask pattern of semiconductor device
KR20080087520A (ko) * 2007-03-27 2008-10-01 주식회사 하이닉스반도체 불휘발성 메모리소자의 제조방법
US7794614B2 (en) * 2007-05-29 2010-09-14 Qimonda Ag Methods for generating sublithographic structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245614B1 (en) * 2000-06-19 2001-06-12 United Microelectronics Corp. Method of manufacturing a split-gate flash memory cell with polysilicon spacers
CN1378275A (zh) * 2001-03-30 2002-11-06 华邦电子股份有限公司 具有自行对准金属硅化物组成单位的罩幕式只读存储器的制造方法

Also Published As

Publication number Publication date
KR100880323B1 (ko) 2009-01-28
KR20080099995A (ko) 2008-11-14
US20080280431A1 (en) 2008-11-13
JP2008283164A (ja) 2008-11-20
CN101304007A (zh) 2008-11-12
US7696076B2 (en) 2010-04-13

Similar Documents

Publication Publication Date Title
CN101304007B (zh) 制造快闪存储器件的方法
US7604926B2 (en) Method of manufacturing a semiconductor device
US7615496B2 (en) Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method
KR101170289B1 (ko) 반도체 구조물, 다중 라인 형성 방법, 및 단일 포토마스크로 고밀도 구조 및 저밀도 구조를 형성하는 방법
CN104022021B (zh) 图案化的方法及存储器元件的形成方法
US8110340B2 (en) Method of forming a pattern of a semiconductor device
KR20100113087A (ko) 피치 배가된 재료의 루프의 부분들을 분리시키는 방법 및 관련 구조물
CN106252223A (zh) 半导体装置及其制造方法
CN101303972B (zh) 形成半导体器件微图案的方法
US8143163B2 (en) Method for forming pattern of semiconductor device
CN102034755B (zh) 半导体器件及其制造方法
CN108231770A (zh) 形成图案的方法
KR20090049379A (ko) 플래시 메모리 소자의 제조 방법
CN105304552B (zh) 埋入式字线及其隔离结构的制造方法
CN110571220B (zh) 半导体器件及其制造方法和掩膜板
CN101022112A (zh) 非易失性存储器及其制造方法
US20110053373A1 (en) Method for manufacturing semiconductor device
US9548310B2 (en) Semiconductor device
US8390049B2 (en) Structure of semiconductor device
US7868415B2 (en) Integrated circuit with an active area line having at least one form-supporting element and corresponding method of making an integrated circuit
KR20090048544A (ko) 간이화한 피치 더블링 프로세스 플로우
US9358753B2 (en) Substrates and methods of forming a pattern on a substrate
JP2008258493A (ja) 半導体記憶装置の配線の形成方法
KR100971205B1 (ko) 비휘발성 메모리 장치의 제조 방법
JP3974108B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130320

Termination date: 20141227

EXPY Termination of patent right or utility model