CN101207107A

CN101207107A - 半导体器件及其制造方法

Info

Publication number: CN101207107A
Application number: CNA2007101600722A
Authority: CN
Inventors: 古谷晃
Original assignee: NEC Corp
Current assignee: Renesas Electronics Corp
Priority date: 2006-12-21
Filing date: 2007-12-21
Publication date: 2008-06-25
Anticipated expiration: 2027-12-21
Also published as: US7728434B2; JP5154789B2; CN101207107B; US20080150140A1; US7883935B2; US20100210102A1; JP2008159720A

Abstract

针对提高半导体器件中上下互连之间的粘合性，本发明的半导体器件包括形成在衬底上的第二电介质多层膜，以及包含下互连；形成在第二电介质多层膜上的第一电介质多层膜，并且具有凹陷；形成在凹陷内壁上的MOx膜，并且包含金属M和氧作为主要成分；形成在MOx膜上的M膜，以及包含M作为主要成分；以及形成在M膜上用以填充凹陷的导电体，并且包含Cu作为主要成分，其中位于凹陷底部正下方的互连的表面部分具有1％或更小的氧浓度。

Description

半导体器件及其制造方法

本申请基于日本专利申请No.2006-345073，其内容通过引用并入此处。

技术领域

本发明涉及一种半导体器件以及一种制造该半导体器件的方法。

背景技术

在当前的半导体器件中，互连上的信号传输的延迟有时可以决定LSI电路的操作速度。互连上信号传输的延迟常数被表示为互连电阻与寄生电容的乘积。为了减小寄生电容，低介电常数材料(低k材料)已经被用作组成绝缘中间层的材料，该低介电常数材料的介电常数小于通常使用的二氧化硅(SiO₂)。另一方面，考虑到减小互连的电阻率以提高LSI电路的操作速度，具有较小电阻率的铜(Cu)已经被用作导电材料。

可以通过大马士革工艺形成Cu多层互连。大马士革工艺包括淀积例如绝缘中间层的绝缘膜的步骤，形成凹陷(用于形成互连的互连沟槽，或者用于形成通路栓塞)的步骤，淀积阻挡金属层的步骤，淀积被称为Cu籽晶的Cu薄膜的步骤，通过利用Cu薄膜作为电解电镀的阴极而淀积Cu从而填充所述凹陷的步骤，通过化学机械抛光去除形成在所述凹陷外的部分阻挡金属层的步骤，以及淀积阻挡绝缘膜的步骤。

至于绝缘中间层，已经讨论了多孔的低介电常数材料，旨在将介电常数减小到2或者2附近。

N.Ohashi，K.Misawa，S.Sone，H.J.Shin，K.Inukai，E.Soda，S.Kondo，A.Furuya，H.Okamura，S.Ogawa和N.Kobayashi的″Robust Porous MSQ(k＝2.3，E＝12GPa)for Low-Temperature(＜350℃)Cu/Low-kIntegration Using ArF Resist Mask Process″，Proceedings of IEEEInternational Electron Devices Meeting，2003年，pp.35.5.1-35.5.4指出了多孔低介电常数材料的问题，例如材料强度降低，由潮湿引起的介电常数提高，和被称为低k空穴的多孔电介质材料的腐蚀，并且公开了通过优化低介电常数材料的组分而解决这些问题的技术，并且公开了大马士革工艺中的蚀刻方法。

N.Matsunaga，N.Nakamura，K.Higashi，H.Yamaguchi，T.Watanabe，K.Akiyama，S.Nakao，K.Fujita，H.Miyajima，S.Omoto，A.Sakata，T.Katata，Y.Kagawa，H.Kawashima，Y.Enomoto，T.Hasegawa和H.Shibata的″BEOL Process Integration Technology for 45nm Node PorousLow-k/Copper Interconnects″，Proceedings of the IEEE InternationalInterconnect Technology Conference，2005年，pp.6-8公开了配置虚拟图案的技术，旨在防止由于多孔绝缘中间层释放的气体而导致阻挡金属层被氧化。

日本特开专利公开No.2005-236285公开了一种技术，其在多孔低介电常数材料和阻挡金属层之间淀积高密度电介质材料，以避免阻挡金属层由于与多孔低介电常数材料的空穴一致地变化(conform)而变薄，并且防止了可靠性退化。

另一方面，关于导电材料，已经讨论了Cu籽晶的减薄，旨在改善Cu的填充。由于已知Cu互连中的孔(所谓的空穴，下文中称为“空穴”)会使电特性退化(电阻、稳定性、成品率等)，因此空穴更少的填充在Cu镀中很重要。

在凹陷的底部和正面周围处，Cu镀的膜形成速率更快。因此，在凹陷的正面被Cu镀阻塞之前，如果从凹陷底部生长的Cu镀到达凹陷正面，则可以成功地实现空穴更少的填充。因此可以理解，较宽的正面可以促进空穴更少的填充。

另一方面，随着当前的装置压缩的发展，Cu籽晶已经变得更薄，由此已经讨论了利用阻挡金属本身作为籽晶，从而直接在阻挡金属上镀Cu，而不是淀积Cu籽晶。

特别地，钌(Ru)显示了良好的与Cu的粘合性，其作为阻挡金属已经引起了更多的公众关注。由于Ru即使在被氧化之后也仍然保持了导电性，因此，相对于通过电镀进行填充，从加宽工艺裕度的观点来考虑，Ru也吸引了更多的关注。日本特开专利公开No.2002-75994公开了一种利用了由如下金属构成的阻挡金属的技术，所述金属(Ru，等等)即使在被氧化之后或其氧化物依然显示出导电性。然而，使用Ru作为阻挡金属遇到了粘合性的问题，这是由于其金属状态只表现出与绝缘中间层较弱的粘合性，以及其氧化物状态仅仅表现出对于Cu的较弱的粘合性。参见日本特开专利公开No.2000-269455，2005-347510，2006-5305以及2006-19325，已经典型地做出了改进的努力。

日本特开专利公开No.2000-269455公开了一种使用如下阻挡金属的技术，所述阻挡金属由添加有Pd等、且即使在被氧化(Ru等)之后或其氧化物也表现出导电性的金属构成。

日本特开专利公开No.2005-3475 10公开了利用由金属(Ru等)的C，N或者Si的化合物构成的阻挡金属、过渡层，以及金属的技术，从绝缘膜侧观察，阻挡金属、过渡层，以及金属按上述顺序堆叠，其中所述金属即使被氧化之后(Ru等)也表现出导电性。

日本特开专利公开No.2006-5305公开了利用由金属(Ru等等)氧化物的阻挡金属、过渡层，以及金属的技术，从绝缘膜侧观察阻挡金属、过渡层，以及金属按上述顺序堆叠，其中所述金属即使被氧化之后也表现出导电性。

日本特开专利公开No.2006-19325公开了提高过渡层的弹性模量的技术，以便改善日本特开专利公开No.2006-5305中所示的结构的较差的机械强度。

然而，本发明人根据其研究发现问题在于，使用如日本特开专利公开No.2000-269455，2005-347510，2006-5305以及2006-19325描述的金属氧化膜，可能会使上互连和下互连之间的粘合性退化，以及可能因此使电特性以及可靠性退化。这是由于包含在下互连中的Cu由于用于形成金属氧化膜的氧化环境而被氧化。

基于日本特开专利公开No.2005-236285，2000-269455，2005-347510，2006-5305，和2006-19325中描述的发明的组合，在形成金属氧化膜的过程中防止包含在下互连中的Cu被氧化的可能的方法可以是，例如在绝缘中间层上淀积高密度电介质膜，并随后淀积阻挡金属。然而，由于在产生45nm的技术节点时或此后在凹陷底部的高密度电介质膜的厚度将变为若干纳米，因此包含在下互连中的Cu的氧化是不可避免的。包含在下互连中的Cu的氧化可能导致互连电阻率增加的问题，以及可靠性退化的问题。

尽管已经假定通过单大马士革工艺在互连层上形成通路形成层的情形，或者假定通过双大马士革工艺形成通路和互连形成层的情形而做出了上述说明，但是相同问题也存在于在通路栓塞上形成互连层的情形。

发明内容

根据本发明，提供了一种半导体器件，其包括：形成在衬底上并包含互连的第二电介质多层膜；第一电介质多层膜，其形成在第二电介质多层膜上并具有凹陷；形成在凹陷的内壁上的MOx膜，并且包含金属M和氧作为主要成分；M膜形成在凹陷中的MOx膜上并包含M作为主要成分；以及形成在凹陷中的M膜上的导电体，并且包含Cu作为主要成分，其中所述互连位于凹陷底部正下方的表面部分具有1％或者更小的的氧浓度。

由于基本上没有氧残留在上下互连之间的分界面处，因此可以提供上下互连之间粘合性优良的半导体器件。

根据本发明，还提供了一种半导体器件的制造方法，其包括：形成包含衬底上的互连的第二电介质多层膜，以及在第二电介质多层膜上形成第一电介质多层膜；在第一电介质多层膜中形成凹陷从而在其中贯通延伸；通过在氧化环境中的反应性成膜工艺，在所述第一电介质多层膜上以及所述凹陷内形成MOx膜，所述MOx膜包含金属M以及氧作为主要成分；去除MOx膜形成在所述凹陷的底部的部分；在所述凹陷内外上延伸的MOx膜上以及在所述凹陷的底部形成包含M作为主要成分的M膜；在所述凹陷内外上延伸的M膜形成包含Cu作为主要成分的导电体，以填充所述凹陷；以及去除MOx膜、M膜以及导电体位于所述凹陷之外的部分。

由于该结构，可以抑制下互连的氧化，可以改善上下互连之间的粘合性，且由此可以改善半导体器件的可靠性。

简而言之，本发明可以提供一种上下互连之间的粘合性改善的半导体器件，以及一种制造如此改善的半导体器件的方法。

附图说明

参考附图，根据以下某些优选实施例的说明，本发明的上述及其他目的、特征以及优点将变得更加明显，其中：

图1示出了根据第一实施例的半导体器件的结构的剖面图；

图2示出了根据第二实施例的半导体器件的结构的剖面图；

图3示出了根据第三实施例的半导体器件的结构的剖面图；

图4A到4D示出了根据第一实施例的制造半导体器件的工艺步骤的剖面图；

图5A到5D示出了根据第三实施例的制造半导体器件的工艺步骤的剖面图；

图6A和6B示出了在上下互连之间的分界面处测量氧浓度时观察的部分视图；以及

图7A和7B示出了在上下互连之间的分界面处测量氧浓度的结果的附图。

具体实施方式

现在将参考说明性的实施例在此描述本发明。本领域技术人员将认识到使用本发明的教导可以完成多种可选实施例，而且本发明不局限于为了说明的目的而示出的实施例。

参考附图，下面的段落将描述本发明实施例。在所有附图中，任何类似的组件将给予类似的参考数字，并且因此不重复其说明。

(第一实施例)

图1示出了在本实施例中半导体器件的互连层的一部分的剖面图。

半导体器件具有形成在衬底10上的第二电介质多层膜80，并且包含下互连100；第一电介质多层膜20，形成在第二电介质多层膜80上，并且具有凹陷30，形成在所述凹陷30的内壁上的MOx膜40，且包含金属M和氧作为主要成分；M膜50，其形成在所述凹陷中的MOx膜40上，并且包含M作为主要成分，以及导电体60，其形成在凹陷30中的M膜50上以填充所述凹陷30，并且包含Cu作为主要成分。半导体器件进一步具有电介质膜70，其基本上不含氧，形成在第一电介质多层膜20和MOx膜40之间。

位于凹陷30底部正下方的互连100的表面部分具有1％或者更小的氧浓度。

衬底10具有形成在其中的晶体管，电容器元件等，以及第二电介质多层膜80具有形成在其中的阻挡金属层90，下互连100等。下互连100由包含Cu或者Al的至少其中一种作为主要成分的材料构成。

第一电介质多层膜20是多孔电介质多层膜，以及可以利用SiO₂/p-MSQ/SiOC膜形成。此处的p-MSQ是指多孔甲基硅倍半氧烷。然而，第一电介质多层膜20不限于SiO₂/p-MSQ/SiOC膜，以及可以是包含至少Si或者C的电介质膜的多层膜。

凹陷30被形成为延伸通过第一电介质多层膜20。在凹陷30的底部，暴露埋置在第二电介质多层膜80中的互连。

这里，凹陷30的内壁是指除了底部部分之外的凹陷的内部部分。

M是钌(Ru)。MOx膜40以及M膜50形成了RuO/Ru的堆叠结构。在本实施例中，堆叠结构主要用于改善第一电介质多层膜20的粘合性，而且有助于抑制由氧化引起的下互连100的退化。借助该结构，可以提高第一电介质多层膜20的粘合性，以及可以改善可靠性。额外的效果是，Ru即使在被氧化之后也表现出导电性，并且因此可以抑制互连电阻率的增加。

M不局限于Ru，而可以是如下的任何金属，所述金属包含从铱(Ir)，钽(Ta)，钛(Ti)，钨(W)等选出的至少一种材料。例如，MOx可以包括从成膜材料获得的碳(C)。

基本上不含氧的电介质膜70形成在M膜50和第一电介质多层膜20之间。该结构可以防止水汽典型地从包含在第一电介质多层膜20中的p-MSQ扩散，并且可以进一步减小粘合性退化的风险，上述是由M膜50的氧化引起的。即使应该发生从p-MSQ的水汽扩散，第一电介质多层膜20和M膜50也可以防止粘合性的退化，这是由于在它们之间配置了MOx膜40，以及MOx膜40不会导致由氧化引起的体积膨胀。

可以利用SiCN膜等形成电介质膜70。

包含Cu作为主要成分的导电体60被形成为填充凹陷30，其不限于Cu-Al合金，而可以是通常用于半导体工艺的例如Cu，Cu-Ti合金，Cu-Sn合金等的任何材料。

在凹陷30底部的正下方，放置了下互连100，其埋置在形成于衬底上的第二电介质多层膜80中，其中互连的表面部分的氧浓度被调节为1％或者更小。换言之，在凹陷30底部暴露的下互连100与填充在凹陷30中的导电体60之间的分界面处的氧浓度被调节为1％或者更小。

可以利用能量散射X射线分析仪对该氧浓度进行测量。测量限制为1％或者附近。即，1％或者更小的氧浓度意味着浓度等于或者低于该测量限制，并且基本上不存在氧。

图6A和6B示出了在包含Cu作为主要成分的上互连和下互连之间的分界面处测量氧浓度时观察的部分。在由开放点表示的位置(1)和(2)处测量氧浓度。图7A和7B示出了在包含Cu作为主要成分的上互连和下互连之间的分界面处测量氧浓度的结果。当上下互连之间没有分离时没有检测到氧(图6A，图7A)，而当上下互连之间存在分离时检测到4％至5％的氧(图6B，图7B)。

因此，应当理解，粘合性随着氧浓度增大而退化，以及粘合性随着氧浓度接近于0％而提高。换言之，凹陷30底部正下方的下互连100的表面部分中，1％或更小的氧浓度意味着在上下互连之间的分界面处基本上没有氧化层。

由于该结构，可以避免由下互连100的氧化导致的半导体器件整体的可靠性和电特性的任何退化。

接下来，将说明如图1所示的半导体器件的制造方法。图4A到4D示出了制造半导体器件的工艺步骤的剖面图。

半导体器件的制造流程典型地包括以下工艺步骤：

步骤1：在衬底上形成包含下互连100的第二电介质多层膜80，以及在第二电介质多层膜80上形成第一电介质多层膜20；

步骤2：在第一电介质多层膜20中形成凹陷30以延伸通过第一电介质多层膜20；

步骤3：在凹陷30内以及第一电介质多层膜20上形成基本上不包含氧的电介质膜70；以及

步骤4：利用氧化环境中的反应性成膜工艺，在电介质膜70上形成包含金属M和氧作为主要成分的MOx膜40，其中所述电介质膜70基本上不包含氧，且在凹陷30的内部和外部之上延伸；

步骤5：去除电介质膜70和MOx膜40形成在凹陷30底部的部分；

步骤6：在MOx膜40上以及在凹陷30的底部形成包含M作为主要成分的M膜50，所述MOx膜40在所述凹陷30的内部和外部之上延伸；

步骤7：去除M膜50形成在凹陷30底部的部分；

步骤8：在MOx膜40上形成包含Cu作为主要成分的导电体60以填充所述凹陷30，所述M膜50在所述凹陷30的内部和外部之上延伸；以及

步骤9：去除MOx膜40、M膜50、电介质膜70以及导电体60位于凹陷30之外的部分。

以下段落将详细描述各个工艺步骤。

首先，如图4A所示，在衬底上顺序地堆叠第一电介质多层膜20以及包含下互连100的第二电介质多层膜80(步骤1)，以及凹陷30被形成为延伸通过第一电介质多层膜20(步骤2)。基本上不包含氧的电介质膜70形成在第一电介质多层膜20上以及凹陷30内部(步骤3) 。

随后，如图4B所示，在-50℃或更高和150℃或更低的成膜温度处，通过利用O₂作为氧化环境的溅射工艺，在凹陷30的内部和外部之上延伸的电介质膜70上和凹陷30的底部处形成MOx膜40(步骤4)。M被例示为Ru，其被用作阴极靶。

通过将成膜温度调节到-50℃或者更高以及150℃或者更低，可以抑制衬底的氧化。所述调节还有助于避免在形成膜期间氧化下互连100，以及有助于解决半导体器件的可靠性和电特性的退化问题。

随后，通过利用H₂作为还原环境的反溅射，去除电介质膜70和MOx膜40形成在凹陷30底部处的部分(步骤5)。通过所述去除，在凹陷30的底部处暴露出埋置在第二电介质多层膜中的下互连100。此外，通过将环境调节为还原环境，从而减小了下互连100的表面。

通过该工艺，在凹陷30的底部处暴露的下互连100上形成的氧化层110可以在还原环境中被减小。此外，下互连的表面部分中的氧浓度可以被调节为1％或更小，且由此可以提高粘合性。因此，可以减小互连的电阻率，并且可以提高半导体器件的可靠性。

随后，如图4C所示，通过在凹陷30的内部和外部之上延伸的MOx膜40上以及在凹陷30的底部处进行溅射，从而形成了包含M作为主要成分的M膜50(步骤6)，并且通过利用H₂作为还原环境的反溅射，通过将环境调节为还原环境，从而去除了M膜50在凹陷30的底部处形成的部分(步骤7)。M被例示为Ru。

通过该工艺，在凹陷30的底部处暴露的部分下互连100在还原环境中被减小。此外，可以将下互连100的表面部分中的氧浓度抑制到1％或更小，由此可以提高粘合性，可以减小互连的电阻率，并且可以提高半导体器件的可靠性。

随后，如图4D所示，在凹陷30的内部和外部之上延伸的M膜50上形成包含Cu作为主要成分的导电体60，由此填充凹陷(步骤8)。此后，去除MOx膜40、M膜50、电介质膜70以及导电体60位于凹陷30之外的部分。

通过这些工艺步骤，可以获得如图1所示的本发明的最佳方式。

它们仅仅是本发明的例子，其中可采用除了上述之外的各种结构，并且可以获得类似的效果。

例如，将环境调节到还原环境时的减小步骤可以跟在还原MOx膜40的步骤之后，并且可以在形成M膜50的步骤之前。

通过将溅射环境从氧化环境改变为还原环境，并且通过将偏压条件从用于溅射的偏压条件变化为用于反溅射的偏压条件，从而还允许相继地执行如下工艺，即从部分去除MOx膜40的步骤到在凹陷30的底部处形成M膜50的步骤，并同时保持真空环境。

通过进一步调节偏压条件，从而允许在凹陷30的底部处进行基于反溅射的去除，并由此允许在凹陷30的外部以及凹陷30的侧壁上进行基于溅射的淀积，形成MOx膜40以及去除MOx膜40和电介质膜70形成在凹陷30的底部处的部分可以在一个工艺步骤中完成。类似地，可以在一个工艺步骤中执行形成M膜50以及去除凹陷30的底部处的M膜50。

氧化环境不必是纯O₂，如果该环境包含从O₂、O₃、H₂O、含-OH基团(多个)的有机物质以及N₂O中选出的至少一种气体，则也可以获得类似的效果。

还原环境可以不必是纯H₂，其中如果该环境包含从H₂、NH₃以及SiH₄中选出的至少一种气体，则也可以获得类似的效果。

不仅可以通过溅射形成MOx膜40以及M膜50，而且可以通过化学气相淀积(CVD)工艺或者原子层淀积(ALD)工艺形成MOx膜40以及M膜50。

以下将说明另一实施例，其特征方面与第一实施例不同。

(第二实施例)

图2示出了在本实施例中半导体器件的互连层的一部分的剖面图。

半导体器件具有形成在衬底上的第二电介质多层膜80，并且包含下互连100；第一电介质多层膜20，形成在第二电介质多层膜80上，并且具有形成在其中的凹陷30，MOx膜40，形成在所述凹陷30的内壁上并包含金属M以及氧作为主要成分，M膜50，形成在所述凹陷中的MOx膜40上，并且包含M作为主要成分，以及形成在M膜50上以填充凹陷30的导电体60，其包含Cu作为主要成分。

位于凹陷30底部正下方的下互连100的表面部分的氧浓度为1％或者更小。

与第一实施例不同，未配置电介质膜70，且由此可以简化制造的工艺步骤。

从防止从p-MSQ排气的方面考虑，优选配置电介质膜70。然而，对于可以利用例如减小空穴比的其他任何技术来抑制从p-MSQ排气的情况来说，由于排气，M膜50的氧化仅仅进行到被限制的程度，且由此可以获得该实施例中所示的结构。

在本实施例中还可获得与第一实施例相似的效果。

(第三实施例)

图3示出了在本实施例中半导体器件的互连层的一部分的剖面图。

半导体器件具有形成在衬底上的第二电介质多层膜80，并且包含下互连100；第一电介质多层膜20，形成在第二电介质多层膜上，并且具有形成在其中的凹陷30，MOx膜40，形成在所述凹陷30的内壁上并包含金属M以及氧作为主要成分，M膜50，形成在所述凹陷中的MOx膜40上，并且包含M作为主要成分，以及形成在凹陷30中的M膜50上以填充凹陷30的导电体60，其包含Cu作为主要成分。此处，还在凹陷30的底部处形成M膜50。

与第一实施例不同，此处的M膜50还配置在位于第二电介质多层膜80中的下互连100以及导电体60之间。换言之，在凹陷30的底部处形成M膜50。

在集成等方面，本实施例所示的结构非常出色。

接下来，将说明图3所示的半导体器件的制造方法。图5A到5D示出了制造该半导体器件的工艺步骤的剖面图。

半导体器件的制造流程典型地包括以下工艺步骤：

步骤3：在氧化环境中，利用反应性成膜工艺，在第一电介质多层膜20上以及凹陷30的内部形成MOx膜40，该MOx膜40包含金属M和氧作为主要成分；

步骤4：去除MOx膜40形成在凹陷30底部处的部分；

步骤5：在凹陷30的内部和外部之上延伸的MOx膜40上以及在凹陷30的底部处，形成包含M作为主要成分的M膜50；

步骤6：在M膜50上形成包含Cu作为主要成分的导电体60以填充凹陷30，其中所述M膜50在凹陷30的内部和外部之上延伸；以及

步骤7：去除MOx膜40、M膜50以及导电体60位于凹陷30之外的部分。

以下将详细说明所述工艺步骤。

图5A和5B所示的步骤1，2，3和4与第一实施例相同，因此不会重复其说明。

如图5C所示，M膜50形成在凹陷30的内部和外部之上延伸的MOx膜40上以及形成在凹陷30的底部处(步骤5)。M可以被典型地例示为Ta。此处，通过可选地提供PDMAT(pentakis(dimethylamino)tantalum：Ta[N(CH₃)₂]₅)以及由He/H₂激发的等离子作为源极气体，可以利用ALD工艺形成M膜。通过该结构，可以在形成M膜50的同时去除形成在下互连100上的氧化物110。此外，下互连的表面部分中的氧浓度可以被调节为1％或更小，且由此可以提高粘合性，以及可以提高半导体器件的稳定性。

随后，如图5D所示，在凹陷30的内部和外部之上延伸的M膜50上形成了包含Cu作为主要成分的导电体60，由此填充凹陷(步骤6)。此后，去除MOx膜40、M膜50以及导电体60位于凹陷30之外的部分(步骤7)。

通过这些工艺步骤，可以获得图3所示的实施例。

在本实施例中还可获得与第一实施例相似的效果。

已经参考附图描述了本发明的实施例，其仅仅作为本发明的例子，其中还可以采用除了上述描述之外的各种结构。

很明显本发明不限于上述实施例，在不背离本发明的保护范围和精神的情况下进行变化和改变。

Claims

1.一种半导体器件，包括：

第二电介质多层膜，形成在衬底上，并包含互连；

第一电介质多层膜，其形成在所述第二电介质多层膜上，并具有凹陷，

MOx膜，形成在所述凹陷的内壁上，并且包含金属M和氧作为主要成分；

M膜，形成在所述凹陷中的所述MOx膜上，并包含所述M作为主要成分；以及

导电体，形成在所述凹陷中的所述M膜上以填充所述凹陷，并且包含Cu作为主要成分，

其中所述互连位于所述凹陷底部正下方的的表面部分具有1％或者更小的氧浓度。

2.如权利要求1的半导体器件，

进一步包括基本上不包含氧的电介质膜，形成在所述第一电介质多层膜以及所述MOx膜之间。

3.如权利要求1的半导体器件，

其中所述M膜形成在所述凹陷的底部。

4.如权利要求1的半导体器件，

其中所述M是Ru。

5.一种半导体器件的制造方法，包括：

在衬底上形成包含互连的第二电介质多层膜，以及在所述第二电介质多层膜上形成第一电介质多层膜；

在所述第一电介质多层膜中形成凹陷使得在其中贯通延伸；

通过氧化环境中的反应性成膜工艺，在所述第一电介质多层膜上以及在所述凹陷内形成MOx膜，所述MOx膜包含金属M以及氧作为主要成分；

去除所述MOx膜形成在所述凹陷底部的部分；

在所述凹陷的内部和外部上延伸的所述MOx膜上以及在所述凹陷的底部形成包含所述M作为主要成分的M膜；

在所述凹陷的内部和外部上延伸的所述M膜上形成包含Cu作为主要成分的导电体，以填充所述凹陷；以及

去除所述MOx膜、所述M膜以及所述导电体位于所述凹陷之外的部分。

6.如权利要求5的半导体器件的制造方法，进一步包括：

在所述形成所述凹陷之后，并且在所述形成所述MOx膜之前，在所述第一电介质多层膜上和在所述凹陷内形成基本上不包含氧的电介质膜；以及

在所述形成所述电介质膜之后，去除所述电介质膜形成在所述凹陷底部处的部分。

7.如权利要求5的半导体器件的制造方法，进一步包括：

去除所述M膜在所述凹陷底部处形成的部分。

8.如权利要求5的半导体器件的制造方法，

其中按-50℃或者更高以及150℃或者更低的成膜温度来形成所述MOx膜。

9.如权利要求5的半导体器件的制造方法，进一步包括：

通过把环境调节为还原环境，对所述互连位于所述凹陷底部正下方的部分进行还原处理。

10.如权利要求9的半导体器件的制造方法，

其中所述通过把环境调节为还原环境而进行的还原处理在所述部分去除MOx膜之后，并在所述形成M膜之前。

11.如权利要求9的半导体器件的制造方法，

其中通过将所述形成M膜的环境调节为还原环境来执行还原处理。

12.如权利要求9的半导体器件的制造方法，

其中所述还原环境包含从H₂、SiH₄以及NH₃中选出的至少一种气体。

13.如权利要求5的半导体器件的制造方法，

其中所述氧化环境包含从O₂、O₃、H₂O、含-OH基团(多个)的有机物质以及N₂O中选出的至少一种气体。

14.如权利要求5的半导体器件的制造方法，

其中在保持环境为真空的同时，相继地执行所述部分去除所述MOx膜以及所述形成所述M膜。

15.如权利要求5的半导体器件的制造方法，

其中所述M是Ru。