[go: up one dir, main page]

CN101204008B - 缓冲电路 - Google Patents

缓冲电路 Download PDF

Info

Publication number
CN101204008B
CN101204008B CN2006800206385A CN200680020638A CN101204008B CN 101204008 B CN101204008 B CN 101204008B CN 2006800206385 A CN2006800206385 A CN 2006800206385A CN 200680020638 A CN200680020638 A CN 200680020638A CN 101204008 B CN101204008 B CN 101204008B
Authority
CN
China
Prior art keywords
transistor
circuit
buffer circuit
switch
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800206385A
Other languages
English (en)
Other versions
CN101204008A (zh
Inventor
松木史朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Hong Kong Holding Ltd
Original Assignee
TPO Hong Kong Holding Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TPO Hong Kong Holding Ltd filed Critical TPO Hong Kong Holding Ltd
Publication of CN101204008A publication Critical patent/CN101204008A/zh
Application granted granted Critical
Publication of CN101204008B publication Critical patent/CN101204008B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/54—Two or more capacitor coupled amplifier stages in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7231—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into cascade or not, by choosing between amplifiers by one or more switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种缓冲电路，其可抑制特别是由制程引起的晶体管的导通电阻偏差导致的消耗功率偏差，且可减少消耗功率，并且可获得大的驱动力。该缓冲电路具有经电容耦合的奇数级的反转放大级、自上述反转放大级的最终级输出端向第一级输入端进行负反馈的负反馈路径、基准电流供给源、设置在各反转放大级之间的第1开关、以及对于至少最终级的负载晶体管以选择性地构成上述基准电流供给源及电流镜电路的方式连接的第2开关。

Description

缓冲电路
技术领域
本发明涉及一种缓冲电路，特别涉及一种DA变换器的模拟输出缓冲器。本发明适用于特别是使用于液晶显示装置的输出缓冲电路，特别是通过低温多晶硅(LTPS)技术在液晶显示装置的玻璃基板上同时制作的输出缓冲电路。
背景技术
关于以往所使用的连接在DA变换器输出的模拟缓冲电路，如图7的电路图所示，已知通过将3级反相放大器(反转放大器)以电容连接以及负反馈连接而构成。
在以下各图中，通过在栅极端子标以小圈来表示P沟道MOS晶体管。
该模拟缓冲电路具有：第1反相器，其包含在电源VDD与接地VSS之间串联连接的P沟道MOS晶体管PT1与N沟道MOS晶体管NT1；第2反相器，其包含同样串联连接的晶体管PT2与NT2；以及第3反相器，其包含串联连接的晶体管PT3与NT3。晶体管PT1与晶体管NT1的栅极共用连接点经由电容器C1连接在输入端子，晶体管PT1与NT1的连接节点N1、和栅极共用连接点之间设置有第1开关SW1。
同样地，连接节点N1、和晶体管PT2及晶体管NT2的栅极共同连接点之间连接有电容器C3。该晶体管PT2与晶体管NT2的栅极共用连接点、和晶体管PT2与晶体管NT2的连接节点N2之间设置有第2开关SW2。
进而，连接节点N2、和晶体管PT3及晶体管NT3的栅极共用连接点之间连接有电容器C4。该晶体管PT3与晶体管NT3的栅极共用连接点、和晶体管PT3与晶体管NT3的连接节点N3之间设置有第3开关SW3。节点N3为输出节点VOUT。
电容器C1的输入端子的相反侧经由电容器C2以及第4开关SW4连接在节点N3，由此形成负反馈路径，并经由开关SW5向电容器C2与开关SW4的连接点供给参照电压Vref。
如此，在该模拟缓冲电路中，电容连接3级的反相器，由此构成负反馈电路。
接着，就该电路的动作加以说明。
首先，在进行初始化以及待机(standby)时的动作的待机模式(也称设定模式)中，接通开关SW1、SW2、SW3、SW5，断开开关SW4。由此，通过供给参照电压Vref而充电电容器C2、C3、C4。
接着，在作为缓冲器进行动作的主动(active)模式时，断开开关SW1、SW2、SW3、SW5，接通开关SW4。由此，对应于输入电压驱动晶体管，在反相器各级反转的信号传递至次一级，输出点VOUT呈现反转输出。
图8是表示以往的模拟缓冲电路的其他例的电路图。该电路揭示在下述非专利文献1。
该缓冲电路大致包括3个部分。
首先，第1部分为电流源电路，通过串联连接在电源VDD与接地VSS之间的4个晶体管PT11、PT12、NT11、NT12构成。即，源极连接在电源VDD的晶体管PT11的栅极与漏极相连接，晶体管PT12的源极连接在该漏极，其栅极连接在接地VSS，晶体管NT12的漏极连接在晶体管PT12的漏极，其栅极连接在电源VDD。晶体管NT11的漏极连接在晶体管NT12的源极，其漏极连接在源极，源极接地。
该电流源电路产生电流I1。
接着，第2部分为运算放大器(Operational Amplifier)。该运算放大器包括2个放大器，在第1放大器中，电流源电路的晶体管PT11与栅极共用连接，源极连接在电源VDD的偏压晶体管PT21的漏极连接有2个晶体管PT22以及PT23的源极，在它们的漏极连接有栅极共用连接的2个N沟道晶体管NT21以及NT22的漏极，它们的源极都接地，作为负载晶体管而发挥作用。
以与以上结构对称的形状构成另一个第2放大器。
在该放大器中，在偏压晶体管NT33的漏极连接有2个差动晶体管NT31以及NT32的源极，在它们的漏极连接有2个负载晶体管PT31以及PT32的漏极，2个负载晶体管PT31以及PT32其栅极共用连接，且各源极连接在电源VDD。
向晶体管PT23以及NT31的栅极供给输入VIN。另外，差动对的另一侧的晶体管PT22以及NT32的栅极连接在作为输出点的节点N10。
设有漏极连接在该节点N10且源极连接在电源VDD的P沟道晶体管PT41，以及漏极连接在节点N10且源极连接在接地VSS的N沟道晶体管NT41，它们构成反转电路。晶体管PT41的栅极连接有右侧的放大器输出，晶体管NT41的栅极连接有左侧的放大器输出。
在该电路中，具有以电流源进行稳定驱动的运算放大器，故而以1级的反转电路也可获得稳定的缓冲输出。
非专利文献1：“2-inchqVGA SOG-LCD employing TS-SLS”，Kook ChulMoon，et al.，Digest of Technical Papers，AM-LCD04，2004年有源矩阵液晶显示装置研讨会，2004年8月25-27日。
发明内容
发明要解决的问题
但是，以往的结构依存于制程(process)而存在消耗功率较大的问题。特别是，待机模式时流动与运作模式时同样的电流，故而存在整体消耗功率大的问题。
另外，在通过低温多晶硅(LTPS)形成电路元件的情况下，由于制程而晶体管特性(导通电阻)产生不均，其结果为，存在消耗功率的不均变大的问题。如此的消耗功率的不均在图8中所见的4个晶体管的串联电路等中显著。并且，该消耗功率的不均与外部基准电流源的稳定性或供给能力等无关，而与晶体管特性本身有关，因而控制或者调整困难。以上情形在通过图7加以说明的以往例中也相同。
因此，本发明的目的在于提供一种模拟缓冲电路，其可抑制制程引起的晶体管导通电阻的不均导致的消耗功率的不均，并可获得大的驱动力。
用于解决问题的手段
本发明的缓冲电路具有：
经电容耦合的奇数级的源极接地型反转放大器；
负反馈电路，其自上述源极接地型反转放大器的最终级输出端向第一级输入端进行负反馈；
基准电流供给源；
第1开关，其设置在各源极接地型反转放大器之间；以及
第2开关，其对应于主动模式而使至少最终级的晶体管构成上述基准电流供给源，并对应于待机模式而使上述最终级的晶体管构成电流镜电路。
发明的效果
设置切换待机模式与主动模式的第1以及第2开关，在待机模式时通过与基准恒流源耦合的电流镜晶体管流过恒定电流，因而，即使制程偏差大，如果基准电流源稳定，则也可减少模拟缓冲电路的消耗功率。
附图说明
图1是表示本发明的模拟缓冲电路的一实施方式的电路图。
图2是表示图1中说明的模拟缓冲电路的变形例的电路图。
图3是表示将本发明适用于图8所说明的以往的模拟缓冲电路的实施方式的电路图。
图4是表示本发明的模拟缓冲电路的其他实施方式的电路图。
图5是示意性地表示以往的缓冲电路的概略电路图。
图6是表示消除图5中的问题的结构的概略电路图。
图7是表示以往所使用的典型的模拟缓冲电路的电路图。
图8是表示以往的模拟缓冲电路的其他例的电路图。
标号说明
PT    P沟道MOS晶体管
NT    N沟道MOS晶体管
C     电容器
SW    开关
具体实施方式
以下，参照附图说明本发明的几个实施方式。
实施例1
图1是表示本发明的模拟缓冲电路的一实施方式的电路图，其是对图7的结构加以改良。故而，对于与图相同的构成要素附以相同参照编号，省略其详细说明。
在本实施方式中进而设置P沟道晶体管PT4构成的恒定电流Iref的基准电流电路，将各反相器中P沟道晶体管PT1、PT2的各栅极与基准电流源的晶体管PT4的栅极连接而构成电流镜。其结果，晶体管NT1、NT2、NT3并非以往的互补型反相器，而成为源极接地型反转放大器。另外，就晶体管PT3而言，经由开关SW6与基准电流源的晶体管PT4的栅极连接，但该开关SW6导通时晶体管PT3同样地构成电流镜。另外，晶体管PT3的栅极并非如以往般连接在电容器C4与开关SW3的连接点，而是经由电容器C5连接在晶体管PT2的漏极(节点N2)。
就该电路的动作加以说明。
待机模式时导通开关SW1、SW2、SW3、SW5、SW6，断开开关SW4。
由此，各反相器上侧的各晶体管PT1、PT2、PT3作为电流镜电路动作，故而流过少的电流，另一方面，电容器C2由基准电压源Vref充电。接着，通过断开开关SW1、SW2、SW3、SW5、SW6，导通开关SW4，而成为主动模式，输入信号VIN由各反相器及C1、C2的反馈环路所反转，作为输出信号VOUT被取出。
此时，最终级的电流镜的晶体管PT3也作为放大器起作用，所以可增强驱动力。
图2是图1所说明的模拟缓冲电路的变形例，其除了图1所示的结构外，还在节点N1与接地VSS之间设置有栅极与漏极相连接的N沟道晶体管NT4。
该晶体管NT4是保证动作用的晶体管，在漏极侧的电位稍有上升时即会导通，辅助第1级的反转放大器确实地动作。
图3是表示将本发明适用于通过图8加以说明的以往的模拟缓冲电路的实施方式的电路图。在该图中，对于与图1对应的构成要素，附以相同参照编号而省略其详细说明。
与图8不同的部分为，设置由P沟道晶体管PT51构成的恒定电流Iref的基准电流电路，替代电流源电路而变更为构成电流镜的晶体管PT11与源极接地型放大器NT11，进而在以往的反转放大器(PT41以及NT41)的下游侧进而设置构成另一个电流镜的晶体管PT42，在其漏极与节点N11之间串联连接开关SW2，在晶体管NT32的栅极与晶体管PT41的连接点N10与节点N11之间串联连接开关SW3，在N10与接地VSS之间串联连接源极接地的晶体管NT41及开关SW1，在节点N11与输出端子VOUT之间设置开关SW4。另外，源极接地的新晶体管NT41的栅极连接在电流镜NT11的栅极。
若就如此结构中的动作加以说明，则待机模式时导通开关SW1及SW2，断开开关SW3及SW4。由此在构成电流镜的晶体管PT21、PT11、PT42中仅流过微小的基准电流，电路内各节点成为初始状态。
接着，若断开开关SW1及SW2，导通开关SW3及SW4则成为主动模式，对应于输入信号VIN，在3级的反转放大级NT11、NT41、NT42进行反转放大。根据以上结构，通过电流镜供给电流，不具有流过大电流的电流供给电路，故而整体的消耗功率减少。
另外，不具有如以往的4个晶体管的串联电路构成的电流供给电路，故而在以LTPS制程制作电路的情况下，也不会产生由制程引起的晶体管导通电阻的不均导致的消耗功率的不均。
图4是表示本发明的模拟缓冲电路的其他实施方式的电路图，其进一步发展图1所示的实施方式。
该电路与图1所示的实施方式相同，具有3级源极接地放大器NT101、NT102、NT103，它们分别经由电容器C103以及C105而耦合。另外，具有2个基准电流源，其一由源极连接在VSS线，且栅极与漏极相连接的晶体管NT104构成，供给第1基准电流Iref1。另一个由源极连接在电源VDD，且栅极与漏极相连接的晶体管PT104构成，供给第2基准电流Iref2。
晶体管NT104的栅极经由开关SW101，与构成第1级放大器的晶体管NT101的栅极相连接，若断开开关SW1则该2个晶体管也作为电流镜而发挥作用。在漏极连接在晶体管NT101的漏极的负载晶体管PT101的源极侧连接有晶体管PT105，该晶体管PT105的源极连接在VDD，栅极与漏极相连接，且进而连接在晶体管PT101的漏极。栅极与该晶体管PT105共用连接，且源极与电源VDD相连接的晶体管PT106与晶体管PT105共同构成电流镜，其漏极连接在栅极与晶体管PT101的栅极共用连接的晶体管PT102的源极，该晶体管PT102的漏极连接在构成第2放大器的晶体管NT102的漏极。第2开关SW102连接在晶体管NT102的栅极与漏极之间。
晶体管NT102的漏极连接有二个电容器C104、C105，电容器C104的另一端经由开关SW103连接在输出端VOUT，并且连接在晶体管NT103的栅极。另外，电容器C105的另一端经由晶体管PT103的栅极及开关SW104，连接在晶体管PT104的栅极。晶体管PT103的源极连接在电源VDD。
输入VIN经由电容器C101连接在晶体管NT101的栅极，并且经由电容器C102，进而经由开关SW106连接在基准电压Vref，并且经由开关SW105连接在输出端VOUT。
接着，就该电路的动作加以说明。
待机模式时导通开关SW101、SW102、SW103、SW104、SW106，断开开关SW105。由此，在形成各电流镜的晶体管PT103以及NT101中仅流过基准电流Iref2以及基准电流Iref1，故而可抑制消耗功率。
主动模式时，断开开关SW101、SW102、SW103、SW104、SW106，导通开关SW105。由此，3个反转放大器以及C101、C102构成的负反馈将输入信号反转，并取出输出。此时，最终级的晶体管PT103通过断开开关SW104发挥放大功能，故而可增大驱动力。
接着，就缓冲电路中的稳定性加以考察。
图5是示意性地表示以往的缓冲电路的图，具有3级的反转放大级A1、A2、A3，各放大级之前配置有电容器C1、C2、C3，成为电容耦合。
通常，为确保缓冲电路的动作稳定性，实施负反馈(Negative Feedback：NFB)，如图5所示，自输出侧向输入侧设置有电容器C5构成的反馈电路。另外，在中间级的放大级A2中，常在其两端之间设置相位补偿用的作为所谓镜电容器的电容器C5。
但是，该电路结构存在相位余量(margin)不充分的情况。例如相位余量会降低至22°。
一般而言，为获得充分的动作稳定性，相位余量必须为45°以上，若其较少则输出会产生振铃或振荡。相位余量22°为非常低的值，动作稳定性低，易振荡，过渡特性波形易产生振铃。
因此，如图6所示，除去以往的相位补偿用电容器C4，并且分别将栅极与漏极相连接的PMOS晶体管P1与NMOS晶体管N1连接在第1级反转放大级的输出。
由此，可降低第1级反转放大级的输出点中的阻抗，相位余量可达到60°以上，稳定性方面可大幅度改善。
将这样的用于提高稳定性的PMOS晶体管及NMOS晶体管连接在第1级放大器输出点，在上述各实施方式中也同样有效。
在以上说明的各实施方式中具有3个使信号反转的部分，优选将本发明适用于3以上的奇数级。即，除以负反馈为前提而必须为奇数级之外，反转部仅为1级则存在增益不足的情形，缓冲器的输出电压的精度或驱动能力不足，故而并不理想。另一方面，即使反转部的级数较多，仍存在增益过高或各反转部中相位延迟等的影响较大等坏影响，故而反转部3级被认为在增益、稳定性方面最易取得平衡，但是并不限定于此，也可适用于具有奇数级的反转放大器。另外，最终级的放大器的一部分通过开关选择，在待机模式时必然进行电流镜动作，但是在主动模式时作为反转放大器的一部分而发挥作用，可任意选择。
另外，在上述各实施方式中，基准电流源的电流值固定，但也可根据设计者的选择加以决定，将其设定为小电流以相对于主动模式时的驱动力更优先考虑减少待机时的消耗功率，或者设定为大电流以适当地减少待机时的消耗功率而增加主动模式时的驱动力。进而，也可将如此的设定程序化。

Claims (4)

1.一种缓冲电路，其特征在于具有：
经电容耦合的三级的源极接地型反转放大器；
负反馈电路，其自上述源极接地型反转放大器的最终级输出端向第一级输入端进行负反馈；
基准电流供给源；
第1开关，其设置在各源极接地型反转放大器之间，对应于主动模式及待机模式进行切换；以及
第2开关，其对应于主动模式而使至少最终级的晶体管构成上述基准电流供给源，并对应于待机模式而使上述最终级的晶体管构成电流镜电路。
2.如权利要求1所述的缓冲电路，其特征在于，上述源极接地型反转放大器之前具有运算放大器。
3.如权利要求1所述的缓冲电路，其特征在于，连接P沟道MOS晶体管及N沟道MOS晶体管，上述源极接地型反转放大器的中间级的输入节点分别连接至次一级的P沟道MOS晶体管的栅级与最终极的N沟道MOS晶体管的漏级。
4.如权利要求1至3中任一项所述的缓冲电路，其特征在于，上述基准电流供给源具有P沟道MOS晶体管用及N沟道MOS晶体管用的两种。
CN2006800206385A 2005-06-10 2006-06-08 缓冲电路 Expired - Fee Related CN101204008B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP171554/2005 2005-06-10
JP2005171554 2005-06-10
PCT/JP2006/311511 WO2006132315A1 (ja) 2005-06-10 2006-06-08 バッファ回路

Publications (2)

Publication Number Publication Date
CN101204008A CN101204008A (zh) 2008-06-18
CN101204008B true CN101204008B (zh) 2010-09-01

Family

ID=37498511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800206385A Expired - Fee Related CN101204008B (zh) 2005-06-10 2006-06-08 缓冲电路

Country Status (5)

Country Link
US (1) US7626428B2 (zh)
JP (1) JP5079504B2 (zh)
CN (1) CN101204008B (zh)
TW (1) TW200713803A (zh)
WO (1) WO2006132315A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5517725B2 (ja) * 2009-05-15 2014-06-11 キヤノン株式会社 全差動増幅回路
KR101101512B1 (ko) * 2010-07-29 2012-01-03 삼성전기주식회사 씨모스 파워 증폭기
EP2437134B1 (en) * 2010-10-01 2013-07-31 STMicroelectronics (Rousset) SAS Low electromagnetic emission driver
US8570095B1 (en) * 2012-05-11 2013-10-29 Semiconductor Components Industries, Llc Offset-compensated active load and method
JP2020005019A (ja) * 2018-06-25 2020-01-09 ヤマハ株式会社 電力増幅装置
JP7396041B2 (ja) * 2019-12-27 2023-12-12 ニデックパワートレインシステムズ株式会社 モータ駆動用制御基板、及び電動オイルポンプ
CN112468101B (zh) * 2021-01-28 2021-04-30 上海灵动微电子股份有限公司 超低静态功耗的缓冲器
JP7568532B2 (ja) 2021-02-08 2024-10-16 日清紡マイクロデバイス株式会社 電源装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1274990A (zh) * 1999-05-19 2000-11-29 三星电子株式会社 输入缓冲器电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4067582B2 (ja) * 1993-11-29 2008-03-26 株式会社ルネサステクノロジ 半導体回路
KR0169157B1 (ko) 1993-11-29 1999-02-01 기다오까 다까시 반도체 회로 및 mos-dram
JP3564347B2 (ja) * 1999-02-19 2004-09-08 株式会社東芝 表示装置の駆動回路及び液晶表示装置
JP3958491B2 (ja) 2000-02-25 2007-08-15 新日本無線株式会社 駆動回路
JP4629279B2 (ja) * 2001-08-17 2011-02-09 富士通セミコンダクター株式会社 オフセットキャンセル機能を有するオペアンプ
JP4408715B2 (ja) * 2003-09-26 2010-02-03 Ｎｅｃエレクトロニクス株式会社 駆動回路および処理回路
JP4421365B2 (ja) * 2004-04-21 2010-02-24 富士通マイクロエレクトロニクス株式会社 レベル変換回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1274990A (zh) * 1999-05-19 2000-11-29 三星电子株式会社 输入缓冲器电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2001-244761A 2001.09.07
JP特开平8-17183A 1996.01.19

Also Published As

Publication number Publication date
CN101204008A (zh) 2008-06-18
JP5079504B2 (ja) 2012-11-21
TWI372516B (zh) 2012-09-11
WO2006132315A1 (ja) 2006-12-14
US7626428B2 (en) 2009-12-01
JPWO2006132315A1 (ja) 2009-01-08
US20090115463A1 (en) 2009-05-07
TW200713803A (en) 2007-04-01

Similar Documents

Publication Publication Date Title
US5907259A (en) Operational amplification circuit capable of driving a high load
JP5074914B2 (ja) 出力ドライバ回路
JP4557577B2 (ja) チャージポンプ回路
TW561687B (en) Operational amplifier and its offset cancel circuit
JP6782614B2 (ja) 出力回路及び液晶表示装置のデータドライバ
CN1996749B (zh) 差动放大器和数据驱动器及显示装置
US20110025655A1 (en) Operational amplifier and semiconductor device using the same
CN101237233A (zh) 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
US8487922B2 (en) Capacitive load drive circuit and display device including the same
US20060226877A1 (en) Operational amplifier with less offset
KR100712500B1 (ko) 소비 전류를 감소시킬 수 있는 차동 증폭 회로
CN101178883A (zh) 数据驱动器及显示装置
CN101951233A (zh) 差分ab类放大器电路、驱动器电路以及显示装置
KR19990083306A (ko) 연산증폭방법및연산증폭기
JP4408715B2 (ja) 駆動回路および処理回路
CN101204008B (zh) 缓冲电路
JP2007228388A (ja) オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法
US7482845B2 (en) Output buffer circuit
US6411166B2 (en) Fully differential, switched capacitor, operational amplifier circuit with common-mode controlled output
US7358812B2 (en) Class AB operational buffer
WO2007043389A1 (ja) 四端子二重絶縁ゲート電界トランジスタを用いたｃｍｏｓ増幅器、それを用いた多入力ｃｍｏｓ増幅器、高利得多入力ｃｍｏｓ増幅器、高利得高安定多入力ｃｍｏｓ増幅器および多入力ｃｍｏｓ差動増幅器
KR20060004260A (ko) 자체 바이어스 차동 증폭기
JPH0438003A (ja) Ｍｏｓ演算増幅回路
KR20040018838A (ko) 평판 디스플레이 구동용 저소비전력 고 슬루율 연산증폭기
JPS59149408A (ja) 差動増幅器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100901

Termination date: 20180608

CF01 Termination of patent right due to non-payment of annual fee