CN101197009B

CN101197009B - 半导体装置

Info

Publication number: CN101197009B
Application number: CN2007101989285A
Authority: CN
Inventors: 上妻宗广; 黑川义元
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2006-12-07
Filing date: 2007-12-07
Publication date: 2012-06-13
Anticipated expiration: 2027-12-07
Also published as: CN101197009A; JP2008165744A; JP2013131252A; CN102842050B; CN102842050A; US8487745B2; US20080136604A1

Abstract

本发明公开了一种半导体装置。其中通过在装有CPU的无线标签中安装带RF蓄电池的SRAM，使CPU系统高速化，来提高通信功能。另外，能够进行装有CPU的无线标签的存储中的数据重写。RF蓄电池包括天线电路、电源部、以及蓄电装置。通过组合SRAM和RF蓄电池，使SRAM具有作为非易失性存储器的功能。

Description

半导体装置

技术领域

本发明涉及无线通信用半导体装置。本发明特别涉及装有CPU(中央处理装置)的无线通信用半导体装置。

背景技术

近年来，组合了超小型IC芯片和无线通信用天线电路的小型半导体装置(无线标签)引人注目。无线标签可以使用无线通信装置(在下文中称为读取/写入器)交接通信信号来写入或读取数据。在很多情况下，无线标签具有卡状或比卡片更小型的芯片状，但根据其用途可以采用各种各样的形状。

作为无线标签的应用领域，例如可以给出流通业中的商品管理。现在，利用条码等的商品管理是主流，然而，由于条码数据是以光学方式读取的，因此在存在屏蔽时无法被读取。而对于无线通信而言，由于数据是以无线方式读取的，因此只要电波能够通过，即使存在屏蔽时也可以被读取。因此，期待有更高效率、更低成本等的商品管理。另外，无线标签还期待被广泛应用，如车票、飞机票、自动结帐等。

在下述专利文献1记载有具有存储器的无线标签。

[专利文献1]日本专利申请公开2005-202947号公报

现在，在无线标签中，作为程序数据存储用存储器例如使用掩模ROM(只读存储器)。掩模ROM在生产成本、读取速度、数据保持方面很有利。但是，因为不能多次重写数据，所以基本上不能改变存储器中的数据，而已制造好了的无线标签的用途有限制。作为解决重写数据的次数的限制的方法，可以考虑到作为存储媒介将闪存安装在无线标签中。在将闪存用于无线标签时，能够电重写数据且存储保持数据，但存在有读取速度很慢的问题。另外，闪存的写入时间长于读取时间，擦除时间需要几百毫秒，响应时间比现在的无线标签慢。而且，由于闪存的工序很难，因此成本高，而实际上非常难以安装在需要以低成本生产的无线标签中。

另外，在安装在PC(个人计算机)中且使用DRAM(动态随机存取存储器)的现有的CPU系统中，首先在启动CPU系统时将存储在掩模ROM的程序数据存储到作为主存储器的DRAM中。DRAM的特征是高集成度和廉价。但是，由于需要进行每隔一定间隔地再写入数据的刷新工作，所以存储器的工作较慢。进行刷新工作是因为在DRAM存储数据取决于电荷的积累，并且其被积累的电荷由于漏电流而减少的缘故。

为了使CPU系统高速工作，使用SRAM(静态随机存取存储器)作为高速缓冲存储器是非常有效，所述SRAM的集成度虽然低于DRAM，但不需要进行刷新工作而能够高速工作。尤其，通过将CPU工作所参照的频度高的程序数据保存在SRAM，而不保存在DRAM，能够缩短读取时间，以实现系统的高速工作。

但是，无线标签与PC不同，电力不经常被供应而频繁地中断。因此，在电力被供应之间，以短时间使它响应(系统的启动和处理等)是很重要的。在将与PC相同的系统(DRAM+SRAM)组合到无线标签时，从供应电力之后到系统稳定工作而需要一定的启动时间。这尤其起因于从ROM读取数据并且对DRAM和SRAM写入参照频度高的数据。若在无线标签中由于启动时间长而响应需要过长时间，则对商品管理等的实际使用不合适。因此，将上述组合到PC的系统安装到无线标签实际上不是有效的方法。

在无线标签的响应速度慢的情况下，只有当与读取/写入器进行通信时使无线标签静止或在移动无线标签的情况下保持低速度，才可以正常地响应。这是因为不能识别以一定以上的速度移动的标签的缘故，这成为缩小无线标签的用途的原因之一。提高响应速度是为了在各种领域利用无线标签而重要的课题。

发明内容

鉴于上述问题，本发明的目的在于实现装有CPU的无线标签的存储器中的数据重写，并且使CPU系统高速化，来提高无线标签的通信功能。

在本发明中，在装有CPU的半导体装置中设置可以储存以无线方式传送来的电力的无线蓄电单元(RF蓄电池)和SRAM。并且，通过从无线蓄电单元向SRAM供应电力，提供由于CPU系统的高速化而提高了通信功能的半导体装置。在存储器中SRAM具有以下方面的优点：读取工作和写入工作的速度、周期时间和访问时间的同一性、以及待机时的耗电量的大小。由于上述特征，SRAM在使装有CPU的半导体装置的系统高速化时具有非常重要的作用。另外，由于与无线蓄电单元组合，所以可以保存SRAM的数据，并且SRAM具有与ROM相同的功能。

无线蓄电单元包括电源部和蓄电装置。无线蓄电单元还可以进一步包括天线电路。天线电路包括天线和谐振电路。天线具有接收无线信号的功能。尤其，由于天线能接收的频带有限，所以通过安装多个天线电路而可以扩大能接收的无线信号的频率范围。谐振电路是基于所接收的无线信号来产生电动势的电路。电源部具有将从天线电路获得的AC信号转换为DC信号的功能，并且包括切换向蓄电装置的充电和从蓄电装置的放电的控制电路。蓄电装置包括具有储存电力的功能的蓄电池或电容器。

本发明的半导体装置通过安装带无线蓄电单元的SRAM，作为程序存储器及/或数据存储器使用SRAM，而能够实现存储工作的高速化。因此，可以实现CPU系统的高速工作。另外，由于在刚制造之后SRAM没有存储数据，所以能够使它存储对应于半导体装置的用途的程序数据。而且，由于在制造阶段中对于半导体装置的用途没有限制，所以能够通过批量生产来抑制生产成本。

附图说明

图1是示出了本发明的半导体装置的结构的框图；

图2是示出了本发明的半导体装置的结构的框图；

图3是示出了本发明的半导体装置的结构的框图；

图4是本发明的半导体装置的透视图；

图5A至5C是示出了本发明的半导体装置的制造方法的图；

图6A至6C是示出了本发明的半导体装置的制造方法的图；

图7A和7B是示出了本发明的半导体装置的制造方法的图；

图8A和8B是示出了本发明的半导体装置的制造方法的图；

图9A至9C是示出了本发明的半导体装置的制造方法的图；

图10A至10C是示出了本发明的半导体装置的制造方法的图；

图11A和11B是示出了本发明的半导体装置的制造方法的图。

具体实施方式

下面，将参照附图说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施，所属技术领域的普通人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。

实施方式1

通过代替使用带无线蓄电单元的SRAM作为在半导体装置中的用于存储程序数据的存储器，即使在关断电源时也可以存储保持程序数据。另外，通过使用SRAM，当CPU进行存储器访问时能够进行高速的读取、写入、以及擦除。另外，由于能够写入或重写程序数据，从而能够制造具有对应于用途的CPU系统的半导体装置。在下文中描述其结构和工作。

半导体装置的方框结构示出于图1。

如图1所示，半导体装置201包括逻辑部206和模拟部215。逻辑部206包括CPU202、掩模ROM203、SRAM204a、SRAM204b、以及控制器205。另外，模拟部215包括电源电路209、复位电路210、时钟产生电路211、解调电路212、调制电路213、电源管理电路214、以及无线蓄电单元225。无线蓄电单元225包括天线电路224、电源部226、以及蓄电装置227。另外，天线电路224包括天线207和谐振电路208。

SRAM204a从无线蓄电单元225接受电力供应，并且用于存储保持程序数据。换句话说，无线蓄电单元225用作SRAM204a的数据保持用电力供应源。SRAM204b作为暂时存储保持CPU202的运算结果等的工作存储器而使用。

控制器205包括CPU接口(CPUIF)216、控制寄存器217、代码提取电路218、以及编码电路219。另外，在图1中，为简化说明起见，将通信信号分成接收信号220和发送信号221来表示，但实际上，这两种信号是一体化了的信号，并且是在半导体装置201及读取/写入器之间同时收发的。接收信号220被天线电路224接收，然后被解调电路212解调。此外，发送信号221被调制电路213调制，然后从天线207被发送。

在图1中，当将半导体装置201置于由通信信号形成的磁场内时，在天线电路224中产生感应电动势。感应电动势被保持在电源电路209的电容器中，其电位由电容器稳定，并且该感应电动势作为电源电压被供应给半导体装置201的各个电路。复位电路210产生半导体装置201整体的初始复位信号。例如，作为复位信号，产生在电源电压升高之后延迟升高的信号。时钟产生电路211对应于由电源管理电路214生成的控制信号来改变时钟信号的频率和占空比。解调电路212检测ASK方式的接收信号220的振幅变动作为“0”“1”的接收数据222。解调电路212例如为低通滤波器。而且，调制电路213通过改变ASK方式的发送信号221的振幅来发送发送数据。例如，在发送数据223为“0”的情况下，通过改变谐振电路208的谐振点，而改变通信信号的振幅。电源管理电路214监控从电源电路209供应给逻辑部206的电源电压或者逻辑部206中的消耗电流，来在时钟产生电路211中产生控制信号，该控制信号用于改变时钟信号的频率和占空比。

在无线蓄电单元225中，基于天线207所接收的无线信号在谐振电路208获得的感应电动势被电源部226整流。另外，电源部226具有对蓄电装置227控制蓄电和放电的功能。蓄电装置227具有保持电力的功能，并且可以应用所谓的蓄电池。例如，可以应用锂离子电池、锂二次电池、镍氢电池、镍镉电池、有机基电池、铅蓄电池、空气二次电池、镍锌电池、银锌电池等的二次电池。注意，作为蓄电装置227，除了蓄电池以外，还可以应用大容量电容器(例如，叠层陶瓷电容器、双电层电容器等)。尤其，由于锂离子电池和锂二次电池具有大充放电容量，所以通过应用到本发明的实施方式的半导体装置201而可以谋求实现小型化。在金属锂电池中，通过作为阳极活性物质使用含有锂离子的迁移金属氧化物、金属氧化物、金属硫化物、铁基化合物、导电聚合物、或有机硫基化合物等，作为阴极活性物质使用锂(合金)，并且作为电解质使用有机基电解液或聚合物电解质等，而可以增加充放电容量。

接着，说明本实施方式中的半导体装置的工作。由于在刚制造之后的半导体装置中的SRAM204a没有存储数据，所以需要写入用于使CPU202工作的程序数据。在下文中说明对SRAM204a的数据写入和重写、以及CPU系统的一连串工作。

首先，半导体装置201接收从读取/写入器发送来的接收信号220。接收信号220包括使SRAM204a存储的程序数据。另外，在图1中，为简化说明起见，将通信信号分成接收信号220和发送信号221来表示，但实际上，这两种信号是一体化了的信号，并且在半导体装置201及读取/写入器之间是同时收发的。接收信号220被解调电路212解调，被代码提取电路218分解为控制指令和程序数据等，并且储存在控制寄存器217。这里，控制指令是指定半导体装置201的响应的数据。例如指定固有ID号的发送、工作停止、解码等。

接下来，在逻辑部206中，CPU202基于储存在掩模ROM203中的写入用程序数据来将所接收的程序数据写入到SRAM204a。以后，CPU202从SRAM204a读取程序数据来进行运算处理。运算处理的结果和运算过程中的数据写入到SRAM204b。CPU202通过与SRAM204a、SRAM204b交接数据来进行处理工作。

无线蓄电单元225用作用于保持写入在SRAM204a中的程序数据的电力供应源。SRAM204a可以根据从无线蓄电单元225的电力供应在关断电源时保持数据。另外，通过执行存储在掩模ROM203中的擦除用程序数据或重写用程序数据，可以容易擦除或重写存储在SRAM204a中的程序数据。

注意，CPU202经由CPUIF216访问掩模ROM203、SRAM204a、SRAM204b、和控制寄存器217。CPUIF216具有根据CPU202所指定的地址产生对于掩模ROM203、SRAM204a、SRAM204b和控制寄存器217中任一个的访问信号的功能。

最后，在编码电路219根据来自控制寄存器217的信号产生发送数据223，在调制电路213调制所述发送信号221，并且从天线207将发送信号221发送到读取/写入器。

如上述说明，由于在生产阶段，在半导体装置的SRAM中没有存储程序数据，所以可以将对应于用途的任意程序数据写入到SRAM204a。在初始状态下，由于对于程序数据没有限制，所以能够批量生产半导体装置，而可以抑制生产成本。另外，通过安装SRAM，即使在刚启动CPU系统之后，CPU也可以对SRAM直接进行数据的读取和重写，从而能够提高CPU系统整体的处理速度。

注意，SRAM204a不局限于用作程序存储器，也可以用作数据存储器。

通过采用上述结构，能够提供提高了响应速度的能重写数据的半导体装置。

实施方式2

在本实施方式中，将说明具有带无线蓄电单元的SRAM和CPU的半导体装置。图2是本实施方式的半导体装置的框图。

使用图2说明半导体装置的方框结构。在图2中，半导体装置101包括逻辑部106和模拟部115。另外，逻辑部106包括CPU102、掩模ROM103、SRAM104和控制器105。模拟部115包括天线电路124、电源电路109、复位电路110、时钟产生电路111、解调电路112、调制电路113、电源管理电路114和无线蓄电单元125。无线蓄电单元125包括天线电路124、电源部126和蓄电装置127。另外，天线电路124包括天线107和谐振电路108。

控制器105包括CPU接口(CPUIF)116、控制寄存器117、代码提取电路118、以及编码电路119。另外，在图2中，为简化说明起见，将通信信号分成接收信号120和发送信号121来表示，但实际上，这两种信号是一体化了的信号，并且是在半导体装置101及读取/写入器之间同时收发的。接收信号120被天线电路124接收，然后被解调电路112解调。此外，发送信号121被调制电路113调制，然后从天线107被发送。

在图2中，当将半导体装置101置于由通信信号形成的磁场内时，在天线电路124中产生感应电动势。感应电动势被保持在电源电路109的电容器中，其电位由电容器稳定，并且被感应电动势作为电源电压被供应给半导体装置101的各个电路。复位电路110产生半导体装置101整体的初始复位信号。例如，作为初始复位信号，产生在电源电压升高之后延迟升高的信号。时钟产生电路111对应于由电源管理电路114生成的控制信号来改变时钟信号的频率和占空比。解调电路112检测ASK方式的接收信号120的振幅变动作为“0”“1”的接收数据122。解调电路112例如为低通滤波器。而且，调制电路113通过改变ASK方式的发送信号121的振幅来发送发送数据。例如，在发送数据123为“0”的情况下，通过改变谐振电路108的谐振点，而改变通信信号的振幅。电源管理电路114监控从电源电路109供应给逻辑部106的电源电压或者逻辑部106中的消耗电流，来在时钟产生电路111中产生控制信号，该控制信号用于改变时钟信号的频率和占空比。

在无线蓄电单元125中，基于天线107所接收的无线信号在谐振电路108获得的感应电动势被电源部126整流。另外，电源部126具有对蓄电装置127控制蓄电和放电的功能。蓄电装置127具有保持电力的功能，并且可以应用所谓的蓄电池。例如，可以应用锂离子电池、锂二次电池、镍氢电池、镍镉电池、有机基电池、铅蓄电池、空气二次电池、镍锌电池、银锌电池等的二次电池。注意，对于蓄电装置127，除了蓄电池以外，还可以应用作为蓄电器的大容量电容器(例如，叠层陶瓷电容器、双电层电容器等)。尤其，由于锂离子电池和锂二次电池具有大充放电容量，所以通过应用到本发明的实施方式的半导体装置101而可以谋求实现小型化。在金属锂电池中，通过作为阳极活性物质使用含有锂离子的迁移金属氧化物、金属氧化物、金属硫化物、铁基化合物、导电聚合物、或有机硫基化合物等，作为阴极活性物质使用锂(合金)，并且作为电解质使用有机基电解液或聚合物电解质等，而可以增加充放电容量。

接着，说明在本实施方式中的半导体装置的工作。在流通业中进行商品管理的情况下，什么时候经过什么样的地方是重要的信息。另外，消费者可以通过该位置信息和时间信息而获得制造者和商品的可靠性。在下文中说明使用读取/写入器来将位置信息或时间信息写入到安装在半导体装置101的SRAM104的情况。

首先，半导体装置101接收从读取/写入器发送来的接收信号120。接收信号120包括写入到SRAM104的位置信息或时间信息。接收信号120被解调电路112解调，之后被代码提取电路118分解为控制指令、位置信息或时间信息等，并且储存在控制寄存器117。这里，控制指令是指定半导体装置101的响应的数据。例如指定固有ID号的发送、动作停止、解码等。

接下来，在逻辑部106中，CPU102基于储存在掩模ROM103中的写入用程序数据来将位置信息或时间信息写入到SRAM104。另外，重写工作与写入工作同样，CPU102基于储存在掩模ROM103的重写用程序数据来重写SRAM104中的存储数据。通过使半导体装置101接收包括用于读取位置信息或时间信息的程序数据的接收信号120而可以获得已写入在SRAM104中的位置信息或时间信息的发送信号121。

无线蓄电单元125用作SRAM104的数据保持用电力供应源。

注意，CPU102经由CPUIF116访问掩模ROM103、SRAM104和控制寄存器117。CPUIF116具有根据CPU102所指定的地址产生对于掩模ROM103、SRAM104和控制寄存器117中任一个的访问信号的功能。

最后，在编码电路119根据响应信号产生发送数据123，在调制电路113调制，并且从天线107将发送信号121发送到读取/写入器。

通过使用本实施方式，能够从SRAM直接读取，所以与现有的非易失性存储器相比可缩短读取时间，以能够缩短处理时间。另外，通过附加无线蓄电单元能够保持写入到SRAM的数据，从而在刚再供应电源之后也能够实现系统的高速工作。

借助于以上所述的读取速度和写入速度的提高，可以缩短与读取/写入器的通信时间。通过将缩短了响应时间的能够写入数据的半导体装置贴上制造物品、制造部件，可以获得制造工序的历史信息(固有ID、制造地方、制造时间等)。借助于响应时间的缩短化，可以没有降低制造线的速度地向半导体装置写入数据，而可以容易引入到生产线。另外，通过高速读取写入在半导体装置中的信息，可以在制造中途自动进行不同工序的分配或收获地点的区分，而可以实现生产线的高效化。

通过采用上述结构，能够提供提高了响应速度的半导体装置。

实施方式3

接下来，使用图3说明半导体装置800的结构例子。图3是半导体装置800的框图。半导体装置800包括天线电路801、信号处理电路802、以及蓄电装置803。

天线电路801收发信号。天线电路801检波具有与天线电路的形状对应的频率的信号。将天线电路801所接收的信号在信号处理电路802转换为DC电源，并且向蓄电装置803供应电力。

所谓的蓄电池可以应用于蓄电装置803。例如，可以应用锂离子电池、锂二次电池、镍氢电池、镍镉电池、有机基电池、铅蓄电池、空气二次电池、镍锌电池、银锌电池等的二次电池。注意，作为蓄电装置803，除了蓄电池以外，还可以应用大容量电容器(例如，叠层陶瓷电容器、双电层电容器等)。尤其，由于锂离子电池和锂二次电池具有大充放电容量，所以通过应用到本发明的实施方式的半导体装置800而可以谋求实现小型化。在金属锂电池中，通过作为阳极活性物质使用含有锂离子的迁移金属氧化物、金属氧化物、金属硫化物、铁基化合物、导电聚合物、或有机硫基化合物等，作为阴极活性物质使用锂(合金)，并且作为电解质使用有机基电解液或聚合物电解质等，而可以增加充放电容量。

通过使用溅射法形成锂离子电池的活性物质或电解质，可以将蓄电装置803形成在形成有信号处理电路802的衬底上，并且也可以将它形成在形成有天线电路801的衬底上。通过在形成有信号处理电路802或天线电路801的衬底上形成蓄电装置803，可以使半导体装置800薄膜化和轻量化。

天线电路801包括天线842和谐振电路843。天线842具有接收无线信号的功能。谐振电路843是基于天线842所接收的无线信号产生感应电动势来获得电力的电路。

信号处理电路802大致分成电源部820和逻辑部830。如图3所示，电源部820包括连接到天线电路801的输出的整流电路821、连接到整流电路821的输出的充电控制电路822、连接到蓄电装置803的输出的放电控制电路823、以及控制充电控制电路822及放电控制电路823的开关控制电路824。

充电控制电路822包括调节器822a和连接到调节器822a的输出的开关822b。调节器822a的输出通过开关822b连接到蓄电装置803。

整流电路821对天线电路801所接收的AC信号进行半波整流，并使它平滑来形成DC电压。充电控制电路822是在使从整流电路821输出的DC电压恒定之后将它供应给蓄电装置803的电路。从整流电路821输出的DC电压输入到充电控制电路822的调节器822a，以成为恒定电压的DC电压。在调节器822a产生的恒定电压通过开关822b输出到蓄电装置803，并且向蓄电装置803充电。调节器822a是使电压值恒定，以便规格以上的电压不施加到蓄电装置803的电路。注意，在调节器822a中，除了电压值以外，也可以使电流值相对于被输入的DC电压成为恒定。另外，通过使用二极管等的整流元件形成开关822b，可以省略调节器822a。即，可以以仅具有整流元件的简单结构构成充电控制电路822。

放电控制电路823包括调节器823a和连接到调节器823a的输入的开关823b。调节器823a的输入通过开关823b连接到蓄电装置803的输出。调节器823a的输出连接到SRAM836。充电在蓄电装置803的电力从放电控制电路823供应给SRAM836。由于从蓄电装置803供应的电力在调节器823a成为恒定电压电源，从而可以防止规格以上的电压输入到SRAM836。注意，在调节器823a中，除了电压值以外，也可以使电流值相对于被输入的DC电压成为恒定。

开关控制电路824是控制向蓄电装置803的充电及从蓄电装置803到SRAM836的电源供应的电路。开关控制电路824连接到蓄电装置803的输出，并且基于该输出监控蓄电装置803的充电状态。另外，开关控制电路824连接到整流电路821的输出，根据该输出监控天线电路801所接收的信号的振幅的大小(电场的大小)。开关控制电路824监控蓄电装置803及整流电路821的输出并控制开关822b及开关823b的接通或关断。例如，当蓄电装置803的电压达到一定值V1以上时，开关控制电路824控制开关823b来使它接通，以将蓄电装置803的电力供应给SRAM836。而当蓄电装置803的电压下降到一定值V2以下(V1＞V2)时，使开关823b关断，以停止向SRAM836的电力供应。例如，将V1设定为可以稳定地存储保持SRAM836的数据的电压值，并且将V2设定为存储保持SRAM836的数据所需的电压的最小值。

逻辑部830包括如图3所示那样连接的解调电路831、放大器832、逻辑电路833、控制寄存器834、CPUIF835、SRAM836、掩模ROM837、CPU838、逻辑电路839、放大器840、以及调制电路841。在逻辑部830中，放大器832放大输入到天线电路801的信号的振幅，并且作为时钟信号供应给逻辑电路833。另外，解调电路831解调经ASK调制或PSK调制的通信信号。被解调了的信号也传送到逻辑电路833并接受分析。被逻辑电路833分析了的信号传送到控制寄存器834，该控制寄存器834根据上述信号将控制信号通过CPUIF835发送到CPU838。

SRAM836是基本上暂时存储数据的工作存储器。在本实施方式中，将SRAM836与无线蓄电单元组合，当从读取/写入器不供应电力时也能够在SRAM836保持数据。掩模ROM837存储有CPU838工作所需的程序数据。当CPU838工作时，基于从掩模ROM837读取的数据进行运算处理。CPU838基于控制信号，通过CPUIF835从SRAM836或掩模ROM837读取指定地址的数据，来进行运算处理。从CPU838发送来的数据在逻辑电路839受编码处理。然后包含受编码处理的数据的信号在放大器840放大，并且调制电路841根据其信号对从天线电路801输出的信号进行调制。这里，在图3中的电力由设置在逻辑部830外部的蓄电装置803通过电源部820供应。半导体装置800的逻辑部830这样工作。

在图3所示的半导体装置800中，无线蓄电单元包括天线电路801、电源部820、以及蓄电装置803。在下文中，说明向无线蓄电单元充电并且供应储存在无线蓄电单元的电力的方法。

半导体装置800通过接收电磁波，能够自动地向蓄电装置803充电。另外，天线电路801可以检波具有与天线电路的形状对应的频率的信号，将它转换为DC电源，来产生电力。另外，通过使用发射专门用于充电的电磁波的装置，即供电器而代替读取/写入器，有意图地向蓄电装置803充电，可以避免SRAM836中没有电力的情况。通过使读取/写入器具有发送专门用于充电的信号的功能，也可以将读取/写入器用作充电器。

通过将充电在无线蓄电单元中的电力供应给SRAM836，能够保持存储在SRAM836的数据。通过保持存储在SRAM836的数据，能够实现系统的处理的高速化，因为在开始半导体装置和读取/写入器的通信时可以省略将数据写入到SRAM836的时间，并且由于SRAM836的高速读取，也可以高速进行与CPU838的数据交接。这样可以进一步有效地利用SRAM836的读取速度和写入速度在存储器中非常高速的特征。

如上述说明，通过组合无线蓄电单元和SRAM并将它们组合到半导体装置的系统中，能够提供提高了CPU系统的功能的半导体装置。

实施例1

图4使用透视图示出了本发明的半导体装置的一个方式。在图4中，半导体装置500包括衬底520和覆盖材料521。作为衬底520和覆盖材料521，可使用玻璃衬底、石英衬底、塑料衬底或SOI(绝缘体载硅)衬底。

天线电路522、天线电路522以外的模拟部523、以及逻辑部524形成在衬底520上。并且，覆盖材料521覆盖天线电路522、天线电路522以外的模拟部523、以及逻辑部524地与衬底520重叠。另外，天线电路522可以形成在衬底520上，也可以另行准备天线电路522来贴合在衬底520上。

天线电路522以外的模拟部523包括无线蓄电单元525，并且逻辑部524包括SRAM526和CPU527。在本发明中，从无线蓄电单元525向SRAM526供应电力。

可以通过调制用作载流子(载波)的电波来进行在半导体装置500和读取/写入器之间的通信。虽然在本实施例中示出了使用950MHz的载流子的半导体装置500的结构，但是载流子的频率不局限于此。作为载流子，可以使用各种频率如125kHz、13.56MHz等的电波。信号的传输方式可以根据载流子的波长来分为电磁耦合方式、电磁感应方式、微波方式等各种方式。调制方式也有振幅调制、频率调制、相位调制等各种方式，对其没有特别的限制。

此外，由于在本实施例中例示在利用电场进行通信的情况下的半导体装置，因此作为天线电路522使用偶极天线。在利用磁场而不利用电场进行通信的情况下，天线电路522可以使用线圈状天线。

此外，在本实施例中，虽然说明了具有天线电路522的半导体装置500的结构，但是本发明的半导体装置也可以不一定要具有天线电路522。另外，也可以在图4所示的半导体装置中设置振荡电路。

本发明的半导体装置，包括无线蓄电单元525和SRAM526，都可以通过通常的MOS工序来形成。因此，可以使半导体装置小型化。

本实施例可以与实施方式1至3适当地组合来实施。

实施例2

接下来，详细说明本发明的半导体装置的制造方法。注意，虽然在本实施例中示出了以薄膜晶体管(TFT)为半导体元件的一例，但用于本发明的半导体装置的半导体元件不局限于此。例如，除了TFT之外，还可以使用存储元件、二极管、电阻、线圈、电容、电感器等。

首先，如图5A所示，在具有耐热性的衬底300上按顺序形成绝缘膜301、剥离层302、用作基底膜的绝缘膜303、以及半导体膜304。绝缘膜301、剥离层302、绝缘膜303、以及半导体膜304可以连续形成。

作为衬底300，例如可以使用玻璃衬底如硼硅酸钡玻璃和硼硅酸铝玻璃等、石英衬底、陶瓷衬底等。此外，也可以使用包括不锈钢衬底的金属衬底或如硅衬底等半导体衬底。虽然由具有柔性的合成树脂如塑料等构成的衬底的耐热温度一般低于上述衬底的耐热温度，但只要能够耐受制造工序中的处理温度，就可以使用。

作为塑料衬底，可以举出以聚对苯二甲酸乙二酯(PET)为代表的聚酯、聚醚砜(PES)、聚萘二酸乙二酯(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚丙烯酸酯(PAR)、聚对苯二甲酸丁二酯(PBT)、聚酰亚胺、丙烯腈-丁二烯-苯乙烯树脂、聚氯乙烯、聚丙烯、聚乙酸乙烯酯、丙烯酸树脂等。

注意，在本实施例中虽然在衬底300的整个表面上设置剥离层302，但本发明不局限于该结构。例如，也可以使用光刻法等在衬底300上部分形成剥离层302。

绝缘膜301和绝缘膜303通过使用CVD法或溅射法等并且使用氧化硅、氮化硅(SiN_x、Si₃N₄等)、氧氮化硅(SiO_xN_y)(x＞y＞0)、氮氧化硅(SiN_xO_y)(x＞y＞0)等的具有绝缘性的材料形成。

设置绝缘膜301和绝缘膜303，以便防止包含在衬底300中的Na等的碱金属或碱土金属扩散在半导体膜304中而对TFT等半导体元件的特性给不好影响。另外，绝缘膜303还具有以下作用：防止包含在剥离层302中的杂质元素扩散在半导体膜304中，并且在之后的剥离半导体元件的工序中保护半导体元件。

绝缘膜301、绝缘膜303可以是使用单个绝缘膜而成的，也可以是层叠多个绝缘膜而成的。在本实施例中，按顺序层叠100nm厚的氧氮化硅膜、50nm厚的氮氧化硅膜、100nm厚的氧氮化硅膜来形成绝缘膜303，但各个膜的材质、膜厚度、层叠个数不局限于此。例如，也可以通过旋转涂敷法、狭缝式涂布机法、液滴喷射法、印刷法等形成0.5μm至3μm厚的硅氧烷树脂而代替下层的氧氮化硅膜。另外，也可以使用氮化硅膜(SiN_x、Si₃N₄等)而代替中层的氮氧化硅膜。另外，也可以使用氧化硅膜而代替上层的氧氮化硅膜。另外，它们的膜厚度优选分别为0.05μm至3μm，从该范围可以任意选择。

或者，也可以使用氧氮化硅膜或氧化硅膜形成与剥离层302最接近的绝缘膜303的下层，使用硅氧烷树脂形成中层，并且使用氧化硅膜形成上层。

注意，硅氧烷树脂相当于以硅氧烷材料为起始材料而成的包含Si-O-Si键的树脂。硅氧烷树脂除了氢以外，还可以具有氟、烷基、或芳烃中的至少一种作为取代基。

氧化硅膜可以使用SiH₄/O₂、TEOS(四乙氧基硅烷)/O₂等的混合气体并且通过热CVD、等离子体CVD、常压CVD、偏压ECRCVD等的方法来形成。另外，氮化硅膜可以典型地使用SiH₄/NH₃的混合气体并且通过等离子体CVD来形成。另外，氧氮化硅膜和氮氧化硅膜可以典型地使用SiH₄/N₂O的混合气体并且通过等离子体CVD来形成。

剥离层302可以使用金属膜、金属氧化膜、以及层叠金属膜和金属氧化膜而形成的膜。金属膜和金属氧化膜可以是单层，也可以具有层叠有多个层的叠层结构。另外，除了金属膜和金属氧化膜以外，还可以使用金属氮化物和金属氧氮化物。剥离层302可以通过溅射法或等离子体CVD法等的各种CVD法等来形成。

作为用于剥离层302的金属，可以举出钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)或铱(Ir)等。剥离层302除了由上述金属形成的膜以外，还可以使用由以上述金属为主要成分的合金形成的膜、或使用包含上述金属的化合物来形成的膜。

另外，剥离层302既可以使用由硅(Si)单体形成的膜，又可以使用由包含硅(Si)的化合物形成的膜。或者，也可以使用由包含硅(Si)和上述金属的合金形成的膜。包含硅的膜可以具有非晶、微晶、多晶结构中的任一种结构。

剥离层302可以使用上述膜的单层，也可以使用上述多个膜的叠层。层叠了金属膜和金属氧化膜的剥离层302可以通过在形成成为基本的金属膜之后使该金属膜的表面氧化或氮化来形成。具体而言，在氧气氛中或N₂O气氛中对成为基本的金属膜进行等离子体处理、或者在氧气氛中或N₂O气氛中对金属膜进行加热处理即可。另外，也可以通过在成为基本的金属膜上接触地形成氧化硅膜或氧氮化硅膜来进行氧化。另外，可以通过在成为基本的金属膜上接触地形成氮氧化硅膜或氮化硅膜来进行氮化。

作为进行金属膜的氧化或氮化的等离子体处理，也可以进行如下等离子体处理，即等离子体密度为1×10¹¹cm^-3以上，优选为1×10¹¹cm^-3至9×10¹⁵cm^-3以下，并且使用微波(例如，频率为2.45GHz)等的高频波。

注意，可以通过使成为基本的金属膜的表面氧化来形成层叠有金属膜和金属氧化膜的剥离层302，但是也可以在形成金属膜之后另行形成金属氧化膜。

例如，在作为金属使用钨的情况下，在通过溅射法或CVD法等作为成为基本的金属膜形成钨膜之后，对该钨膜进行等离子体处理。通过该工序，可以形成相当于金属膜的钨膜、以及与该金属膜接触且由钨的氧化物形成的金属氧化膜。

另外，钨的氧化物由WO_x表示。x在2以上3以下的范围内，有如下情况：x为2(WO₂)、x为2.5(W₂O₅)、x为2.75(W₄O₁₁)、以及x为3(WO₃)。当形成钨的氧化物时，对x值没有特别的限制，而根据蚀刻速度等来设定x值即可。

半导体膜304优选在形成绝缘膜303之后，以不暴露于大气的方式形成。半导体膜304的厚度为20nm至200nm(优选为40nm至170nm，更优选为50nm至150nm)。注意，半导体膜304既可以是非晶半导体，又可以是多晶半导体。此外，作为半导体，除了硅以外，还可以使用硅锗。在使用硅锗的情况下，锗的浓度优选为0.01atomic％至4.5atomic％左右。

另外，半导体膜304也可以通过众所周知的技术来结晶。作为众所周知的方法，有利用激光的激光晶化法、使用催化元素的晶化法。或者，也可以采用组合了使用催化元素的晶化法和激光晶化法的方法。另外，在使用石英等具有优越的耐热性的衬底作为衬底300的情况下，也可以采用与使用电热炉的热晶化法、利用红外光的灯退火晶化法或使用催化元素的晶化法组合950℃左右的高温退火的晶化法。

例如，在采用激光晶化法的情况下，在使激光晶化之前对半导体膜304以550℃进行4小时的加热处理，以便提高对于激光的半导体膜304的耐性。之后，通过使用能够连续振荡的固体激光器照射基波的二次至四次谐波的激光，而可以获得大晶粒尺寸的结晶。例如，典型地，最好使用Nd:YVO₄激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。具体而言，从连续振荡型的YVO₄激光器发射的激光由非线性光学元件转换为高次谐波以获得输出功率为10W的激光。优选地，通过利用光学系统在照射表面上形成矩形或椭圆形的激光，并且将它照射到半导体膜304。此时需要0.01MW/cm²至100MW/cm²左右(优选为0.1MW/cm²至10MW/cm²)的能量密度。并且，将扫描速度设定为10cm/sec至2000cm/sec左右来照射。

作为连续振荡的气体激光器，可以使用Ar激光器、Kr激光器等。另外，作为连续振荡的固体激光器，可以使用YAG激光器、YVO₄激光器、YLF激光器、YAlO₃激光器、镁橄榄石(Mg₂SiO₄)激光器、GdVO₄激光器、Y₂O₃激光器、玻璃激光器、红宝石激光器、变石激光器、Ti:蓝宝石激光器等。

另外，作为脉冲振荡的激光器，例如可以使用Ar激光器、Kr激光器、受激准分子激光器、CO₂激光器、YAG激光器、Y₂O₃激光器、YVO₄激光器、YLF激光器、YAlO₃激光器、玻璃激光器、红宝石激光器、变石激光器、Ti:蓝宝石激光器、铜蒸气激光器、或金蒸气激光器。

另外，也可以通过将脉冲振荡的激光的振荡频率设定为10MHz以上并且使用比通常使用的几十Hz至几百Hz的频带极为高的频带，来进行激光晶化。一般认为：从以脉冲振荡的方式将激光照射到半导体膜304后直到半导体膜304完全固化的时间是几十nsec至几百nsec。因此，通过使用上述频率，在半导体膜304因为激光而熔融到固化的期间，可以照射下一个脉冲的激光。因此，由于可以在半导体膜304中连续移动固液界面，所以形成具有朝向扫描方向连续生长的晶粒的半导体膜304。具体而言，可以形成被包含的晶粒的在扫描方向上的宽度为10μm至30μm并且在垂直于扫描方向的方向上的宽度为1μm至5μm左右的晶粒的集合。通过形成该沿着扫描方向连续生长的单晶晶粒，可以形成至少在TFT的沟道方向上几乎不存在晶界的半导体膜304。

另外，激光晶化既可以并行照射连续振荡的基波的激光和连续振荡的高次谐波的激光，又可以并行照射连续振荡的基波的激光和脉冲振荡的高次谐波的激光。

另外，也可以在稀有气体或氮等惰性气体气氛中照射激光。以这种方式，可以抑制由于激光照射而导致的半导体表面的粗糙度，并且可以抑制由于界面态密度的不均匀性而产生的阈值的不均匀性。

通过上述的激光照射来形成进一步提高了结晶性的半导体膜304。另外，也可以使用通过溅射法、等离子体CVD法、热CVD法等预先形成的多晶半导体作为半导体膜304。

另外，虽然在本实施例中使半导体膜304晶化，但也可以不使它晶化而使用非晶半导体膜或微晶半导体膜地进入后续的步骤。因为使用非晶半导体或微晶半导体的TFT的制造工序少于使用多晶半导体的TFT的制造工序，所以其具有可以抑制成本而提高成品率的优点。

非晶半导体可以通过包含硅的气体的辉光放电分解而获得。作为包含硅的气体，可以举出SiH₄、Si₂H₆。也可以使用氢或氢及氦稀释上述包含硅的气体来使用。

接着，如图5B所示，将半导体膜304加工(构图)成预定的形状，以形成岛状半导体膜305至307。并且，覆盖岛状半导体膜305至307地形成栅极绝缘膜308。栅极绝缘膜308可以通过使用等离子体CVD法或溅射法等以单层或叠层由包含氮化硅、氧化硅、氮氧化硅或氧氮化硅的膜形成。在层叠它们的情况下，例如，优选采用从衬底300一侧层叠氧化硅膜、氮化硅膜、氧化硅膜而成的三层结构。

栅极绝缘膜308也可以通过进行高密度等离子体处理使岛状半导体膜305至307的表面氧化或氮化来形成。高密度等离子体处理例如使用He、Ar、Kr、Xe等的稀有气体与氧、氧化氮、氨、氮、氢等的混合气体来进行。在此情况下，可以通过导入微波来进行等离子体的激发，而产生低电子温度且高密度的等离子体。通过利用由这种高密度的等离子体产生的氧基(也有包括OH基的情况)或氮基(也有包括NH基的情况)来使半导体膜的表面氧化或氮化，与半导体膜接触地形成1nm至20nm，典型为5nm至10nm的绝缘膜。将该5nm至10nm的绝缘膜用作栅极绝缘膜308。

上述的利用高密度等离子体处理的半导体膜的氧化或氮化以固相反应进行，从而可以使栅极绝缘膜和半导体膜之间的界面态密度极为低。另外，通过利用高密度等离子体处理来直接使半导体膜氧化或氮化，可以抑制被形成的绝缘膜的厚度的不均匀性。另外，在半导体膜具有结晶性的情况下，通过利用高密度等离子体处理以固相反应使半导体膜的表面氧化，可以抑制仅在晶粒界面快速进行氧化，而形成均匀性好且界面态密度低的栅极绝缘膜。在栅极绝缘膜的一部分或全部包括利用高密度等离子体处理形成的绝缘膜而成的晶体管可以抑制特性的不均匀性。

接着，如图5C所示，通过在将导电膜形成在栅极绝缘膜308上之后将该导电膜加工(构图)成预定的形状，在岛状半导体膜305至307的上方形成栅电极309。在本实施例中，通过对层叠了的两个导电膜进行构图来形成栅电极309。导电膜可以使用钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等。另外，既可以使用以上述金属为主要成分的合金，又可以使用包含上述金属的化合物。或者，也可以使用对半导体膜掺杂了赋予导电性的杂质元素如磷等而成的多晶硅等半导体来形成。

在本实施例中，使用氮化钽膜或钽(Ta)膜作为第一层导电膜，并且使用钨(W)膜作为第二层导电膜。作为两个导电膜的组合，除了本实施例中所示的实例以外，还可以举出氮化钨膜和钨膜、氮化钼膜和钼膜、铝膜和钽膜、以及铝膜和钛膜等。由于钨和氮化钽具有高耐热性，所以可以在形成两层导电膜之后的工序中进行目的于热激活的加热处理。另外，作为两层导电膜的组合，例如可以使用掺杂了赋予n型杂质的硅和镍硅化物、掺杂了赋予n型杂质的Si和WSi_x等。

另外，虽然在本实施例中由层叠了的两个导电膜形成栅电极309，但本实施例不局限于该结构。栅电极309既可以由单层的导电膜形成，又可以通过层叠三层以上的导电膜来形成。在采用层叠三层以上的导电膜的三层结构的情况下，优选采用钼膜、铝膜和钼膜的叠层结构。

作为导电膜的形成方法，可以使用CVD法、溅射法等。在本实施例中，以20nm至100nm的厚度形成第一层导电膜，并且以100nm至400nm的厚度形成第二层导电膜。

另外，作为当形成栅电极309之际使用的掩模，也可以使用氧化硅、氧氮化硅等而代替抗蚀剂。在此情况下，虽然还添加有进行构图来形成氧化硅、氧氮化硅等的掩模的工序，但由于当蚀刻时的掩模的膜厚度的减薄比抗蚀剂少，所以可以形成具有所需宽度的栅电极309。另外，也可以通过使用液滴喷射法选择性地形成栅电极309，而不使用掩模。

注意，液滴喷射法意味着从细孔喷射或喷出包含预定组分的液滴来形成预定图形的方法，喷墨法等包括在其范畴内。

接着，将栅电极309作为掩模对岛状半导体膜305至307以低浓度掺杂赋予n型的杂质元素(典型为P(磷)或As(砷))(第一掺杂工序)。第一掺杂工序的条件为：剂量是1×10¹⁵/cm³至1×10¹⁹/cm³、加速电压是50keV至70keV，但不局限于此。借助于该第一掺杂工序，通过栅极绝缘膜308进行掺杂，在岛状半导体膜305至307中分别形成低浓度杂质区域310。另外，也可以使用掩模覆盖成为p沟道型TFT的岛状半导体膜305来进行第一掺杂工序。

接着，如图6A所示，覆盖成为n沟道型TFT的岛状半导体膜306、307地形成掩模311。不仅使用掩模311，还使用栅电极309作为掩模，对岛状半导体膜305以高浓度掺杂赋予p型的杂质元素(典型为硼(B))(第二掺杂工序)。第二掺杂工序的条件为：剂量是1×10¹⁹/cm³至1×10²⁰/cm³、加速电压是20keV至40keV。借助于该第二掺杂工序，通过栅极绝缘膜308进行掺杂，在岛状半导体膜305中形成p型高浓度杂质区域312。

接着，如图6B所示，在通过灰化等去除掩模311之后，覆盖栅极绝缘膜308及栅电极309地形成绝缘膜。该绝缘膜通过等离子体CVD法或溅射法等并且以单层或叠层由硅膜、氧化硅膜、氧氮化硅膜、氮氧化硅膜、或含有有机树脂等有机材料的膜形成。在本实施例中，通过等离子体CVD法形成100nm厚的氧化硅膜。

之后，通过以垂直方向为主体的各向异性蚀刻部分地蚀刻栅极绝缘膜308及上述绝缘膜。通过上述各向异性蚀刻，栅极绝缘膜308部分地被蚀刻，以在岛状半导体膜305至307上部分地形成栅极绝缘膜313。另外，通过上述各向异性蚀刻部分地蚀刻绝缘膜，而形成与栅电极309的侧面接触的侧壁314。侧壁314用作当形成LDD(轻掺杂漏)区域时的掺杂用掩模。在本实施例中，作为蚀刻气体使用CHF₃和He的混合气体。注意，形成侧壁314的工序不局限于这些。

接下来，覆盖成为p沟道型TFT的岛状半导体膜305地形成掩模。之后，不仅使用形成的掩模，还使用栅电极309及侧壁314作为掩模，以高浓度掺杂赋予n型的杂质元素(典型为P或As)(第三掺杂工序)。第三掺杂工序的条件为：剂量是1×10¹⁹/cm³至1×10²⁰/cm³、加速电压是60keV至100keV。借助于该第三掺杂工序，在岛状半导体膜306、307中分别形成一对n型高浓度杂质区域315。

注意，侧壁314用作当之后掺杂高浓度的赋予n型的杂质且在侧壁314的下部形成低浓度杂质区域或无掺杂的偏置区域时的掩模。因此，为了控制低浓度杂质区域或偏置区域的宽度，适当地改变当形成侧壁314时的各向异性蚀刻的条件或用于形成侧壁314的绝缘膜的厚度来调节侧壁314的大小即可。

接下来，也可以在通过灰化等去除掩模之后，利用加热处理使杂质区域激活。例如，在形成50nm的氧氮化硅膜之后，在氮气气氛中以550℃进行4小时的加热处理即可。

另外，也可以进行在将包含氢的氮化硅膜形成为100nm的厚度之后在氮气氛中以410℃进行1小时的加热处理，来使岛状半导体膜305至307氢化的工序。或者，也可以进行在包含氢的气氛中以300℃至450℃进行1至12小时的加热处理，来使岛状半导体膜305至307氢化的工序。作为加热处理，可以使用热退火、激光退火法、或RTA法等。借助于加热处理，不仅进行氢化，而且也可以进行添加到半导体膜中的杂质元素的激活。另外，作为氢化的其他方法，也可以进行等离子体氢化(使用由等离子体激发的氢)。借助于该氢化工序，可以使用热激发的氢来使悬空键终结。

借助于上述的一连串工序，形成n沟道型TFT318、319、以及p沟道型TFT317。

接着，如图6C所示，形成用作保护TFT317至319的钝化膜的绝缘膜320。虽然不一定需要设置绝缘膜320，但通过形成绝缘膜320可以防止碱金属或碱土金属等杂质进入TFT317至319中。具体地，作为绝缘膜320，优选使用氮化硅、氮氧化硅、氮化铝、氧化铝、氧化硅等。在本实施例中，使用600nm左右厚的氧氮化硅膜作为绝缘膜320。在此情况下，也可以在形成该氧氮化硅膜之后进行上述氢化工序。

接着，覆盖TFT317至319地在绝缘膜320上形成绝缘膜321。绝缘膜321可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷树脂、氧化硅、氮化硅、氧氮化硅、氮氧化硅、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、矾土等。除了氢之外，硅氧烷树脂也可以具有氟、烷基、或芳烃中的至少一种作为其取代基。注意，也可以通过层叠多个由上述材料形成的绝缘膜，来形成绝缘膜321。

绝缘膜321可以根据其材料而使用CVD法、溅射法、SOG法、旋转涂敷法、浸渍法、喷涂法、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮刀、辊涂、幕涂、刮刀涂布等来形成。

接着，岛状半导体膜305至307的一部分分别露出地在绝缘膜320及绝缘膜321中形成接触孔。之后，形成导电膜322和通过所述接触孔与岛状半导体膜305至307接触的导电膜323至326。虽然作为用于当形成接触孔时的蚀刻工序的气体使用CHF₃和He的混合气体，但不局限于此。

导电膜322至326可以通过CVD法或溅射法等形成。具体而言，作为导电膜322至326，可以使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)等。另外，既可以使用以上述金属为主要成分的合金，又可以使用包含上述金属的化合物。作为导电膜322至326，可以以单层或叠层形成使用上述金属的膜。

作为以铝为主要成分的合金的实例，可以举出以铝为主要成分且包含镍的合金。另外，也可以举出以铝为主要成分且包含镍以及碳和硅的一方或双方的合金作为实例。铝和铝硅的电阻值很低且其价格低廉，所以是形成导电膜322至326的最佳材料。尤其是，与铝膜相比，铝硅(Al-Si)膜当对导电膜322至326进行构图时，可以进一步减少在抗蚀剂焙烧中产生的小丘。另外，也可以在铝膜中混入0.5％左右的Cu而代替硅(Si)。

导电膜322至326例如优选采用阻挡膜、铝硅(Al-Si)膜和阻挡膜的叠层结构；阻挡膜、铝硅(Al-Si)膜、氮化钛膜和阻挡膜的叠层结构。注意，阻挡膜就是使用钛、钛的氮化物、钼、或钼的氮化物来形成的膜。若中间夹着铝硅(Al-Si)膜地形成阻挡膜，则可以进一步防止产生铝或铝硅的小丘。另外，若使用具有高还原性的元素的钛来形成阻挡膜，即使在岛状半导体膜305至307上形成有薄的氧化膜，也包含在阻挡膜中的钛还原该氧化膜，而导电膜323至326和岛状半导体膜305至307可以良好地接触。另外，也可以层叠多个阻挡膜来使用。在此情况下，例如，可以使导电膜322至326具有钛/氮化钛/铝硅/钛/氮化钛的五层结构。

注意，导电膜324、325连接到n沟道型TFT318的高浓度杂质区域315。导电膜325、326连接到n沟道型TFT319的高浓度杂质区域315。导电膜323连接到p沟道型TFT317的高浓度杂质区域312。p沟道型TFT317中的所有的杂质区域312由导电膜323电连接。另外，在p沟道型TFT317中两个栅电极309电连接，而用作MOS变抗器。

接着，如图7A所示，覆盖导电膜322至326地形成绝缘膜330，之后导电膜322的一部分露出地在该绝缘膜330中形成接触孔。并且，在该接触孔中与导电膜322接触地形成导电膜331。只要是可以用于导电膜322至326的材料，就可以用于导电膜331的材料。

绝缘膜330可以使用有机树脂膜、无机绝缘膜、或硅氧烷绝缘膜来形成。当采用有机树脂膜时，例如可以使用丙烯酸、环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯等。当采用无机绝缘膜时，可以使用氧化硅、氧氮化硅、氮氧化硅、或以DLC(类金刚石碳)为代表的包含碳的膜等。注意，可以通过液滴喷射法或印刷法形成用于通过光刻法形成开口部的掩模。另外，绝缘膜330可以根据其材料而采用CVD法、溅射法、液滴喷射法或印刷法等来形成。

接着，其一部分与导电膜331接触地形成用作天线的导电膜332。导电膜332可以使用银(Ag)、金(Au)、铜(Cu)、钯(Pd)、铬(Cr)、铂(Pt)、钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、铝(Al)、铁(Fe)、钴(Co)、锌(Zn)、锡(Sn)、镍(Ni)等的金属来形成。导电膜332除了使用由上述金属形成的膜之外，还可以使用由以上述金属为主要成分的合金形成的膜或由包含上述金属的化合物形成的膜。导电膜332可以以单层使用上述的膜，也可以层叠使用上述多个膜。

导电膜332可以通过CVD法、溅射法、印刷法如丝网印刷或胶版印刷等、液滴喷射法、滴落法、涂镀法、光刻法、蒸镀法等来形成。

例如，在采用丝网印刷法的情况下，通过在绝缘膜330上选择性地印刷导电膏，可以形成导电膜332，所述导电膏是通过将粒径为几nm至几十μm的具有导电性的粒子(导电体粒子)分散在有机树脂中而成的。导电体粒子可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、锡(Sn)、铅(Pb)、锌(Zn)、铬(Cr)、或钛(Ti)等来形成。导电体粒子除了由上述金属形成以外，还可以由以上述金属为主要成分的合金形成或使用包含上述金属的化合物来形成。另外，也可以使用卤化银的微粒子或分散纳米粒子。另外，可以使用聚酰亚胺、硅氧烷树脂、环氧树脂、硅树脂等作为包含在导电膏中的有机树脂。

作为上述金属的合金的一例，可以举出以下组合：银(Ag)和钯(Pd)、银(Ag)和铂(Pt)、金(Au)和铂(Pt)、金(Au)和钯(Pd)、银(Ag)和铜(Cu)。另外，例如也可以使用通过由银(Ag)涂布铜(Cu)而获得的导电体粒子等。

注意，当形成导电膜332时，优选在通过印刷法或液滴喷射法挤出导电膏之后进行焙烧。例如，在采用以银为主要成分的导电体粒子(例如粒径为1nm以上至100nm以下)作为导电膏的情况下，可以通过以150℃至300℃的温度范围进行焙烧而形成导电膜332。焙烧可以通过使用红外光灯、氙灯、卤灯等的灯退火来进行，也可以通过使用电炉的炉内退火来进行。另外，也可以通过使用受激准分子激光器、Nd:YAG激光器的激光退火法来进行。另外，也可以使用以焊料或无铅焊料为主要成分的微粒子，在此情况下，优选使用粒径为20μm以下的微粒子。焊料和无铅焊料具有低成本的优点。

通过使用印刷法或液滴喷射法，可以形成导电膜332，而不使用用于曝光的掩模。另外，液滴喷射法和印刷法与光刻法不同，不会浪费材料例如通过蚀刻被去除。另外，由于不需要使用昂贵的用于曝光的掩模，所以可以抑制制造半导体装置的成本。

接着，如图7B所示，覆盖导电膜331及导电膜332地在绝缘膜330上形成绝缘膜333。绝缘膜333可以使用有机树脂膜、无机绝缘膜或硅氧烷绝缘膜来形成。当采用有机树脂膜时，例如可以使用丙烯酸、环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯等。当采用无机绝缘膜时，可以使用氧化硅、氧氮化硅、氮氧化硅、或以DLC(类金刚石碳)为代表的包含碳的膜等。注意，可以通过液滴喷射法或印刷法形成用于通过光刻法形成开口部的掩模。另外，绝缘膜333可以根据其材料而通过CVD法、溅射法、液滴喷射法或印刷法等形成。

接着，如图8A所示，从衬底300剥离从绝缘膜303到绝缘膜333的包括以TFT为代表的半导体元件和各种导电膜的层(以下称为“元件形成层334”)。在本实施例中，将第一薄膜材料335贴合在元件形成层334的绝缘膜333一侧的表面，并且利用物理力量从衬底300剥离元件形成层334。剥离层302也可以是不被去除整体而一部分留下的状态。

另外，上述剥离也可以通过利用剥离层302的蚀刻的方法来进行。在此情况下，使剥离层302的一部分露出地形成槽。该槽通过切割、划线、利用含有UV光的激光的加工、光刻法等来形成。槽只要具有剥离层302露出的深度即可。并且，使用氟化卤作为蚀刻气体，从槽导入该气体。在本实施例中，例如使用ClF₃(三氟化氯)，在以下条件下进行：温度为350℃、流量为300sccm、气压为6Torr、时间为3h。另外，也可以使用在ClF₃气体中混合氮的气体。通过使用ClF₃等氟化卤，可以选择性地蚀刻剥离层302，而从TFT317至319剥离衬底300。注意，氟化卤可以是气体或液体。

接着，如图8B所示，在将第二薄膜材料336贴合在通过上述剥离露出了的元件形成层334的表面上之后，从第一薄膜材料335剥离元件形成层334。

注意，在将对应于多个半导体装置的半导体元件形成在衬底300上的情况下，以每个半导体装置分断元件形成层334。可以使用激光照射装置、切割装置、划线装置等来分断。

注意，虽然在本实施例中说明了在与半导体元件相同的衬底上形成天线的实例，但本发明不局限于该结构。也可以在形成半导体元件之后将另行形成的天线与信号处理电路电连接。在此情况下，可以通过使用各向异性导电薄膜(ACF)或各向异性导电膏(ACP)等使天线和信号处理电路压合，来将它们电连接。另外，也可以使用导电粘合剂如银膏、铜膏或碳膏等；或者焊接来进行连接。

注意，也可以在完成图8B所示的半导体装置之后，覆盖绝缘膜333地贴合第三薄膜材料，并且进行加热处理和加压处理的一方或双方来使第二薄膜材料336和第三薄膜材料彼此贴合。作为第二薄膜材料336、第三薄膜材料，可以使用热熔薄膜等。另外，也可以不剥离第一薄膜材料335来使第一薄膜材料335和第二薄膜材料336贴合，而不准备第三薄膜材料。

另外，作为第二薄膜材料336、第三薄膜材料，也可以使用防止静电等的施加了抗静电处理的薄膜(以下称为抗静电薄膜)。可以通过使用抗静电薄膜来进行密封，抑制半导体元件受来自外部的静电等带来的不好影响。

作为抗静电薄膜，可以举出以下类型：在薄膜中掺和有可以防止带电的材料(抗静电剂)的类型；薄膜自身具有防止带电的效果的类型；以及在薄膜上涂敷抗静电剂的类型等。抗静电剂可以使用非离子聚合物、阴离子聚合物、阳离子聚合物、非离子界面活性剂、阴离子界面活性剂、阳离子界面活性剂、两性界面活性剂。另外，也可以使用金属、铟和锡的氧化物(ITO)等作为抗静电剂。另外，作为具有防止带电的效果的薄膜的材料，可以使用烯烃树脂、ABS树脂、苯乙烯树脂、PMMA树脂、聚碳酸酯树脂、PVC聚酯树脂、聚酰胺树脂、变性PPO树脂等。

注意，本实施例可以与上述实施方式或其他实施例组合来实施。

实施例3

在本实施例中，说明使用形成在单晶衬底上的晶体管来制造本发明的半导体装置的实例。由于形成在单晶衬底上的晶体管可以抑制特性的不均匀性，所以可以抑制用于半导体装置的晶体管的个数。

首先，如图9A所示，在半导体衬底2300上由绝缘膜形成用于将半导体元件电分离的元件分离绝缘膜2301。通过形成元件分离绝缘膜2301，可以将用于形成晶体管的区域即元件形成区域2302和2303电分离。

作为半导体衬底2300，例如可以使用具有n型或p型导电类型的单晶硅衬底、化合物半导体衬底(GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、ZnSe衬底等)、以及使用贴合法或SIMOX(注入氧隔离)法来制造的SOI(绝缘体上硅片)衬底等。

作为元件分离绝缘膜2301的形成方法，可以使用选择氧化法(LOCOS，硅的局部氧化法)或深沟分离法等。

另外，本实施例示出了使用具有n型导电类型的单晶硅衬底作为半导体衬底2300，并且在元件形成区域2303中形成p阱2304的实例。形成在半导体衬底2300的元件形成区域2303中的p阱2304可以通过将赋予p型导电类型的杂质元素选择性地引入到元件形成区域2303中来形成。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。另外，在使用具有p型导电类型的半导体衬底作为半导体衬底2300的情况下，将赋予n型的杂质元素选择性地引入到元件形成区域2302中来形成n阱即可。

注意，在本实施例中，因为使用具有n型导电类型的半导体衬底作为半导体衬底2300，所以对元件形成区域2302没有引入杂质元素。但是，也可以通过引入赋予n型的杂质元素而在元件形成区域2302中形成n阱。作为赋予n型的杂质元素，可以使用磷(P)和砷(As)等。

接着，如图9B所示，覆盖元件形成区域2302、2303地分别形成绝缘膜2305、2306。在本实施例中，将借助于使半导体衬底2300热氧化而形成在元件形成区域2302、2303中的氧化硅膜用作绝缘膜2305、2306。另外，也可以通过在借助于热氧化来形成氧化硅膜之后进行氮化处理，使氧化硅膜的表面氮化来形成氧氮化硅膜，并且将层叠有氧化硅膜和氧氮化硅膜的层用作绝缘膜2305、2306。

另外，也可以如上所述那样采用等离子体处理来形成绝缘膜2305、2306。例如，通过利用高密度等离子体处理使半导体衬底2300的表面氧化或氮化，在元件形成区域2302、2303中形成用作绝缘膜2305、2306的氧化硅(SiO_x)膜或氮化硅(SiN_x)膜。

接着，如图9C所示，覆盖绝缘膜2305、2306地形成导电膜。在本实施例中，示出了作为导电膜使用按顺序层叠了的导电膜2307和导电膜2308的实例。作为导电膜，可以使用单层导电膜，也可以使用层叠有三层以上的导电膜的结构。

作为导电膜2307、2308，可以使用钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等。另外，作为导电膜2307、2308，除了使用由上述金属形成的膜以外，还可以使用由以上述金属为主要成分的合金形成的膜或使用包含上述金属的化合物来形成的膜。或者，也可以使用对半导体膜掺杂赋予导电性的杂质元素如磷等而成的多晶硅等半导体来形成。在本实施例中，使用氮化钽形成导电膜2307，并且使用钨形成导电膜2308。

接着，如图10A所示，通过将层叠设置的导电膜2307、2308加工(构图)成预定形状，来在绝缘膜2305、2306上形成栅电极2309、2310。

接着，如图10B所示，覆盖元件形成区域2302地由抗蚀剂选择性地形成掩模2311。然后，对元件形成区域2303引入杂质元素。除了掩模2311以外，栅电极2310也用作掩模，所以借助于上述杂质元素的引入，在p阱2304中形成用作源区域或漏区域的杂质区域2312和沟道形成区域2313。作为杂质元素，使用赋予n型的杂质元素或赋予p型的杂质元素。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。在本实施例中，作为杂质元素使用磷(P)。

接着，在去除掩模2311之后，如图10C所示，覆盖元件形成区域2303地由抗蚀剂选择性地形成掩模2314。然后，对元件形成区域2302引入杂质元素。除了掩模2314以外，栅电极2309也用作掩模，所以借助于上述杂质元素的引入，在元件形成区域2302内的半导体衬底2300中形成用作源区域或漏区域的杂质区域2315和沟道形成区域2316。作为杂质元素，使用赋予n型的杂质元素或赋予p型的杂质元素。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。在本实施例中，引入具有与在图10C中对元件形成区域2303引入的杂质元素不同的导电类型的杂质元素(例如硼(B))。

接着，如图11A所示，覆盖绝缘膜2305、2306、栅电极2309、2310地形成绝缘膜2317。然后，在绝缘膜2317中形成接触孔，使杂质区域2312、2315的一部分露出。接着，形成通过接触孔与杂质区域2312、2315连接的导电膜2318。导电膜2318可以通过CVD法或溅射法等形成。

绝缘膜2317可以使用无机绝缘膜、有机树脂膜或硅氧烷绝缘膜来形成。当采用无机绝缘膜时，可以使用氧化硅、氧氮化硅、氮氧化硅、以DLC(类金刚石碳)为代表的含碳的膜等。当采用有机树脂膜时，例如可以使用丙烯酸、环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯等。另外，绝缘膜2317可以根据其材料而通过CVD法、溅射法、液滴喷射法或印刷法等形成。

注意，用于本发明的半导体装置的晶体管不局限于在本实施例中示出于附图上的结构。例如，也可以是反交错结构。

接着，如图11B所示，形成层间膜2324。然后蚀刻层间膜2324来形成接触孔，以使导电膜2318的一部分露出。层间膜2324不局限于树脂，也可以为CVD氧化膜等的其他膜，但是，从平坦性的观点来看，优选为树脂。此外，也可以使用感光树脂并不使用蚀刻地形成接触孔。接着，在层间膜2324上形成通过接触孔与导电膜2318接触的布线2325。

接着，与布线2325接触地形成用作天线的导电膜2326。导电膜2326可以使用银(Ag)、金(Au)、铜(Cu)、钯(Pd)、铬(Cr)、铂(Pt)、钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、铝(Al)、铁(Fe)、钴(Co)、锌(Zn)、锡(Sn)、镍(Ni)等金属来形成。作为导电膜2326，除了使用由上述金属形成的膜之外，还可以使用由以上述金属为主要成分的合金形成的膜或使用包含上述金属的化合物形成的膜。导电膜2326可以以单层使用上述的膜，也可以层叠使用上述多个膜。

导电膜2326可以通过使用CVD法、溅射法、印刷法如丝网印刷或胶版印刷等、液滴喷射法、滴落法、涂镀法、光刻法、蒸镀法等来形成。

注意，在本实施例中虽然说明了在与半导体元件相同的衬底上形成天线的实例，但本发明不局限于该结构。也可以在形成半导体元件之后，将另行形成的天线与信号处理电路电连接。在此情况下，可以通过使用各向异性导电薄膜(ACF)或各向异性导电膏(ACP)等使天线和信号处理电路压合，来将它们电连接。另外，也可以使用银膏、铜膏或碳膏等导电粘合剂或焊接等来连接。

通过采用上述制造方法，本发明的半导体装置可以具有在半导体衬底上形成晶体管，并且在其上具有薄膜二次电池的结构。借助于上述结构，可以提供进一步实现极薄化、小型化的半导体装置。

本说明书根据2006年12月7日在日本专利局受理的日本专利申请编号2006-330177而制作，所述申请内容包括在本说明书中。

Claims

1.一种半导体装置，包括：

在逻辑部中的SRAM；

在逻辑部中的中央处理装置，所述中央处理装置从所述SRAM读取数据；

具有天线电路的无线蓄电单元，该无线蓄电单元存储所述天线电路所接收的电力；以及

电源电路，其将由所述天线电路所接收的信号而产生的电源电压供应到所述逻辑部，

其中所述SRAM利用从所述无线蓄电单元供应的电力存储程序数据。

2.一种半导体装置，包括：

在逻辑部中的SRAM；

具有电源部、天线电路和蓄电装置的无线蓄电单元，该无线蓄电单元存储所述天线电路所接收的电力；以及

其中所述电源部将所述天线电路所接收的AC信号转换为DC信号并且使用所述DC信号来控制所述蓄电装置的充电和放电，并且

3.一种半导体装置，包括：

在逻辑部中的SRAM；

其中所述SRAM利用从所述无线蓄电单元供应的电力存储程序数据，并且

其中所述SRAM、所述中央处理装置、所述电源部、所述天线电路和所述蓄电装置形成在衬底上。

4.根据权利要求3所述的半导体装置，其中所述衬底是玻璃衬底、石英衬底、塑料衬底和半导体衬底中的一种。

5.一种半导体装置，包括：

在逻辑部中的SRAM；

其中所述SRAM、所述中央处理装置、所述电源部和所述蓄电装置形成在第一衬底上，并且

其中所述天线电路形成在第二衬底上。

6.一种半导体装置，包括：

在逻辑部中的SRAM；

其中所述SRAM利用从所述无线蓄电单元供应的电力存储程序数据，

其中所述SRAM、所述中央处理装置和所述电源部形成在第一衬底上，并且

其中所述天线电路和所述蓄电装置形成在第二衬底上。

7.根据权利要求5或6所述的半导体装置，其中所述第一衬底和所述第二衬底都是玻璃衬底、石英衬底、塑料衬底和半导体衬底中的一种。

8.根据权利要求2、3、5和6中任一项所述的半导体装置，其中所述蓄电装置包括电池或电容器。

9.一种RFID系统，包括：

读取/写入器；以及

半导体装置，该半导体装置包括：

在逻辑部中的SRAM；

具有天线电路的无线蓄电单元，所述无线蓄电单元存储所述天线电路所接收的电力；以及

其中所述天线电路接收从所述读取/写入器发送来的接收信号，

并且所述SRAM利用从所述无线蓄电单元供应的电力存储程序数据。

10.根据权利要求9所述的RFID系统，其中所述天线电路包括天线和谐振电路。

11.一种半导体装置，包括：

具有无线蓄电单元和电源电路的模拟部，其中所述无线蓄电单元具有天线电路；以及

具有中央处理装置和存储器的逻辑部，

其中所述中央处理装置从所述存储器读取数据；

其中所述无线蓄电单元存储所述天线电路所接收的电力，

其中所述电源电路将由所述天线电路所接收的信号而产生的电源电压供应到所述逻辑部，并且

其中所述存储器利用从所述无线蓄电单元供应的电力存储程序数据。

12.根据权利要求11所述的半导体装置，其中所述存储器是静态随机存取存储器。

13.根据权利要求11所述的半导体装置，其中所述模拟部还包括复位电路、时钟产生电路、解调电路、调制电路和电源管理电路。

14.根据权利要求11所述的半导体装置，其中所述逻辑部还包括掩模ROM和控制器。

15.根据权利要求1至3、5、6和11中任一项所述的半导体装置，其中所述天线电路包括天线和谐振电路。