[go: up one dir, main page]

CN101164242A - 具有复用输出的并行turbo解码器 - Google Patents

具有复用输出的并行turbo解码器 Download PDF

Info

Publication number
CN101164242A
CN101164242A CNA2006800134298A CN200680013429A CN101164242A CN 101164242 A CN101164242 A CN 101164242A CN A2006800134298 A CNA2006800134298 A CN A2006800134298A CN 200680013429 A CN200680013429 A CN 200680013429A CN 101164242 A CN101164242 A CN 101164242A
Authority
CN
China
Prior art keywords
stream
decoded
information
output
turbo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800134298A
Other languages
English (en)
Inventor
S·U·汉恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101164242A publication Critical patent/CN101164242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

提供了一种在便携式无线通信用户终端(UT)中用于并行路径turbo解码的系统和方法。该方法接受具有第一次序的信息分组的已编码流(306)，并将该已编码流去复用(304)成第一已编码和第二已编码信息流(308，310)。第一已编码流经turbo解码(312)生成第一已解码信息流(314)。类似地，第二已编码流经解码(316)相对于第一已解码流异步地生成第二已解码信息流(318)。然后，第一和第二已解码流被组合(320)成具有该第一次序的已解码信息分组的组合流(322)。第一和第二已解码流通过并行缓冲该第一和第二已解码流被组合而生成并行缓冲的已解码流。然后，这些并行缓冲的已解码流被复用以创建一组合流，该组合流被存储在输出缓冲器中。

Description

具有复用输出的并行TURBO解码器
在35 U.S.C§119下的优先权要求
本专利申请要求2005年3月11日提交的、并已转让给本专利申请的受让人、且因此被明确援引包含于此的临时申请No.60/660,967的优先权。
发明背景
领域
本发明一般涉及无线通讯，尤其涉及能够异步解码并缓冲并行信息流的并行turbo解码器系统。
背景
图1是描绘一1/3并行级联turbo编码器(现有技术)的示意框图。Turbo解码是一种允许接近香农极限地执行数据纠错的迭代处理。注记1/3表示一种将一个输入比特流转换成一个三分量比特流的实现。原始数据流(x)随着来自两个并行递归系统卷积(RSC)编码器的奇偶校验比特输出(p1和p2)一起被传至复用器的输入。交织器随机地排列输入到RSC编码器之一的比特。复用器将这三个并行输入的比特流重新组装成一个输出的串联流(x p1 p2)。虽然示出的是1/3 turbo编码器，但是1/2、1/4和1/5解码器也是已知的。
turbo编码是基于数据在传输期间将由于噪声而降级这一假设来执行的。在传输中的接收机一侧，turbo解码器通过利用turbo网格函数执行多重搜索迭代来重构原始比特流。
图2是turbo解码器(现有技术)的示意框图。两个最大后验(MAP)块各自生成外赋信息。该外赋信息代表了一比特是“0”或“1”的似然性。一个MAP块202接收未经交织的数据x和第一奇偶校验比特p1以及经解交织的输出比特作为输入。第二MAP解码器接收第二奇偶校验比特p2以及原始数据的经交织版本。基于来自第一MAP的外赋值和第二奇偶校验比特，第二MAP计算一外赋值。第二MAP将其外赋值输出馈送给解交织器，解交织器的输出被反馈给第一MAP用于另一次迭代。
通过这两个MAP的一次轮回被认为是一次迭代。要求多次遍历系统的迭代以生成具有低误比特率(BER)的信号。迭代处理逐步地纠正差错，并且若给定足够的迭代次数，则所有的差错均可以被纠正。
若给定高数据率和要处理的数据量，许多实时接收机不能使用turbo解码来纠正它们接收的收据中的所有差错。如果接收的数据流能被分裂成并行的数据流并被并行处理以使与turbo解码相关联的瓶颈最小化将是有利的。然而这一解决方案又将带来数据流被解码后如何高效地收集和重组它们的问题。
发明概要
本发明描述了一种并行turbo解码系统和方法。已解码的数据流在输出缓冲器中按恰适的数据分组次序被重组。如果数据被组织成不同的帧类别，则经重组的数据流可被存储在单独的输出缓冲器中，每个帧类别对应于一个缓冲器。当turbo分组被存储在输出缓冲器中时该系统还生成各种中断。
当有分组可用并且turbo解码器空闲时，turbo解码器从比特度量(LLR)模块取得软判决数据。当完成turbo解码操作时，硬判决比特被写到相应的迷你输出缓冲器，当迷你输出缓冲器已满后，数据被转移到合适的输出缓冲器。输出缓冲器的数据由微处理器汲取。该系统管理输出缓冲器以使得它们可在被重新补给的同时由微处理器同时汲取。
因而，提供了在便携式无线通信用户终端(UT)中进行并行路径turbo解码的方法。该方法接受具有第一次序的信息分组的已编码数据流，并将该已编码数据流去复用成第一已编码和第二已编码信息流。该第一已编码流被turbo解码，生成第一已解码信息流。类似地，第二已编码流被解码以相对于第一已解码流异步地生成第二已解码信息流。然后，第一和第二已解码流被组合成一具有该第一次序(各分组原本被接受的次序)的已解码信息分组的组合流。
第一和第二已解码流通过并行缓冲被组合，并生成被并行缓冲的已解码流。然后，这些被并行缓冲的已解码流被复用。更具体的说，是通过将第一已解码流存储在第一迷你缓冲器中，并将第二已解码流存储在第二迷你缓冲器中来使第一和第二已解码流被并行缓冲。来自第一和第二迷你缓冲器的输出被复用以创建一组合流，目该组合流被存储在输出缓冲器中。
在一些方面，该已编码输入流被组织成一具有多个帧的超帧，其中每一帧都包括经排序的信息分组。然后第一和第二已解码流被组合成多个组合流，其中每个组合流包括对应于一个帧类别的经排序信息分组。每个组合流被存储在一单独的输出缓冲器中。
上述方法和在便携式无线通信用户终端中进行并行路径turbo解码的系统的其它细节在以下提供。
附图简述
图1是描绘一1/3并行级联turbo编码器(现有技术)的示意框图。
图2是turbo解码器(现有技术)的示意框图。
图3A是具有并行路径turbo解码系统的便携式无线通信用户终端(UT)的示意框图。
图3B是示出图3A的复用模块的细节的第一示例性描绘。
图4是示例性UT接收机的示意框图。
图5是描绘将信息分组组织成超帧的图示。
图6是示出图3A的复用模块的细节的第二示例性描述。
图7是描绘用于在便携式无线通信UT中进行并行路径turbo解码的处理器设备的示意框图。
图8是描绘用于在便携式无线通信UT中进行并行路径turbo解码的系统的一种变形的示意框图。
图9是图3A和图6的示例性并行解码系统的更详细的描绘。
图10是一示例性迷你缓冲器的示意框图
图11是说明在便携式无线通信UT中进行并行路径turbo解码的方法的流程图。
具体说明
图3A是具有并行路径turbo解码系统的便携式无线通信用户终端(UT)300的示意框图。系统302包括在线306上具有用于接受已编码流的输入的去复用器304。该已编码数据流由经排序的信息分组组成。例如，这些信息分组按第一次序排列。去复用器304在线308上具有用于提供经去复用信息的第一已编码流的输出，在线310上具有用于提供经去复用信息的第二已编码流的输出。为了简化，示出了一个去复用器。然而，在其他各方面，这两个已编码输入流可以是来自接收机的输出。
图4是一示例性UT接收机的示意框图。接收机400包括一被配置成接收所发送的RF OFDM码元、对它们进行处理、并将它们变频成基带OFDM码元或基本上的基带信号的接收RF处理器410。如果相对于基带信号的频率偏移只是信号带宽的一个零头，或者如果信号处于足够低的中频处以允许直接对信号进行处理而不需进一步进行变频，则该信号可被称之为基本上的基带信号。来自接收RF处理器410的OFDM码元被耦合到FFT模块420，FFT模块420被配置成将OFDM码元变换成分级已调制频域副载波。
FFT模块420可被配置成将诸如预定的导频副载波等的一个或多个副载波耦合到信道估计器430。导频副载波可以是例如一个或多个等间隔的OFDM副载波集。信道估计器430被配置成利用导频副载波来估计对接收的OFDM码元有影响的各种信道。在一个实施例中，信道估计器430可被配置成确定与这些副载波中的每一个相对应的信道估计。在特定副载波处的信道估计可以被用作相邻副载波——例如在导频副载波的预定相干带宽内的那些副载波——的信道估计。
来自FFT模块420的副载波以及信道估计被耦合到副载波码元解交织器440。码元解交织器440可被配置成逆转对由发射机(未示出)执行的码元映射。
比特度量模块450可对已调制频调进行操作以确定指示接收码元质量的度量。在其中码元已被turbo编码的一个方面，比特度量模块450可被配置成确定所接收码元的对数似然比(LLR)。LLR是似然比的对数。该比率可被定义为原始比特是1的概率与原始比特等于0的概率之比。替换地，该比率也可以相反的方式被定义，其中LLR是原始比特是0的概率与原始比特等于1的概率之比。这两种定义之间没有实质性的差别。比特度量模块450可使用例如码元幅值和信道估计来确定LLR值。
度量模块450利用信道估计和接收的信号来确定LLR值。噪声估计也可被使用。然而，如果使用的是不管噪声估计如何都提供相同结果的turbo解码方法，则噪声估计项实质上可被忽略。在这种实施例中，比特度量模块450的硬件在计算LLR时可使用预定值作为噪声估计。
基比特度量模块450的输出被耦合到基层处理器解扰乱器460，基层处理器解扰乱器460被配置成对接收的LLR值进行操作以逆转在编码器中执行的码元扰乱。码元解扰乱器460的输出被耦合到比特解交织器470，比特解交织器470被配置成解交织先前被交织的码元。如在这方面中所示，解扰乱器的输出解交织成两个比特流380和310，它们被耦合到图3A的turbo解码器。
返回到图3A，第一turbo解码器312在线308上具有用于接受第一已编码流的输入，并且在线314上具有用于提供第一已解码信息流的输出。第二turbo解码器316在线310上具有用于接受第二已编码流的输入，并且在线318上具有用于提供第二已解码信息流的输出。第二已解码流相对于第一已解码流被异步地生成。
复用模块320具有分别接受线314和318上的第一和第二已解码流的输入端。复用模块320组合第一和第二已解码流，并在线322上的输出端提供一组合流。该组合流由经排序的已解码信息分组组成。例如，已解码信息分组按第一次序组织，该第一次序是这些已编码信息分组被去复用器304接收的次序。
图3B是示出图3A的复用模块的细节的第一示例性描绘。复用模块320通常包括第一迷你缓冲器324，该第一迷你缓冲器324在线314上具有用于接受第一已解码流的输入端，并且在线326上具有用于提供第一经缓冲流的输出端。第二迷你缓冲器328在线318上具有用于接受第二已解码流的输入端，并且在线330上具有用于提供第二经缓冲流的输出端。复用器(MUX)332在线326和线330上具有分别用于接受第一和第二经缓冲流的输入端，并且在线322上具有用于提供组合流的输出端。
复用模块320可进一步包括一输出缓冲器334，该输出缓冲器334在线322上具有用于接受组合流的输入端，并且在线336上具有用于提供经缓冲组合流的输出端。
返回图3A，时钟(CLK)340在线342和线344上具有用于选择性地分别提供第一时钟信号和第二时钟信号的输出。第一turbo解码器312响应于接收到第一时钟信号对第一已编码流进行解码，并且第二turbo解码器316响应于接收到第二时钟信号对第二已编码流进行解码。时钟340响应于去复用器304终止提供第一已编码流而中断第一时钟信号的提供。类似地，时钟340响应于去复用器304终止提供第二已编码流而中断第二时钟信号的提供。以这种方式，如果没有数据要解码，解码器就不必被时钟同步。众所周知，通过选择性地中断时钟，CMOS电路的动态功耗可被显著降低。独立的时钟信号有助于实现异步解码器功能性。
图5是描绘信息分组组织成超帧的图示。每个超帧由多个帧组成。在一个方面中，有4个主数据帧、1个广域额外开销信息码元/系统(OIS)帧，以及1个局域OIS帧(n＝6且j＝2)。每一帧包括多个经排序的分组(turbo分组)。在一个方面中，广域和局域OIS帧各自包括7个分组，并且该4个主数据帧通常持有的分组数目大大多于7个。然而，一个超帧并不限于任何特定数目的帧。并且一帧也不限于任何特定数目的分组。当已编码信息分流被组织成超帧时，复用器模块(图3B的320)如在以下详述的那样提供多个组合流，其中每个组合流包括与一个帧类别相对应的经排序信息分组。在这个示例中，有三个帧类别：数据、广域OIS和局域OIS。使用以上示例，复用器模块提供组合的数据流、组合的广域OIS流和组合的局域OIS流，其中已解码的分组按它们作为已编码信息分组被接收的次序来被组合。
图6是示出图3A的复用模块的细节的第二示例性描述。参见图3A、5和6，去复用器304以具有多个帧的超帧的形式接受已编码流，其中每个帧包括经排序的信息分组。例如，在主(数据)帧类别中显示了按第一次序(x+1到y)组织的信息分组。在这一方面中，复用器模块320为每一个帧类别包括一个复用器。该超帧被示为具有三个帧类别(数据、局域OIS和广域OIS)。因此，复用器模块320被示为具有三个复用器。然而，本发明并不限于任何特定数目的帧类别(复用器)。每个复用器600、602和604具有分别用于接受线326和330上的第一和第二经缓冲流的输入端。复用器600、602和604具有分别用于提供相应帧类别的经排序信息分组的组合流的输出端606、608和610。复用器模块320还为每一个帧类别包括一个输出缓冲器。每个输出缓冲器612、614和616具有用于接受组合流之一的一个输出端。缓冲器612、614和616分别具有用于提供相应帧类别的经缓冲组合流的输出端618、620和622。
考虑图3B或图6，输出缓冲器(即缓冲器334)在加载来自组合流的分组的同时提供来自经缓冲的组合流的分组。在一方面中，输出缓冲器334在线350上具有用于提供存储在输出缓冲器中的已解码信息分组的计数的输出。在其他方面中，线350上的输出可被配置成向负责汲取缓冲器的微处理器(未示出)提供中断信号。中断信号可响应于缓冲器到达预定的(水位)输出缓冲容量水平、存储了数据帧的结束、或存储了数据突发帧的结束而被生成，这里，数据突发是指持续时间长于一个OFDM码元的多个信息分组的逻辑组织(例如，MediaFLO逻辑信道或MLC)。虽然没有具体示出，但是图6的缓冲器也可被实现为具有用于提供分组计数和中断信息的输出。
图7是描绘用于在便携式无线通信UT 700中进行并行路径turbo解码的处理器设备的示意框图。处理器设备702包括一去复用器模块704，该去复用器模块704在线706上具有一用于接受具有第一次序的信息分组的已编码流的输入端。去复用器(deMUX)模块704在线708上具有一用于提供经去复用信息的第一已编码流的输出端，并且在线710上具有一用于提供经去复用信息的第二已编码流的输出端。
第一turbo解码器模块712在线708上具有一用于接受第一已编码流的输入端，并且在线714上具有用于提供第一已解码信息流的输出端。第二turbo解码器模块716在线710上具有一用于接受第二已编码流的输入端，并且在线718上具有一用于提供第二已解码信息流的输出端，该第二已解码信息流是相对于第一已解码流异步地生成的。复用模块720在线714和718上分别具有分别接受第一和第二已解码流的输入端。复用模块720组合第一和第二已解码流，并在线722上具有一用于提供具有该第一次序的已解码信息分组的组合流的输出端。在未示出的一个方面中，该组合流被缓冲。
图8是描绘用于在便携式无线通信UT中进行并行路径turbo解码的系统的一种变体的示意框图。系统800包括一用于接受具有第一次序的信息分组的已编码流的去复用装置802。去复用装置802提供经去复用信息的第一已编码流和经去复用的信息的第二已编码流。第一turbo解码装置804接受第一已编码流并提供第一已解码信息流。第二turbo解码装置806接受第二已编码流并提供相对于第一已解码流异步地生成的第二已解码信息流。组合装置808接受第一和第二已解码流、组合第一和第二已解码流，并提供具有第一次序的已解码信息分组的组合流。在一些未示出的方面中，由一缓冲装置存储(缓冲)该组合流。
功能说明
图9是图3A和图6的示例性并行解码系统的更详细的描绘。所示为两个turbo解码器和各自专用于这些turbo解码器之一的两个迷你输出缓冲器。一个广域OIS输出缓冲器、一个局域OIS输出缓冲器、以及一个数据输出缓冲器。该系统管理从两个turbo解码器将分组写入这三个输出缓冲器。系统还在微处理器访问(缓冲器汲取)与内部硬件访问(缓冲器加载)同时发生时管理仲裁和冲突处理。当turbo分组被存储到输出缓冲器中时可生成各种中断。
当有分组可用且turbo解码器空闲时，turbo解码器从LLR取得软决策数据。在turbo解码操作之后，硬判决比特被写入相应的迷你输出缓冲器。当迷你输出缓冲器已满时，数据被转移到合适的输出缓冲器。在一个方面中，输出缓冲器是由微处理器(未示出)汲取的16比特宽随机存取存储器(RAM)。
可实现支持1/2、1/3、2/3和1/5码率的turbo解码器。turbo解码器与LLR块接口，在此软决策比特被存储在turbo解码器迭代缓冲存储器中。输出缓冲器通常足够大以存储整个分组。例如，典型的缓冲器可为每个分组存储以下信息：来自turbo解码器的994个已解码比特；8比特的数据突发身份(即，MediaFLO逻辑信道(MLC)ID)；1比特的循环冗余校验(CRC)擦除指示符；以及1比特的基/增强层指示符。由于示例性RAM是16比特宽，因此为将这些比特装入16比特宽的接口中，每个分组的深度为64个位置。
对于数据输出缓冲器的存储器要求是从所支持的最大数据速率推导出的。应当理解，不是所有的帧都携带同样数目的分组，也不是所有的帧类别都携带同样数目的帧。因此，数据缓冲器可以大于其它广域和局域OIS缓冲器。假设turbo解码器的最大吞吐量是每OFDM码元4个分组，并且接收机软件的最大中断延迟是10ms，这对应于12个OFDM码元。然后，每分组存储的数据量是kbit(千比特)，并且数据输出缓冲器应当至少为4×12×1kb＝48kb。
当微处理器接收到水位中断时它可从这些输出缓冲器中的任何一个读取。如果数据输出缓冲器的水位被设定在50％，则在微处理器响应水位中断前可到达到48kb。因此，48kb应当对应于所要求的数据输出缓冲器大小的50％。即，数据输出缓冲器应当是96kb。如果96kb缓冲器在硬件中被组织为[6114×16]的RAM，并且每个分组的深度为64个位置，则缓冲器持有96个分组。
广域和局域OIS分组被存储在单独的输出缓冲器中用于微处理器对包含在这些分组中的额外开销信息的快速访问。如果广域和局域OIS数据每个总是由7个分组构成，并且对每个turbo分组使用与上述数据分组相同的要求，则每个分组需要64个位置。作为结果，广域和局域OIS缓冲器各自需要一个448×16RAM。
如果到达水位阈值，则输出缓冲器生成一中断，以确保缓冲器被汲取以防止数据丢失。水位水平是软件可编程的。可实现向微处理器提供缓冲器中的分组数目的计数的输出缓冲器，这样正确数目的分组就可被汲取。对于广域和局域OIS输出缓冲器，微处理器汲取7个分组。当第7个分组已被存入RAM时，还可生成广域和局域OIS输出缓冲器中断。
当存储的分组数目超过溢出条件时，输出缓冲器也可生成一中断，以指示数据已被丢失。当一帧的最后一个分组已被存储，或者当一数据突发(即MLC)中的最后一个分组已被存储时，也可生成一中断。
每个turbo解码器有一个专用的迷你输出缓冲器(mini_dec_ob)。该迷你输出缓冲器被设计成当一个turbo解码器完成将一分组写入到其mini_dec_ob中时，第二turbo解码器可以同时对其mini_dec_ob进行写入，并且来自这两个mini_dec_ob的数据然后都可以由硬件在64个码片×8个时钟内从任一mini_dec_ob快速转移到这三个输出缓冲器之一。这种方法减少了等待延迟并允许两个turbo解码器都能继续处理分组。
图10是一示例性迷你缓冲器的示意框图。每个mini_dec_ob解码器输出缓冲器具有一个64×16的RAM。这个RAM由Turbo解码器写入并由wois_dec_ob、lois_dec_ob和dec_ob读取。内部地址指针跟踪这些地址。在每次从这些输出缓冲器之一读取之后，内部地址指针就被自动递增，于是由输出缓冲器进行的下一次读取就指向下一个地址位置，以此类推。地址指针随着turbo解码器将数据写入RAM而被递增，并且当输出缓冲器从RAM读出数据时被递减。
对于以上描述的每个示例性分组，turbo解码器一次一个地生成994硬判决比特。这些比特被存储在输入移位寄存器中。在每第16个硬决策比特处，该16比特值被写入RAM中由写地址指针指向的存储位置处。写地址指针初始从零开始并递增1。只要turbo解码器生成输出数据，这一过程就继续进行。地址指针的宽度为6比特；在写入一个分组(64个位置)之后，地址指针翻越到零。读指针始终落后于写指针。
在每一个turbo分组的结尾，当所有硬判决比特都被存储之后，turbo解码器发出完成信号以向输出缓冲器指示该分组已被解码。此刻，这个分组的MLC ID、CRC擦除比特、以及基/增强比特可被存储(参见图5)。对应于每个分组的这些信息被存储在第64个RAM位置中。
在每一个turbo分组的起始，mini_dec_ob还俘获对应于每个分组的其它信息，并响应于该完成信号在其输出处更新这些信息。这些信息包括：frame_done、end_of_mlc、frame_cnt and td_cnt。LLR框在每个分组的起始处发送这些信息。这些信息在起始时被锁存，并被保存在寄存器中直到下一个起始。完成时，在每个分组后，这些信息被传递给的wois_dec_ob、lois_dec_ob、或dec_ob，于是当相应的条件对于那个分组为真时，正确的中断就能被生成。例如，当mini_dec_ob处理一帧中最后一个turbo分组时，frame_done将被设置。当dec_ob将这一分组转移到其RAM中时，它断言frame_done_irq中断以指示这一帧的最后一个turbo分组在输出缓冲器中已准备就绪。
来自turbo解码器的完成信号触发从其mini_dec_ob到主输出缓冲器之一的转移的启动。数据由输出缓冲器从RAM读出。有一个相关联的读地址指针，它也是6比特宽并从零开始。在由输出缓冲器进行每次读取之后，这一指针递增1。在读取一个分组(64个位置)之后这一指针也翻越。
图11是说明用于在便携式无线通信UT中进行并行路径turbo解码的方法的流程图。虽然为了清楚起见，该方法被描绘为一系列编号的步骤，但是编号不一定规定了这些步骤的次序。应当理解，这些步骤中的一些可以被跳过，并行执行，或不要求维持严格的序列次序地执行。该方法始于步骤1100。
步骤1102接受具有第一次序的信息分组的已编码流。步骤1102将该已编码数据流去复用成第一已编码和第二已编码信息流。步骤1106 turbo解码该第一已编码流，生成第一已解码信息流。步骤1108 turbo解码该第二已编码流，相对于第一已解码流异步地生成第二已解码信息流。步骤1110将第一和第二已解码流组合成具有该第一次序的已解码信息分组的组合流。
在一个方面中，在步骤1110中组合第一和第二已解码流包括了多个子步骤。步骤1110a并行缓冲第一和第二已解码流，生成经并行缓冲的已解码流。步骤1110b复用这些经并行缓冲的已解码流。在步骤1110a中并行缓冲第一和第二已解码流可包括多个子步骤(未示出)。步骤1110a1将第一已解码流存储在第一迷你缓冲器中。步骤1110a2将第二已解码流存储在第二迷你缓冲器中。然后，在步骤1110b中复用这些经并行缓冲的已解码流包括复用来自第一和第二迷你缓冲器的输出以创建组合流。在另一方面中，步骤1110c将组合流存储在一输出缓冲器中。
在一个不同方面中，在步骤1102中接受已编码流包括接受具有多个帧的超帧，其中每个帧包括经排序的信息分组。然后，在步骤1110中组合第一和第二已解码流包括将第一和第二已解码流组合成多个组合流，其中每个组合流包括对应于一个帧类别的经排序信息分组。类似地，步骤1110可将每个组合流存储在一单独的输出缓冲器中。
在另一方面中，步骤1112从输出缓冲器中的组合流汲取信息分组。然后，将组合流存储在输出缓冲器中(步骤1110c)可以是与从组合流中汲取信息分组同时地存储信息分组。
在一个不同方面中，步骤1114提供存储在输出缓冲器中的组合流信息分组的计数。步骤1116响应于诸如到达预定的(水位)输出缓冲器容量水平、存储了帧分组的结尾、或是存储了数据突发(MLC)分组的结尾等动作生成一中断信号，
在另一方面中，在步骤1106中turbo解码第一已编码信息流包括多个子步骤。步骤1106a在第一turbo解码器处接受已编码信息分组。响应于接收到这些信息分组，步骤1106b向第一turbo解码器提供时钟信号。继turbo解码这些信息分组之后，步骤1106c中断对第一turbo解码器提供时钟信号。虽然没有具体示出，但是相同的各子步骤可用于turbo解码第二信息流(步骤1108)。
替换地，图11可被理解为代表了在有形地体现了可由数字处理装置执行以在便携式无线通信UT中执行并行路径turbo解码的机器可读指令的程序的信号承载介质中的各个操作。
已提供了一种用于进行并行路径turbo解码的系统和方法。本发明已在具体类型的调制格式和数据组织的背景中被说明。然而，本发明不必局限于这些示例。例如，虽然已描述了三个输出缓冲器，但是本发明不必局限于这一数目。类似地，虽然示出了两个turbo解码器，但是本发明并不作如此限制。本领域的技术人员将易于想到本发明的其他变形和实施例。

Claims (22)

1.在便携式无线通信用户终端(UT)中，一种用于进行并行路径turbo解码的方法，所述方法包括：
接受一具有第一次序的分组信息的已编码流；
将所述已编码流去复用成第一已编码信息流和第二已编码信息流；
turbo解码所述第一已编码流，以生成第一已解码信息流；
turbo解码所述第二已编码流，以相对于所述第一已解码流异步地生成第二已解码信息流；以及
将所述第一和第二已解码流组合成一具有所述第一次序的已解码信息分组的组合流。
2.如权利要求1所述的方法，其特征在于，组合所述第一和第二已解码流包括：
并行缓冲所述第一和第二已解码流，以生成经并行缓冲的已解码流；以及
复用所述经并行缓冲的已解码流。
3.如权利要求2所述的方法，其特征在于，并行缓冲所述第一和第二已解码流包括：
将所述第一已解码流存储在第一迷你缓冲器中；以及
将所述第二已解码流存储在第二迷你缓冲器中。
4.如权利要求3所述的方法，其特征在于，复用所述经并行缓冲的已解码流包括复用来自所述第一和第二迷你缓冲器的输出以创建组合流；以及
将所述组合流存储在输出缓冲器中。
5.如权利要求4所述的方法，其特征在于，接受所述已编码流包括接受具有多个帧的超帧，其中每个帧包括经排序的信息分组；以及
其中组合所述第一和第二已解码流包括将所述第一和第二已解码流组合成多个组合流，其中每个组合流包括对应于一个帧类别的经排序的信息分组。
6.如权利要求5所述的方法，其特征在于，将所述第一和第二已解码流组合成所述多个组合流包括将每个组合流存储在一单独的输出缓冲器中。
7.如权利要求4所述的方法，其特征在于，进一步包括：
从所述输出缓冲器中的所述组合流汲取所述信息分组；以及
其中将所述组合流存储在所述输出缓冲器中包括与从所述组合流汲取信息分组同时地存储信息分组。
8.如权利要求4所述的方法，其特征在于，进一步包括：
提供存储在所述输出缓冲器中的组合流信息分组的计数。
9.如权利要求4所述的方法，其特征在于，进一步包括：
响应于从包含到达预定输出缓冲器容量水平、存储了帧分组的结尾、以及存储了数据突发分组的结尾的一组动作中选择的一个产生一中断信号。
10.如权利要求1所述的方法，其特征在于，turbo解码所述第一已编码信息流包括：
在第一turbo解码器处接受已编码信息分组；
响应于接收到所述信息分组，向所述第一turbo解码器提供时钟信号；以及
继turbo解码所述信息分组之后，中断对所述第一turbo解码器提供所述时钟信号。
11.在便携式无线通信用户终端(UT)中，一种用于进行并行路径turbo解码的系统，所述系统包括：
去复用器，所述去复用器具有一用于接受具有第一次序的信息分组的已编码流的输入端、一用于提供经去复用的信息的第一已编码流的输出端、以及一用于提供经去复用的信息的第二已编码流的输出端；
第一turbo解码器，所述第一turbo解码器具有一用于接受所述第一已编码流的输入端和一用于提供第一已解码信息流的输出端；
第二turbo解码器，所述第二turbo解码器具有一用于接受所述第二已编码流的输入端和一用于提供第二已解码信息流的输出端，第二已解码信息流相对于所述第一已解码流而异步地被生成；以及
复用模块，所述复用模块具有用于接受所述第一和第二已解码流的输入端，所述复用模块组合所述第一和第二已解码流并且具有一用于提供具有所述第一次序的已解码信息分组的组合流的输出端。
12.如权利要求11所述的系统，其特征在于，所述复用模块包括：
第一迷你缓冲器，所述第一迷你缓冲器具有一用于接受所述第一已解码流的输入端和一用于提供第一经缓冲流的输出端；
第二迷你缓冲器，所述第二迷你缓冲器具有一用于接受所述第二已解码流的输入端和一用于提供第二经缓冲流的输出端；以及
复用器，所述复用器具有用于接受所述第一和第二经缓冲流的输入端和一用于提供所述组合流的输出端；
13.如权利要求12所述的系统，其特征在于，所述复用模块进一步包括输出缓冲器，所述输出缓冲器具有一用于接受所述组合流的输入端和一用于提供经缓冲的组合流的输出端。
14.如权利要求13所述的系统，其特征在于，所述去复用器以具有多个帧的超帧的形式接受所述已编码流，其中每个帧包括经排序的信息分组；并且，
其中所述复用器进一步包括：
对应于每一个帧类别的复用器，每个复用器具有用于接受所述第一和第二经缓冲流的输入端和一用于提供相应帧类别的经排序的信息分组的组合流的输出端；以及，
对应于每一个帧类别的输出缓冲器，每个输出缓冲器具有一用于接受组合流的输入端和一用于提供相应帧类别的经缓冲组合流的输出端。
15.如权利要求13所述的系统，其特征在于，所述输出缓冲器与加载来自所述组合流的分组同时地提供来自所述经缓冲组合流的分组。
16.如权利要求13所述的系统，其特征在于，所述输出缓冲器具有一用于提供存储在所述输出缓冲器中的已解码信息分组的计数的输出端。
17.如权利要求13所述的系统，其特征在于，所述输出缓冲器具有一用于响应于从包含到达一预定的输出缓冲器容量水平、存储了帧分组的结尾、和存储了数据突发分组的结尾的一组动作中选择的一个提供一中断信号的输出端。
18.如权利要求11所述的系统，其特征在于，所述去复用器以具有多个帧的超帧的形式接受所述已解码流，其中每个帧包括经排序的信息分组；以及，
所述复用器模块提供多个组合流，其中每个组合流包括对应于一个帧类别的经排序的信息分组。
19.如权利要求11所述的系统，其特征在于，进一步包括：
具有用于选择性地提供第一时钟信号和第二时钟信号的输出端的时钟；
其中所述第一turbo解码器响应于接收到所述第一时钟信号解码所述第一已编码流；
其中所述第二turbo解码器响应于接收到所述第二时钟信号解码所述第二已编码流；
其中所述时钟响应于所述去复用器停止提供所述第一已编码流而中断提供所述第一时钟信号，并且响应于所述去复用器停止提供所述第二已编码流而中断提供所述第二时钟信号。
20.在便携式无线通信用户终端(UT)中，一种有形地体现了可由数字处理装置执行以进行并行路径turbo解码的操作的机器可读指令的程序的信号承载介质，所述操作包括：
接受具有第一次序的信息分组的已编码流；
将所述已编码流去复用成第一已编码信息流和第二已编码信息流；
turbo解码所述第一已编码流，以生成第一已解码信息流；
turbo解码器所述第二已编码流，以相对于所述第一已解码流异步地生成第二已解码信息流。
将所述第一和第二已解码流组合成具有所述第一次序的已解码信息分组的组合流。
21.在便携式无线通信用户终端(UT)中，一种用于进行并行路径turbo解码的系统，所述系统包括：
用于接受具有第一次序的信息分组的已编码流、提供经去复用的信息的第一已编码流、以及提供经去复用的信息的第二已编码流的装置；
用于接受所述第一已编码流并提供第一已解码信息流的装置；
用于接受所述第二已编码流、并提供第二已解码信息流的装置，所述第二已解码信息流相对于所述第一已解码流而异步地被生成；
用于接受所述第一和第二已解码流、组合所述第一和第二已解码流、以及提供一具有所述第一次序的已解码信息分组的组合流的装置。
22.在便携式无线通信用户终端(UT)中，一种用于进行并行路径turbo解码的处理器，所述处理器包括：
去复用器模块，所述去复用器模块具有一用于接受具有第一次序的信息分组的已编码流的输入端、一用于提供经去复用的信息的第一已编码流的输出端、以及一用于提供经去复用的信息的第二已编码流的输出端；
第一turbo解码器模块，所述第一turbo解码器模块具有一用于接受所述第一已编码流的输入端和一用于提供第一已解码信息流的输出端；
第二turbo解码器模块，所述第二turbo解码器模块具有一用于接受所述第二已编码流的输入端，和一用于提供第二已解码信息流的输出端，所述第二已解码信息流相对于所述第一已解码流而异步地被生成；以及
复用模块，所述复用模块具有用于接受所述第一和第二已解码流的输入端，所述复用模块组合所述第一和第二已解码流，并具有一用于提供具有所述第一次序的已解码信息分组的组合流的输出端。
CNA2006800134298A 2005-03-11 2006-03-13 具有复用输出的并行turbo解码器 Pending CN101164242A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66096705P 2005-03-11 2005-03-11
US60/660,967 2005-03-11

Publications (1)

Publication Number Publication Date
CN101164242A true CN101164242A (zh) 2008-04-16

Family

ID=36569135

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800134298A Pending CN101164242A (zh) 2005-03-11 2006-03-13 具有复用输出的并行turbo解码器

Country Status (12)

Country Link
US (1) US7720017B2 (zh)
EP (1) EP1856807B1 (zh)
JP (1) JP2008533875A (zh)
KR (2) KR20100068293A (zh)
CN (1) CN101164242A (zh)
AT (1) ATE465552T1 (zh)
BR (1) BRPI0607711A2 (zh)
CA (1) CA2600488A1 (zh)
DE (1) DE602006013797D1 (zh)
RU (1) RU2007137660A (zh)
TW (1) TW200711364A (zh)
WO (1) WO2006099528A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201818A (zh) * 2011-05-12 2011-09-28 中兴通讯股份有限公司 一种Turbo译码结果的输出方法及装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2454193B (en) * 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8259760B2 (en) * 2006-03-31 2012-09-04 Stmicroelectronics, Inc. Apparatus and method for transmitting and recovering multi-lane encoded data streams using a reduced number of lanes
JP4207981B2 (ja) * 2006-06-13 2009-01-14 ソニー株式会社 情報処理装置および情報処理方法、プログラム、並びに記録媒体
US7831894B2 (en) * 2006-10-10 2010-11-09 Broadcom Corporation Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves
US7827473B2 (en) * 2006-10-10 2010-11-02 Broadcom Corporation Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors
US8661167B2 (en) * 2007-09-17 2014-02-25 Intel Corporation DMA (direct memory access) coalescing
US8145920B2 (en) * 2007-09-17 2012-03-27 Intel Corporation Techniques for collaborative power management for heterogeneous networks
US7835368B2 (en) * 2007-11-12 2010-11-16 Ikanos Communications, Inc. Systems and methods for mitigating the effects of upstream far-end cross talk
US7855996B2 (en) * 2007-11-21 2010-12-21 Newport Media, Inc. Enhanced stream layer transmission for mediaFLO mobile multimedia multicast system
US8873671B2 (en) * 2008-03-26 2014-10-28 Qualcomm Incorporated Method and system for LLR buffer reduction in a wireless communication modem
US8665996B2 (en) * 2008-04-01 2014-03-04 Qualcomm Incorporated Efficient parallel sub-packet decoding using multiple decoders
US8300803B2 (en) * 2008-04-09 2012-10-30 Ikanos Communications, Inc. Cooperative MIMO for alien noise cancellation (COMAC) for upstream VDSL systems
WO2010099399A1 (en) * 2009-02-27 2010-09-02 Ikanos Technology, Ltd. Systems and methods for mitigating self-induced far-end crosstalk
US8204211B2 (en) 2009-04-29 2012-06-19 Ikanos Communications, Inc. Systems and methods for selecting tones for far-end cross talk mitigation
US8543893B2 (en) * 2009-09-02 2013-09-24 Agere Systems Llc Receiver for error-protected packet-based frame
US8625474B2 (en) * 2009-09-09 2014-01-07 Qualcomm Incorporated System and method for the simultaneous reception of FLO and FLO-EV data
US9154797B2 (en) 2010-09-20 2015-10-06 Onecodec, Limited Systems and methods for encoding and decoding
WO2012047507A1 (en) * 2010-09-28 2012-04-12 Onecodec, Ltd. Systems and methods for encoding and decoding
US8787762B2 (en) * 2011-02-22 2014-07-22 Nec Laboratories America, Inc. Optical-layer traffic grooming at an OFDM subcarrier level with photodetection conversion of an input optical OFDM to an electrical signal
US10025787B2 (en) 2011-08-17 2018-07-17 Bevara Technologies, Llc Systems and methods for selecting digital data for archival
US10129556B2 (en) 2014-05-16 2018-11-13 Bevara Technologies, Llc Systems and methods for accessing digital data
US8861877B2 (en) * 2012-07-19 2014-10-14 Omnivision Technologies, Inc. System and method for improving decoder performance by using multiple decoding channels
WO2015176009A1 (en) 2014-05-16 2015-11-19 Bevara Technologies, Llc Systems and methods for selecting digital data for archival
EP3001585B1 (en) * 2014-09-29 2017-07-12 Alcatel Lucent Optical coherent receiver with forward error correction and parallel decoding
WO2019143808A1 (en) 2018-01-18 2019-07-25 Bevara Technologies, Llc Browser navigation for facilitating data access
CN111343404B (zh) * 2020-02-19 2022-05-24 精微视达医疗科技(三亚)有限公司 成像数据处理方法及装置
EP4500871A1 (en) 2022-03-28 2025-02-05 Bevara Technologies, LLC Modular pipelines for accessing digital data

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03242027A (ja) * 1990-02-20 1991-10-29 Nippon Telegr & Teleph Corp <Ntt> インターリーブを付加した並列誤り訂正方式
US5313649A (en) * 1991-05-28 1994-05-17 International Business Machines Corporation Switch queue structure for one-network parallel processor systems
JPH07162858A (ja) * 1993-12-10 1995-06-23 Matsushita Electric Ind Co Ltd 画像信号符号化装置と画像信号復号化装置
JP3407287B2 (ja) * 1997-12-22 2003-05-19 日本電気株式会社 符号化復号システム
WO1999050963A2 (en) 1998-03-31 1999-10-07 Samsung Electronics Co., Ltd. TURBO ENCODING/DECODING DEVICE AND METHOD FOR PROCESSING FRAME DATA ACCORDING TO QoS
US6859496B1 (en) * 1998-05-29 2005-02-22 International Business Machines Corporation Adaptively encoding multiple streams of video data in parallel for multiplexing onto a constant bit rate channel
US6252917B1 (en) 1998-07-17 2001-06-26 Nortel Networks Limited Statistically multiplexed turbo code decoder
CN1333531C (zh) * 2001-02-23 2007-08-22 皇家菲利浦电子有限公司 包含并联解码器的特播解码器系统
JP2004088388A (ja) * 2002-08-27 2004-03-18 Ntt Data Corp 受信装置、受信データのデータ処理方法及びプログラム
CA2507483C (en) * 2003-01-07 2012-11-13 Samsung Electronics Co., Ltd. Apparatus and method for controlling an output buffer in a hybrid automatic repeat request(harq) mobile communication system
JP4366945B2 (ja) * 2003-02-03 2009-11-18 ソニー株式会社 ビタビ復号装置及び方法並びにｏｆｄｍ復調装置
JP4217887B2 (ja) 2003-07-22 2009-02-04 日本電気株式会社 受信装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201818A (zh) * 2011-05-12 2011-09-28 中兴通讯股份有限公司 一种Turbo译码结果的输出方法及装置
WO2012151864A1 (zh) * 2011-05-12 2012-11-15 中兴通讯股份有限公司 一种turbo译码结果的输出方法及装置
CN102201818B (zh) * 2011-05-12 2015-12-16 中兴通讯股份有限公司 一种Turbo译码结果的输出方法及装置

Also Published As

Publication number Publication date
US7720017B2 (en) 2010-05-18
ATE465552T1 (de) 2010-05-15
BRPI0607711A2 (pt) 2009-09-22
KR20100068293A (ko) 2010-06-22
US20060227815A1 (en) 2006-10-12
WO2006099528A1 (en) 2006-09-21
EP1856807A1 (en) 2007-11-21
TW200711364A (en) 2007-03-16
JP2008533875A (ja) 2008-08-21
DE602006013797D1 (de) 2010-06-02
EP1856807B1 (en) 2010-04-21
RU2007137660A (ru) 2009-04-20
KR20070112253A (ko) 2007-11-22
CA2600488A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
CN101164242A (zh) 具有复用输出的并行turbo解码器
US8438434B2 (en) N-way parallel turbo decoder architecture
KR100822463B1 (ko) 연결코드 디코딩을 위한 고속 모듈, 장치 및 방법
US6901492B2 (en) Electronic device for reducing interleaving write access conflicts in optimized concurrent interleaving architecture for high throughput turbo decoding
US20030028843A1 (en) Memory configuration scheme enabling parallel decoding of turbo codes
US8250448B1 (en) Method of and apparatus for implementing a decoder
CN104092470B (zh) 一种Turbo码译码装置及方法
AU3689001A (en) A system and method employing a modular decoder for decoding turbo and turbo-like codes in a communications network
US7584389B2 (en) Turbo decoding apparatus and method
JP2007068155A (ja) 並列のターボ復号機中でのインターリーブの方法およびシステム。
US20030128722A1 (en) Multplexing-interleaving and demultipexing-deinterleaving
CN102171934B (zh) 用于迭代解码器的扩展型解交织器
CN101192837A (zh) turbo解码器及解码turbo编码信号的方法
Berrou et al. An IC for turbo-codes encoding and decoding
KR20090044178A (ko) 통신시스템에서 병렬구조 라틴방진 인터리빙 방법 및 장치
CA2303630A1 (en) A system and method for forward error correction
CN101534130B (zh) 数据交织方法和装置、数据解交织方法和装置以及译码器
US8572456B1 (en) Avoiding interleaver memory conflicts
EP2323302A1 (en) Improved HARQ
EP1045522A1 (en) Method and device for channel interleaving and multiplexing
CN102104387A (zh) 译码器和译码方法
KR100519335B1 (ko) 채널 인터리빙 방법
CN1377142B (zh) 一种高速解交织的实现方法和装置
May et al. Evaluation of high throughput turbo-decoder architectures
HK1117953A (zh) 具有複用輸出的並行turbo解碼器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1117953

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080416

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1117953

Country of ref document: HK