CN101005094A - 一种新型金属氧化物硅场效应晶体管栅极结构及其制备工艺 - Google Patents

Abstract

本发明公开了一种新型MOSFET栅极结构及其制备工艺，对整个晶体管的形成过程做了巨大的调整，提供了一组新的流程和工艺选择，并由此形成了新的器件结构，展示了新的器件控制机制，例如栅极控制区域与实际沟道长度有一定的偏差，同时放宽了对最小线宽尺寸的工艺能力要求，适合于深亚微米/纳米工艺。在制备工艺上通过增加一道光刻，刻蚀多晶硅形成凹陷结构，解决了形成硅化物过程中大家担心的桥联现象。栅极通过形成相对于传统工艺更宽的硅化物有效地降低了接触电阻。

Description

一种新型金属氧化物硅场效应晶体管栅极结构及其制备工艺

技术领域

本发明属于集成电路制造工艺和器件设计技术领域，具体涉及一种MOSFET(金属-氧化物半导体场效应晶体管)的栅极结构及其制备工艺。

背景技术

目前集成电路技术的主体是MOSFET集成电路，为了使栅极、源极、漏极工作，不仅需要通过离子注入实现高掺杂并用退火来激活这些杂质，而且需要定义出相应的区域并对非电极区域做出有效的隔离。集成电路技术快速发展的一个主要标志或者主要障碍就是晶体管设计规则定义的尺寸尤其是栅极尺寸的不断缩小，这对刻蚀、淀积尤其是光刻工艺提出非常高的要求，目前传统光学曝光技术已经接近于物理极限。为了满足晶体管尺寸不断缩小的要求，人们在工艺技术和器件结构方面做了很多尝试，开发出新的光刻技术和许多三维器件结构，目前的通用的MOSFET的栅极结构如图18(b)所示，由于制备工艺的原因，其多晶硅栅极上下宽度一致，而侧墙通过无掩膜等离子体刻蚀实现，随着栅极尺寸的缩小，不仅在光刻实现上有困难，这样一种侧墙结构也随之变得难以成立，工艺改进有L型侧墙。

发明内容

本发明解决的技术问题在于提出一种新的MOSFET栅极结构制备工艺，对传统工艺流程进行了改造，同时通过工艺改进改善了栅极结构中硅化物的形成质量，在新的栅极结构的基础上令晶体管的特性得到进一步提升。

针对上述技术问题的技术方案包括以下步骤：

1.在原始硅片的基础上，通过光刻、刻蚀和填充形成STI(浅槽隔离)结构，定义晶体管在基体(硅片)内的有源区面积，如图1所示。硅片含各种外延片，CZ，FZ片及SOI硅片。(CZ、FZ是两种制备单晶片的方法，SOI是绝缘体上硅，一种特殊的硅片)

2.CVD淀积一层很厚的介质一oxide(氧化层)在平面硅片上，该层oxide厚度决定了栅极的高度，如70-500nm之间，如图2所示。

3.通过光刻工艺定义出将来淀积多晶硅栅极的有效区域。

4.通过刻蚀工艺，刻蚀到基体表面，去胶，对硅片进行清洗，底部的宽度决定了MOSFET的物理沟道(即沟道掺杂区域)长度，如图3所示。

5.无掩膜进行沟道掺杂注入，如图4所示，图4是简化图，其它沟道区注入调制也应在此步完成。

6.依次淀积一层介质二和介质三，介质二可以是碳化硅(SiC)或碳氧化硅(SiOC)，介质三可以是氮化硅(SiN)或二氧化硅(SiO2)；或者只淀积一层介质，碳化硅(SiC)或氮化硅(SiN)。介质厚度在5-30nm之间，如图5所示。

7.然后通过回蚀(无掩膜整片等离子体刻蚀)工艺形成栅极结构侧墙(spacer)的一部分，从而定义了沟道的物理长度，如图6所示。

8.清洗后，生长栅氧化层1-10nm，如图7所示

9.淀积多晶硅，多晶硅厚度(多晶硅掺杂可同时进行)大于沟槽深度，填满沟槽，如图8所示。

10.通过回蚀工艺或者CMP工艺，将沟槽外的多晶硅去除，并停在oxide氧化层表面上，如图9所示。

11.通过光刻将多晶硅上表面暴露出来、再等离子体刻蚀或直接用回蚀工艺将表面多晶硅腐蚀掉一部分，如5-30nm，(然后去除光刻胶)，如图10所示。

12.进行光刻，选取对oxide氧化层有腐蚀作用的溶液，如HF(氢氟酸)，或者使用等离子体刻蚀进行选择性刻蚀，去除硅片基体表面以上的oxide氧化层，而留下多晶硅和侧墙(spacer)组成部分，如图11所示。

13.进行源漏区域(S/D)大剂量注入(HDD)，如果多晶硅未掺杂，同时对多晶硅进行掺杂，去胶，然后高温激活掺杂，如图12所示。

14.对oxide氧化层进行干法或者湿法选择性刻蚀，清除(与侧墙相连的)氧化层。

15.进行LDD(低掺杂漏极)注入，如图13所示。

16.淀积LOCSAL氧化层15-30nm，作为局部形成自对准硅化物的掩膜(LOCSAL)，如图14所示。

17.定义LOCSAL形成区域，如图15所示。

18.等离子体刻蚀LOCSAL氧化层到硅片表面后去胶，如图16所示。

19.进行清洗后，淀积金属，便于形成硅化物，形成硅化物的金属如Ti、Co、Ni，如图17所示。

20.进行RTP快速热处理，选择性刻蚀，(再次RTP，对Ni则无需)形成硅化物，如图18所示。

21.完成随后常规集成电路工序，形成接触孔，金属层和层间介质。作为本发明的完善，第2)步淀积的介质一还可以为：1氧化物(oxide)加上氮化硅(SiN)、2氧化物(oxide)加上碳化硅(SiC)、3碳化硅(SiC)或4氮化硅(SiN)四种中任一种，相应地，第6)步淀积的介质二应选取与之有刻蚀选择性的物质，当第2)步淀积的介质一为1时，介质二为SiO2、SiON或SiC；介质一为2时，介质二为SiO2、SiON或SiN；介质一为3时，介质二为SiO2、SiON或SiN；介质一为4时，介质二为SiO2、SiON或SiC；介质三为SiC、SiON、SiO2或SiN，但不与介质二一样，还应适当考虑与介质二的刻蚀选择性，见图5。第6)步也可以只选用一种介质，如只选用SiC或SiN，需考虑与介质一的刻蚀选择性，整体工艺流程无须整体性改变。工艺流程具有以下特点：多晶硅淀积在预先形成的沟槽中；多晶硅栅极的形成通过CMP(化学机械抛光)或者回蚀形式形成，而非带光刻胶刻蚀；先形成高掺杂源漏区，再形成低掺杂漏极注入；在形成侧墙结构的制造过程中加入了刻蚀、注入工序。

本发明需要解决的技术问题之二在于提供一种由以上工艺形成的新型MOSFET栅极结构。

针对以上技术问题的技术方案为：栅极结构包括了两侧对称的侧墙结构，由两或三层介质组成，所述侧墙可由介质二、介质三和LOCSAL(局部自对准硅化物用)氧化层组成或介质二与LOCSAL氧化层组成，其特征在于：前者介质二覆盖在介质三的外面，介质三与多晶硅接触，LOCSAL氧化层覆盖在介质二外，介质二覆盖在介质三外，后者介质二与多晶硅接触；LOCSAL氧化层覆盖在介质二外面；侧墙结构横截面为上窄下宽的多边形形状。

作为对本发明的改进，MOSFET的栅极与侧墙形成浅凹槽结构

作为对本发明的改进，最终形成硅化物的多晶硅表面低于侧墙结构的顶部。

作为对本发明的改进，侧墙结构含有LOCSAL氧化层的一部分而非全部，该氧化层的其余部分覆盖在LOCSAL掩膜定义的被氧化层覆盖的硅片表面上。

对本发明需要进一步说明的是，侧墙结构可由三种材料，如碳化硅(SiC)、氮化硅(SiN)、二氧化硅(SiO2)构成，也可由两种材料构成，即在碳化硅(SiC)、氮化硅(SiN)、二氧化硅(SiO2)中任选两个。介质一、介质二、介质三在常见的五种介质中选择——氮化硅、碳化硅、氮氧化硅、氧化硅、碳氧化硅。

作为对本发明的改进，MOSFET长度方向上的栅氧化层长度小于沟道掺杂区域的长度。

本发明提出了一种创新的形成MOSFET栅极的方法，对整个晶体管的形成做了大的调整，例如栅极控制区域与实际沟道长度有一定的偏差，并由此形成了新的器件结构，展示了新的器件控制机制，提供了一组新的流程和工艺选择；同时放宽了对最小线宽尺寸的工艺能力要求，适合于深亚微米/纳米工艺。通过增加一道光刻，刻蚀多晶硅形成凹陷结构，解决了形成硅化物过程中大家担心的桥联现象，显示了新流程的突出优点。栅极通过形成相对于传统工艺更宽的硅化物有效地降低了接触电阻。

附图说明

图1为硅片形成STI(浅槽隔离)后的示意图；

图2为在硅片表面淀积一层氧化物后的示意图；

图3为涂敷光刻胶，曝光后刻蚀到衬底表面的示意图；

图4为进行沟道调节注入的示意图；

图5为CVD淀积SiC、SiN后的示意图；

图6为回蚀后形成的凹槽侧墙示意图；

图7为生长栅氧化层后的示意图；

图8为CVD淀积多晶硅的示意图；

图9为多晶硅CMP或回蚀后的示意图；

图10为进一步回蚀形成低于侧墙的多晶硅表面的示意图；

图11为光刻后形成HDD注入区图形的示意图；

图12为刻蚀到衬底后进行HDD注入的示意图；

图13为去除注入掩膜氧化层后进行LDD注入的示意图；

图14为淀积LOCSAL氧化层后的示意图；

图15为光刻准备进行LOCSAL刻蚀的示意图，注意栅极区域为回蚀区域；

图16为去胶后形成的晶体管区域示意图；

图17为淀积硅化物所需金属的示意图；

图18(a)为经过RTP后形成硅化物后的示意图；

图18(b)为通用的MOSFET在完成了硅化物形成后的栅极结构示意图，与图18(a)形成对比。

图中标号：1为硅基片，2为STI隔离结构，3为硅片上的介质一(实施例中为氧化层)，4为光刻胶，5为离子注入，6为沟道调制注入区域，7为介质二(实施例中为SiC)，8为介质三(实施例中为SiN)，9为栅氧化层，10为(掺杂)多晶硅，11为HDD注入区域，12为LDD注入区，13为LOCSAL氧化层，14为形成硅化物所需的金属，15为硅化物。7、8和与之相邻的部分LOCSAL氧化层13构成侧墙结构。对于附图18(b)，7通常为SiO2。

本发明只示意了一个晶体管的形成过程，如NMOS，另一种晶体管的形成过程基本相同，如PMOS，只需多加几道掩膜即可实现，因此无须在示意图中再加以表示。注入掩膜为介质时，可以重新生长也可以采用刻蚀后故意留下的介质。

具体实施方式

以下结合附图和具体实施例对本发明做详细说明。

本实施例以形成NMOS为例，实施过程为：

如图1，在p型硅片1的基础上，通过光刻、刻蚀和填充形成一个STI(浅槽隔离)结构2，有源区域为浅槽结构当中的硅片部分。

如图2，PECVD淀积200nm厚度的介质一3，即氧化层(oxide)，该氧化层的厚度可以决定了栅极的高度。

如图3，通过光刻工艺定义出宽度为0.24um的多晶硅栅极有效区域，如图即为硅片上方空白的沟槽宽度，通过刻蚀工艺，，将介质一的氧化层刻蚀到距离基体表面10nm处。然后去除光刻胶4，对硅片1进行清洗，此时硅片1底部的宽度为0.24um就决定了晶体管的物理沟道长度，此10nm的氧化层oxide为注入的掩膜。

如图4，无掩膜进行沟道掺杂注入，注入掺杂为离子为硼(B)，能量为35keV，剂量为1E13/cm2，6为沟道调制注入区域，即MOSFET的物理沟道。

如图5，用HF去除残余介质一3，即氧化物oxide后，CVD淀积10nm厚度的介质二7：碳化硅(SiC)，在CVD淀积40nm厚的介质三8：氮化硅(SiN)。

如图6，通过回蚀工艺形成栅极结构侧墙的一部分，宽度为30nm，从而定义了沟道的物理长度为0.18um(也就是凹槽底部的宽度)。

如图7，生长栅氧化层9，厚度为4nm。

如图8，淀积350nm多晶硅10，并填满沟槽。

如图9，通过CMP工艺，将沟槽外的多晶硅去除，并停在氧化层3上。

如图10，直接用回蚀工艺将表面多晶硅腐蚀掉20nm，使其向下凹陷，然后去除光刻胶。

如图11和12，进行光刻(光刻胶为图中的4)，使用等离子体刻蚀进行选择性刻蚀，以去除基体表面以上的大部分介质一：氧化层，并在距离硅片1表面10nm处停下。刻蚀后留下40nm厚的氧化层侧壁和多晶硅的侧壁部分结构(介质二7、介质三8)。然后进行源漏区域(S/D)大剂量注入HDD(高掺杂漏极11，砷(As)的能量为70keV，剂量为4E15/cm2。去胶，然后快速热退火(RTP)，高温激活掺杂，温度为1100℃，时间为10秒。最后用HF(氢氟酸)对氧化层3进行湿法选择性刻蚀，从而清除掉图12中与侧墙相连的40nm厚的氧化层，得到图13所示。

如图13，进行LDD(低掺杂漏极12)注入，砷(As)，能量为30keV，剂量为3E14/cm2。

如图14，CVD淀积45nm厚的LOCSAL氧化层13，作为局部形成硅化物的掩膜(LOCSAL)。

如图15，定义LOCSAL形成区域。用光刻胶4遮挡不需刻蚀的氧化层区域，即掩模区域。

如图16，等离子体刻蚀未被光刻胶遮挡的区域，并刻蚀到硅片表面后去除光刻胶。

如图17，硅片清洗后，淀积金属层14，淀积金属为Ti和Co，厚度分别可以为8和15nm。

如图18，进行快速热处理(RTP)，选择性刻蚀，再次快速热退火形成CoSi2硅化物15。

完成随后常规集成电路工序，形成接触孔，金属层和层间介质。

由上述工艺所得到的栅极结构如图18所示，包括由介质二7：碳化硅层和介质三8：氮化硅层和部分LOCSAL氧化层13组成的两侧对称的侧墙和侧墙包围的多晶硅栅极10。

形成硅化物15的多晶硅10表面低于侧墙，多晶硅掺杂向内凹陷的厚度为5-30nm。

虽然已公开了本发明的优选实施例，但本领域技术人员将会意识到，在不背离本发明权利要求书中公开范围的情况下，任何各种修改、添加和替换均属于本发明的保护范围。

Claims (10)

1、一种新型MOSFET栅极结构，包括两侧对称的侧墙结构，由两或三层介质组成，所述侧墙可由介质二(7)、介质三(8)和LOCSAL(局部自对准硅化物用)氧化层(13)组成或介质二(7)与LOCSAL氧化层(13)组成，其特征在于：前者介质二(7)覆盖在介质三(8)的外面，介质三(8)与多晶硅(10)接触，LOCSAL氧化层(13)覆盖在介质二(7)外，介质二(7)覆盖在介质三(8)外；后者介质二(7)与多晶硅(10)接触；LOCSAL氧化层(13)覆盖在介质二(7)外面；侧墙结构横截面为上窄下宽的多边形形状。

2、根据权利要求1所述的MOSFET栅极结构，其特征在于侧墙结构包含的LOCSAL氧化层为该氧化层(13)的一部分，该氧化层的其余部分覆盖在LOCSAL掩膜定义的被氧化层覆盖的硅片表面上。

3、根据权利要求1所述的MOSFET栅极结构，其特征在于MOSFET的栅极与侧墙形成浅凹槽结构，形成硅化物(15)的多晶硅(10)表面低于侧墙结构的顶部。

4、根据权利要求1、3所述的MOSFET栅极结构，其特征在于MOSFET多晶硅栅极结构为上宽下窄。

5、根据权利要求1产生的新制备工艺的制备的MOSFET栅极结构，其特征在于MOSFET长度方向上栅氧化层(9)长度小于沟道掺杂区域(6)的长度。

6、一种新型MOSFET栅极结构的制备工艺，其特征在于包括以下工艺步骤：

1)在原始硅片(1)的基础上，通过光刻、刻蚀和填充形成浅槽隔离结构(2)，定义晶体管在硅片内的有源区面积；

2)在平面硅片(1)上CVD淀积一层介质一(3)氧化层，该层氧化层厚度为70-500nm，可决定栅极高度；

3)通过光刻工艺确定淀积多晶硅栅极的有效区域；

4)通过刻蚀工艺，将氧化层(3)刻蚀到硅片基体表面，去胶，对硅片进行清洗，底部宽度决定了MOSFET的物理沟道长度；

5)无掩膜进行沟道掺杂注入，沟道掺杂注入区域为(6)；

6)依次淀积一层介质二(7)和介质三(8)，介质二(7)可以是碳化硅(SiC)或碳氧化硅(SiOC)，介质三(8)可以是氮化硅(SiN)或二氧化硅(SiO2)，介质二和介质三的厚度为5-30nm；

7)通过回蚀工艺形成栅极结构的侧墙的一部分；

8)清洗后，生长栅氧化层(9)1-10nm；

9)淀积多晶硅(10)，多晶硅(10)厚度大于沟槽深度，填满沟槽；

10)通过回蚀工艺或者CMP工艺，将沟槽外的多晶硅去除，并停在氧化层(3)表面上；

11)通过光刻将多晶硅(10)上表面暴露出来、再等离子体刻蚀或直接用回蚀工艺将表面多晶硅腐蚀掉一部分，腐蚀厚度为5-30nm，然后去除光刻胶；

12)进行光刻，选取对氧化层(3)有腐蚀作用的溶液，或者使用等离子体刻蚀进行选择性刻蚀，去除硅片(1)表面以上的氧化层，留下多晶硅和侧墙部分；

13)进行源漏区域大剂量注入掺杂(11)，如果多晶硅未掺杂，同时对多晶硅(10)进行掺杂，去胶，然后高温激活掺杂；

14)对氧化层(3)进行干法或者湿法选择性刻蚀，然后清除与侧墙相连的氧化层(3)；

15)进行低掺杂漏极(12)注入；

16)淀积15-30nm的LOCSAL氧化层(13)，作为局部形成硅化物的掩膜；

17)定义LOCSAL形成区域；

18)等离子体刻蚀LOCSAL氧化层(13)到硅片表面后去胶；

19)进行清洗，淀积金属(14)，以便形成硅化物；

20)进行RTP(快速热处理)，选择性刻蚀形成硅化物(15)，再次RTP，如果淀积金属是Ni，则无须再次RTP；

21)完成随后常规集成电路工序，形成接触孔，金属层和层间介质。

7、如权利要求6所述的制备方法，其特征在于：第2)步淀积的介质一(3)还可以有以下四种选择，即为氧化物(oxide)加上氮化硅(SiN)、氧化物(oxide)加上碳化硅(SiC)、碳化硅(SiC)或氮化硅(SiN)四种中任选一种，相应地，第6)步淀积的介质二(7)应选取与之有刻蚀选择性的物质，当介质一为氧化物(oxide)加上氮化硅(SiN)时，介质二为二氧化硅(SiO2)、氮氧化硅(SiON)、碳氧化硅(SiOC)或碳化硅(SiC)；介质一为氧化物(oxide)加上碳化硅(SiC)时，介质二(7)为二氧化硅(SiO2)、氮氧化硅(SiON)、碳氧化硅(SiOC)或氮化硅(SiN)；介质一为碳化硅(SiC)时，介质二为二氧化硅(SiO2)、氮氧化硅(SiON)或氮化硅(SiN)；介质一为氮化硅(SiN)时，介质二(7)为二氧化硅(SiO2)、氮氧化硅(SiON)或碳化硅(SiC)；介质三(8)为碳化硅(SiC)、氮氧化硅(SiON)、二氧化硅(SiO2)或氮化硅(SiN)，且不与介质二(7)一样。

8、如权利要求6或7所述的制备方法，其特征在于所述第6)步中也可只淀积一层介质二(7)，所述介质二(7)可以是氮化硅、碳化硅、氮氧化硅、氧化硅、碳氧化硅中的任意一种。

9、根据权利要求6所述的制备工艺，其特征在于所用硅片(1)含CZ片、FZ片、外延片和SOI硅片。

10、如权利要求6或7所述的制备方法，其特征在于19)步中形成硅化物的金属可以是Ti、Co或Ni。

Images