CN1008501B

CN1008501B - 图象码的解码装置

Info

Publication number: CN1008501B
Application number: CN86106162A
Authority: CN
Inventors: 久田加津利; 国分信聪; 樱井茂树; 村田幸雄; 冈野达夫
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1985-08-08
Filing date: 1986-08-07
Publication date: 1990-06-20
Also published as: EP0212905A3; DE3689893T2; US4750043A; CA1259414A; EP0212905A2; CN86106162A; EP0212905B1; DE3689893D1

Abstract

公开了一种用于二维图象编码。例如改进的Reed码或改进的Reed码的解码器。通过以并行方式输出基准码，同时串行地识别输入码并监视两种代码的关系，该解码器保正了快速的解码操作。

Description

本发明是关于图象码的解码装置，更具体地说是对于通过二维编码，例如改进的Reed（MR）编码或者改进的Reed（MMR）编码，所获得的图象码进行解码的装置。

在图象传送装置中，例如在采用光盘或磁盘的传真或图象文件存储器中，高速而有效的传输操作和存储操作是通过图象数据的压缩来获得的。

对于这样的图象数据压缩，一般所知的MR和MMR编码方法是：日本邮电省通告Nos·1013，1981所公开的二维编码方法和日本邮电省通告Nos197，1985所公开的高效率二维编码方法。

在诸如MR或MMR编码的二维编码中的代码代表了一行需要进行编码的一行图象信号和它前面一行的图象信号之间的关系。因此，对这样编制的二维图象码进行解码需要一种复杂的方法，以便识别输入的图象码和前面一行的已被解码的图象信号之间的关系，这样的方法由诸如一个微处理机的软件来实现。因此，一个图象码的识别有时需要若干步骤。这么一来，高速解码操作有时是不可能的，这是因为一个随后的图象码不可能被立刻解码。

另外，在诸如MR或MMR编码的二维编码中，所得到的图象码的长度不需要是一致的。因此，在解码操作之后，为了准备下一个要进行解码的代码，该代码是根据已解码之代码的长度确定的。然而，如果和代码长度相比，解码的时间短，则解码操作就可能被中断，这是因为在应该开始解码操作时，下一个代码可能还没有为解码作好准备。

此外，在诸如MR或MMR的二维编码中，需要被编码的一条线的图象信号和前面一条线的图象信号之间的关系是由多种模式的代码来表示的，而上述多种模式中的水平模式需要有一个指示水平模式的识别码和若干个用来指示行程长度的代码。这样，该水平模式是由识别码来识别的，而行程长度是在下一步中识别的。然而，在这样的操作中，解码操作可能被中断，这是因为如果行程长度短的话就不可能立刻处理下一个代码。

被编码的图象信号如上面所述那样进行解码，被解码的图象信号随后被送到一个诸如打印机的处理单元。然而，在提供了若干个处理单元的情况下，必须配备多个分别与上述每个处理单元的速度相匹配的缓冲存储器。

鉴于上面所述，本发明的一个目的是实现图象码的高速解码。

本发明的另一个目的是实现由诸如MR或MMR编码所得到的二维图象码的解码，而无需中断并且对输出单元的输出没有延迟。

本发明的再一个目的是提供一个能够适用于不同处理单元的解码装置。

本发明的再一个目的是通过高速识别输入图象码与以并行的方式一次提供具有预定数目的象素的基准图象信息的基准图象线之间的关系、并且由图象码和上述图象信息的识别结果来形成图象信号，从而来实现高速的解码操作。

本发明的再一个目的是根据在解码操作中所识别的前一个码来改变对下一个码的解码操作，从而在对不同代码长度的图象码的解码过程中实现无中断的高速解码操作。

本发明的再一个目的是通过同时识别一个指示编码模式的识别码和一个随后的图象码，在对诸如由MR或MMR编码所得到的二维图象编码的解码过程中实现无延迟的高速解码操作。

本发明的再一个目的是通过立刻对一个图象码进行解码而不提供一个指示编码模式的识别码，从而在对诸如由MR或MMR编码所得到的二维图象编码的解码过程中实现高速解码操作。

本发明的再一个目的是通过在取出基准线上为图象码的解码所需要的预定数目象素的图象信号之后启动解码操作，从而实现精确的解码操作。

本发明的再一个目的是通过使得解码操作与时钟信号相同步，由此使得解码操作和诸如打印机之类的输出装置的功能相匹配，从而使得不同的输出装置能够共用一个解码装置。

上述内容和本发明的其它目的以及发明的优点通过下面的说明就能十分清楚地反映出来。

附图1是实施本发明的一个解码电路的方框图;

附图2A和2B是显示一个需要进行解码的代码的示图;

附图3是显示一个移位器实例的方框图;

附图4是一个编码表ROM实例的方框图;

附图5是一个代码检测逻辑电路实例的方框图;

附图6是一个行程长度计数电路实例的方框图;

附图7是一个基准线的图象信号的处理电路实例的方框图;

附图8是一个选择器电路实例的线路图;

附图9是一个假设变化点发生电路实例的线路图;

附图10是一个假设变化点检测电路实例的线路图;

附图11是显示如附图9和10中所示电路功能的时间波形图;

附图12是一个Pv比较电路实例线路图;

附图13是一个移位控制电路实例的线路图;

附图14是一个图象再生电路实例的线路图;

附图15是一个显示被解码的图象信号实例的示图;

附图16是显示需要进行解码的代码序列的示图;

附图17和18是显示对第一线和第二线的解码操作的示图;

附图19是一个显示解码操作的时间波形图;

附图20是一个显示寄存器的移位操作的示图。

现在结合附图中所示的实施方案，对本发明进行详细的说明。

首先，参见附图1以便了解发明的概要，该附图给出了采用本发明的一个解码电路的方框图。在这一实施方案中，将对MMR图象编码的解码进行解释说明，然而它也适用于其它的二维图象编码，例如MR编码。

下面将解释本实施方案中所采用的MMR编码规则。在这一编码过程中，需要进行编码的图象线被称作是编码线，而紧靠在上述编码线前面的图象线被称之为基准线。根据上述编码线上的变化点和基准线上的变化点的位置关系，对编码线进行编码。

在MMR编码中，上述关系是用符号a₀，a₁，a₂，b₁，b₂等来检测的。上述符号的定义如下，

a₀：上述编码线上确定编码起点的一个象素;

a₁：上述编码线上位a₀右边的第一变化点（象素）;

a₂：上述编码线上位于a₁右边的第一个变化点（象素）;

b₁：在基准线上位于a₀右边并且颜色和a₀点相反的第一个变化点（象素）;

b₂：在基准线上位于b₁右边的第一个变化点（象素）。

这样，点a₀，a₁和a₂位于编码线上，而点b₁和b₂则位于基准线上。根据点组a₀，a₁，a₂和点组b₁，b₂的相对位置关系或距离，编码模式由下列三种编码模式唯一选定：

（1）超越模式（P模式）：

当b₂位于a₁的左边（仅仅产生一个代码）;

（2）垂直模式（V模式）：

在｜a₁b₁｜≤3的情况下（根据距离产生7个不同的代码）;

（3）水平模式（H模式）：

除（1）或（2）之外的情况（根据行程长度编码表）;

格式：H+M（a₀a₁）+M（a₁a₂）

其中，H是指示H模式的码，M（a₀a₁）是｜a₀a₁｜的白或者黑行程长度码，M（a₁a₂）是｜a₁a₂｜的白或者黑行程长度码。在同时满足上述（1），（2），（3）中两个或更多个条件的情况下，按照下面的优先顺序来选取编码模式：

（1）P模式＞（2）V模式＞（3）H模式

下面将介绍一种用于对按照上述MMR编码规则进行编码的图象数据进行解码的电路。

参见附图1，一个存储电路101存储需要进行解码的图象码（以下简称为代码）。在将诸如从附图2A中所示的传输线接收到的串行码分成如附图2B中所示的16位并行数据之后，不管这些代码如何分布，都存入存储电路101中。上述存储电路由随机存取存储器（RAM）或闩锁电路组成。

存储电路101能够根据一个外部请求信号201来更新并行输出数据B0-B15。

一个多路转换器102和一个寄存器C103构成了一个移位器。一个以并行方式从存储电路101读出的16位码通过多路转换器102并被存入寄存器C103。一个移位控制电路108控制多路转换器102的输入和输出，使得码数据以上述移位控制电路108所指定的位数按一个方向在寄存器C103中移动。

一个代码检测逻辑电路104和一个编码表ROM106构成了一个用于接收在寄存器C103中一个预先确定位置上的代码的电路，以便识别上述代码的内容。更确切地说，ROM106中存有一个表，它储存对应于水平（H）模式中输入代码的行程长度和码长，并被用于通过对上述表的存取来提供相应的数据。由ROM106提供的指示行程长度的行程长度数据被送至一个行程长度计数电路107。

上述行程长度计数电路107在计数值等于来自ROM106的数时，向一个图象再生电路110提供一个计数终止脉冲。

作为ROM106输出的一部分而得到的代码长度数据被送到移位控制电路108，它控制多路转换器102以便使寄存器C103中的代码数据移动如此识别的代码的码长的位数。以这种方式，一个被识别的代码由寄存器C103送出，而后继的代码被移到寄存器C103预先确定的位置，以便由ROM106等进行识别。在这一操作中，移位控制电路108将多路转换器102所接收的码的移动的数量加起来，每当上述相加的和达到相当于16位移位值时，移位控制电路108以并行的方式将一个新的16位代码由存储电路101中通过多路转换器送到寄存器C103中。当寄存器C103中出现一个特定的代码时（这一点将在下面解释），代码检测逻辑电路104就完成了一次检测功能并且将检测的结果送到一个Pv基准电路105。由代码检测逻辑电路104所检测到的该特定码的代码长度数据也被送到移位控制电路108，后者即完成了如上所述的功能。

线缓冲存储器A112和B113分别能够存储一个图象线的图象，它由诸如随机存取存储器组成。地址计数器A111和B117用来指定缓冲存储器A112和B113的读出或写入地址。缓冲存储器A112和B113均系一种双缓冲结构，其中某一个缓冲存储器处于读出模式时，另一个就处于写入模式。上述缓冲存储器A112和B113用于存储基准线的图象数据，而上述基准线是对由诸如MR或MMR编码而获得的二维图象编码进行解码所需要的。一个控制电路118用于产生控制信号，以便控制附图1中所示各个电路方框的功能，这些电路方块采用控制电路118所产生的时钟信号作为公共的定时信号，以相互同步的方式进行操作。

下面将更为详细地解释附图1所示电路方框图的功能。多路转换器102和寄存器C103组成了一个如上所述的移位器，其结构如附图3所示。在开始解码操作之前，通过多路转换器B1021将存储在如附图2（B）所示存储电路101中的代码数据的第一个字或16位（B₀-B₁₅）送到移位寄存器C103，C103的输出通过多路转换器A1022再次送至寄存器C103。当上述代码的第一位作为寄存器C103的输出C。出现时，中断这一操作。在这一状态下，解码操作的准备工作已告完成。

上述代码数据的移动是由附图1所示移位控制电路108所产生的Σ₁-Σ₄，CR，ST₁-ST₈信号以及由代码检测逻辑电路 104所产生的S₀-S₃信号来控制的。由多路转换器102和寄存器C103所组成的移位器具有两种移位功能，即一次移一位的串行移位和一次移一至九位的跳跃移位。在现在的实施方案中，寄存器C103由31位的并行输入并行输出寄存器构成，具有如附图3中箭头所示的单方向移位功能。寄存器C103中所示代码是一个由移位器的移位功能从存储电路101转移到上述寄存器C103的解码准备完毕位置上的代码的实例。

附图4显示了如附图1所示编码表ROM106的结构，其中有两个普通的只读存储器（ROM）401，402，每一个存储器具有13位的地址输入口A₀-A₁₂，一个一位的芯片启动输入口 CE，和12位的数据输出口O₁-O₁₂。送到芯片启动输入口 CE的信号选择构成白色代码表的ROMA401或构成黑色代码表的ROMB402中的一个。

由于ROMA401和ROMB402的结构相同，下面仅介绍ROMA401中的存储内容。附图3所示寄存器C103的输出信号C₃被送到ROMA401地址输入口的最高位（MSB）A₁₂，上述寄存器C103的输出信号C₄-C₁₅以并行的方式送到随后的地址输入口A₁₁-A₀。另外，ROMA401的输入口 CE接收代码的黑/白颜色信号B/ W。输出信号C₃是除了代表H模式的H模式码“001”之外的各种码的最高位。由送到ROMA401的代码所指定的地址以并行的方式发出上述代码的行程长度数据（RL5-RLO），代码长度数据（CL4-CL0）以及一个指示上述代码是制作码还是终止码的信号M/ T。行程长度码由寄存器C103的输出信号C₃-C₁₅来识别。因此，如果从该寄存器没有送出一个指示 H模式的3位码，就能够识别随后的行程长度码以获得高速的解码操作。

附图4所示的例子指出了在ROM106接收到一个用于白色行程18位的码“0100111”的情况下的输出信号。行程长度“18”被表示成二进制补码，即“101110”。尽管通常用12位来表示行程长度，然而对于终止码仅取出下面6位，因为上面6位全都是“1”;对于制作码仅取出上面6位，因为下面6位全都是“0”。在附图4所示的例子中，输出信号CL₄-CL₀是“00111”，它指出白色18位行程码的代码长度是7。与此同时，输出信号M/ T是“0”，它指出所接纳的代码是一个终止码。另外，M/ T＝1指出是一个制作码。

ROMA401的内容对于每一个进入的代码是这样分配的：使得由于短的代码长度而产生的那些无输入的地址具有“DON′T CARE”值;并且所采用的代码是这样相互设计的：使得不至于由于出现这样的“DON′T CARE”位而产生混淆。

附图5显示了如附图1所示代码检测逻辑电路104的结构实例。该电路通过与非门510、或门511和反相器512来识别在表1和表2中所示的代码、并且发出一个代码检测信号，被检测的代码的代码长度数据（S₀-S₄）及其行程长度数据（RL₀-RL₅）。一个JCD信号501指示对表1和表2中所示任何代码的检测情况。因为来自附图3中所示寄存器C103的数据被送到附图4所示的ROM和附图5中所示的逻辑电路，被解码的数据就可以由它们二者中获得。这样，当附图5中所示的逻辑电路检测到一个代码时，JCD信号就取消了附图4中所示ROM的输出，因而给附图5中所示逻辑电路的解码输出以优先地位。

附图5显示了对表1和表2中所列的代码中的P码“0001”，VL（1）码“010”和W4码“1011”的检测情况，类似的还可以检测其它的代码。对于表1和表2给出的这些代码来说，不可能通过寄存器C103（其中包括由这些代码来形成图象数据所需要的一系列时钟脉冲）中的逐位移位将一个后继的码及时地送到解码位置，例如有这样的一些代码，其代码长度等于或大于上述代码所代表的行程长度。

对于表1所示第一组中的代码，预先确定的检测位置是由上述码的MSB位位于附图3所示寄存器C103的C0的状态来确定的。对于表2所示第2组中的代码，上述预先确定的检测位置是由上述码的MSB位位于上述寄存器C103的C3的状态来确定的。表1和表2中所示的代码被统称为跳跃码。自然，在这样的跳跃码中还可能包括一些附加的代码。

附图6显示了如附图1中所示行程长度计数电路107的详细结构。

信号分离器601从图4所示编码表ROM106中接收2的补码形式的行程长度数据RL₅-RL₀，并将输入的数据送至行程长度计数器602。如前所述，由编码表ROM送来的行程长度数据RL₅-RL₀仅有6位，信号分离器601根据所接收到的代码是制作码或是终止码，在下面6位或者上面6位上添满“1”。送到信号分离器601的输入信号M/ T是一个选择信号，其功能是确定将所接收到的行程长度数据RL₅-RL₀送到输出端Y₁或是Y₂。行程长度计数器602是一个12位的二进制计数器。在通过一个 LOAD 信号606预置一个起始值（相当于将信号分离器601的输出装入602）并且在通过一个CETEN信号605来启动之后，行程长度计数器对所接收的时钟信号进行计数。当计数器的输出信号Q₀-Q₁都成为“1”或都成为（-1）时，门电路603送出一个零输出。根据这一零输出，反相器607送出一个计数终止脉冲HCRO604来终止计数操作。

现在参见附图7来解释在附图1所示地址计数器A₁₁₁和B₁₁₇的控制下，对由线缓冲存储器A₁₁₁和B₁₁₃读出的图象信号进行处理的过程。在附图7中，图象变换电路114由一个选择器1141，一个假设变化点发生电路1142和一个变化点检测电路1143组成。详细的选择器电路1141由附图8给出，其中装有与门801，或门802和一个反相器803。通过切换信号903，将由线缓冲存储器A₁₁₂读出的数据901和由线缓冲存储器B₁₁₃读出的数据902交替地选作每一条线的基准图象信号。

附图9给出了详细的假设变化点发生电路1142，它装有与门804，反相器805，或门806和一个触发器807。通过指示由选择器1141送来的每一个基准线的最后象素位置的信号905，触发器807检出每一个基准线的图象信号904的最后象素的颜色。然后，在指示每条线有效周期的水平同步信号905的终点，选择触发器807的输出 a，使得随后的象素（假设的象素）总是呈现出和在触发器807中锁存的象素相反的颜色，这样，就总是形成了一个变化点。

附图10显示了变化点检测电路1143，它由一个触发器1001，一个异或门1002和一个反相器1003组成。假设变化点发生电路1142的输出信号907被送到触器1001和异或门1002，上述触发器的输出Q也送到异或门1002，以便检测相邻象素的颜色变化，从而提供一个检测信号909。

附图11是一个说明附图9，10中所示电路1142和1143的功能的时间波形图。

附图1中所示的一个4位移位寄存器A₁₁₅对应于附图7中所示的115。

由变化点检测电路1143送到端子SI的基准线的图象数据908在寄存器A₁₁₅中按照由Q₁至Q₄的方向，通过时钟信号连续地进行移位。上述4位寄存器A₁₁₅的内容总是以并行信号910的方式由端子C₁-C₄输出。这样，移位寄存器A₁₁₅总是以并行的方式提供基准线的4个连续象素的颜色信号。

类似地，附图1中所示的4位移位寄存器A₁₁₆对应于附图7中所示的寄存器116。这样，由变化点检测电路1143送到端子SI的基准线的图象变化变化点信号909在移位寄存器B₁₁₆中按照从Q₁至Q₄的方向在时钟信号控制下连续地进行移位。上述移位寄存器的内容被当作以B₁-B₄组成的并行信号911输出。这样，移位寄存器B₁₁₆总是以并行的方式提供指示基准线上连续4个象素点中变化点的存在和位置的信息。

附图12给出了如附图1中所示PV基准电路105的详细结构。其中装有异或门1201，703，与门1202，704，与非门1203，705，一个反相器1205和一个8位闩锁电路301。根据对存储在寄存器C103中的代码是一个P码或是V码的检测结果，如附图5中所示的代码检测逻辑电路104提供一个数据，在该数据中，只有对应于被解码的代码的那一位为“1”，其余各位都是 “0”，而闩锁电路301接收并存储上述代码。在进行P模式或V模式解码时，用被存储的数据作为基准。在附图12中，信号B₁-B₄对应于附图7中所示来自寄存器B₁₁₆的信号911，而信号C₁-C₄对应于附图7中所示来自寄存器A₁₁₅的信号910。另外，附图12中的信号a₀对应于二维解码中的符号a₀并且指示出在每一个解码点上起始象素的颜色。在下面的说明中，将类似地表示其它的符号。

在附图12中，异或门703和与门704检测出，符号b₁位于附图7中移位寄存器A₁₁₅的C₄。附图12中的触发器303被与门704的输出信号置位，这样就将符号b₁已经在上述位置被检测一事记忆下来。一个3位移位寄存器302通过其端子SI接收由与门704所检测的符号b₁，并且在随后的三个时钟信号期间内当该符号由Q₁传送到Q₃时存储上述符号。这样，在上述说明的电路结构中，如果在移位寄存器B₁₁₆的输出B₄之后的三个象素中出现了一个变化点b₁，与门1202就在相应的位置上提供一个信号“1”。同样，如果在输出B₄之前的三个象素中出现了一个变化点b₁，移位寄存器302就在相应的位置提供一个输出“1”。附图12中其余的电路用来对存储在闩锁电路301中的P模式或V模式解码信息与由触发器303，移位寄存器302，与门704等获得的基准线的信息进行比较。如果上述比较的结果是相符合的，就提供一个符合信号PVHIT701或者VHIT702。例如，当闩锁电路301中锁住一个信号VR（2）而移位寄存器302的输出Q为“1”时，或者当闩锁电路301中锁住一个信号VL（2）而与门1202的输出为“1”时，就发出一个信号VHIT。信号PVHIT指示一个V模式代码或一个P模式代码的解码已完成，根据上述信号PVHIT来识别随后代码的模式。

附图13给出了附图1中所示移位控制电路108的详细结构，其中备有一个4位的二进制全加器1301和一个4位闩锁电路1302，它们构成了一个4位的累加器。送到全加器1301的输入信号S₀-S₃是来自附图1中所示的代码检测逻辑电路104或者来自编码表ROM106，该信号指示出了一个代码在寄存器C103中随每一个时钟信号移动的量。由ROM106获得的位移量总是“1”。

这样，由全加器1301和闩锁电路1302所组成的累加器对寄存器C103中的数据移位所产生的空位数进行累加。同样，全加器1301的输出信号CR（进位）和Σ₁-Σ₄指出在完成由输入信号S₀-S₃所指定的移位量之后在寄存器C103中所产生的空位数目。如果信号CR（＝16）被输出，则将一个更新请求信号201（附图2）送到附图1中所示的存储电路101，以便将一个新的16位数据由存储器电路101送到寄存器C103。

如表1和表2所示，信号S₀-S₃可以呈现出十进制数0至9。例如，如果闩锁电路1302的输出信号指出空位数等于十进制数15，而信号S₀-S₃指示一个数9，则获得一个累加值9+15＝24。这样，如果在寄存器C103中所进行的是9位跳跃移位，就会在其中产生24个空位。这样，就从如附图1中所示的存储电路101中将一个新的代码以下述方式补充到寄存器C103中。由于寄存器C103具有31位的容量，由附图3中所示C₉-C₁₅所传送的31-24＝7位的输出信号C₀-C₆是有效的，与此同时剩余位C₇-C₃₀为空的或无效的。以并行方式从存储电路101读出的一个新的16位代码被补充到寄存器C103的C₇-C₂₂位置上，以便不至于在其中的的代码之间形成空隙。根据来自附图13中解码器1303的信号ST1-ST8和来自全加器1301的信号Σ₁-Σ₄，用多路转换器A1022和B1021的选择性功能来控制新补充代码的位置，控制的方式是使得有效代码始终出现在寄存器C103的C₀-C₁₅这16位上。

附图14给出了如附图1中所示图象再生电路110的详细结构，其中装有一个或门1407，反相器1408，一个与非门1409和与门1410。触发器1401的Q端输出信号1402代表了由解码操作而得到的一个图象，该信号可以被送到如附图1所示的打印机119，例如一个激光光束打印机，从而将人眼可见的图象打印在记录纸上。触发器1401由VHIT信号701（附图12）或者一个TEND信号1404来予以翻转，其中VHIT信号701指示V模式代码已经和基准线上的符号b₁进行了比较，而TEND信号1404是根据信号HCRO产生的，信号HCRO指示如附图6中所示行程长度计数器602已经完成了由一个终止码所指示的行程长度的计数操作。附图6中所示行程长度计数器602正处在由终止码所指示的行程长度的计数操作中这一事实由触发器1403来予以记忆。在上述触发器1403的Q端输出出现的时候，触发器1401不被完成对一个制作码的行程长度计数时的HCRO信号604翻转，并且不改变图象颜色。此外，触发器1401也不被一个P模式代码的比较完成信号PVHIT翻转。

下面将介绍在对附图15中所示图象的解码过程中本实施方案的功能。在附图15中，线1501不是实际的而是假设的。第一线 1502和第二线1503都是实时线，在这一例子中每一条线都是由16个象素组成。

在附图15中，象素1504，1505，1506不是实际的图象，而是由附图7中的假设变化点发生电路1142产生的假设象素。

这样，在这一例子中，一个页面由两条线组成，而每一条线包括16个象素。因此，下面将解释从存储电路101中获得如附图16中所示的代码信息并且再现如附图15中所示的图象，其中附图16所示的代码信息是采用MMR编码方法对附图15所示的图象进行编码而得到的。每一个图象线中的象素数目在一个页面中是由编码规则所固定的，并且在进行解码操作之前将这一象素数目送到解码电路。

附图17显示了在对第一线进行解码过程中基准线和符号之间的关系，附图18显示了在对第二线进行解码过程中的类似关系。

附图19是解码操作的时间图，它是依据图象时钟信号1915确定的。水平同步信号120HSYNC由外部提供，例如由附图1所示的和每一条线的打印操作相同步的打印机119提供，而本实施方案的解码电路在同步于上述同步信号120的情况下对每一条线进行解码操作。这样，上述同步信号120被用来作为启动每一条线的解码操作的触发信号。

在附图19中，信号CNTEN1（1901）和CNTEN2（1902）分别用于启动附图7中所示地址计数器A₁₁₁和B₁₁₇的计数操作。

信号1903代表了用上述CNTEN1信号启动计数操作的地址计数器A₁₁₁的输出，该信号作为存储地址被送到如附图7中所示的线缓冲存储器A₁₁₂。类似的，信号1904代表了如附图7中所示的线缓冲存储器的存储地址。

信号908，910，909和911是如附图7所示的移位寄存器A₁₁₅和B₁₁₆的输入和输出信号，并且具有和附图15中所示图象相对应的波形。

附图7中所示的缓冲存储器A₁₁₂和B₁₁₃交替地执行读出和写入操作，其方式是：在读出之前总是有对应于5个时钟信号的期间，这是因为只有当变化点的信息和基准线的第一个象素颜色的信息到达附图7中所示移位寄存器B₁₁₆和A₁₁₅的输出Q₄时才有可能对代码数据进行解码。然而，通过恰当地选择移位寄存器的位数或者解码操作的定时闩锁数目，上述时钟信号数目可以是不同于5的其它数目。

附图20显示了在对附图15中所示第一线1502的解码过程中，代码在寄存器C103中的移位。附图19中所示的HSYNC1信号启动解码操作，从而起动附图7中所示缓冲存储器A的读出操作。缓冲存储器A提供在这一状态下的基准线的数据，而且根据解码规则，全白色的假设线被当作第一线进行解码的基准线读出。采用这种方式，在起始状态时，缓冲存储器A的内容被清除为全零。

假定在解码操作将要开始的时候，附图3中所示寄存器C103中的代码数据处于附图20（A）所示的状态。在时间t-1，通过附图1中所示代码检测逻辑电路104从寄存器C的输出信号C₀-C₈中同时检测出一个H模式代码和一个W1代码。这样，就识别出一个水平模式的输入码，并将W1代码的行程长度1的二进制补码（-1）加到附图6所示行程长度计数器602的输入端A-F。将信号“1”加到上述行程长度计数器602的端子G-M。在这一状态下，如图19所示的信号1913被用来在诸如一个触发器中记忆已经检测到H模式的第一个终止码，在这种情况下是W1代码。因为W1代码的代码长度是6并且是如上所介绍的6位跳跃码，寄存器C在一个时钟定时信号中实现了6位的跳跃移位。因为W1是一个终止码，触发器1403（如附图14所示）在给出上述行程长度的同时被信号M/ T置位，从而记忆住终止值被加到行程长度计数器602（附图19中的信号1908）这一事实。

这样，在时间t₀，通过由时间t-1所示状态的6位移位，寄存器C呈现出如附图20（B）所示的状态。然后，在t₀之后经过一个时钟信号的时间t₁，发出如附图14所示的TEND信号1404，用于翻转触发器1401的输出，并且通过附图19中所示的1901将颜色由白转变为黑。

同样，根据对应于HCRO信号的TEND信号，在时间t₀，在附图20（B）的状态下，由寄存器C103的输出信号C₃-C₆检测一个BIH码（H模式的第二个终止码）。该BIH码具有行程长度1（补码（-1）），代码长度3，并且是一个跳跃码。这样（-1）被再次加到行程长度计数器602中。根据上述BIH码的检测，H模式代码的解码操作即已完成，并且对随后的一个代码进行解码。在这一状态下，为了将该随后的代码的头位置于寄存器C103的输出C₀位置上，寄存器C103进行6位的跳跃移位，此6位即等于BIH码的代码长度3与H码的代码长度3的和，由此到达附图20（C）所示的状态。然后，在时间t₁的HCRO信号于时间t₂将附图14中的触发器1404翻转。

在时间t₁，在附图20（C）所示的状态下，由寄存器C103 检测出一个H模式代码和一个W₄代码。随后的功能与附图20（A）所示的状态相同。

然后，在时间t₅，由处于附图20（D）所示状态下的寄存器C103检测出一个B₆代码。该B₆代码的代码长度为4，并且不是一个跳跃码。因此，寄存器C103从时间t₅起执行逐步移位，在时间t₉到达附图20（E）所示的状态。在这一状态下，B₆代码作为H模式的第二个终止码被检测出来，并且在时间t₉再次接受一个3位的跳跃移位，以便将随后代码的前端置于寄存器C103的输出C₀的位置上。这样，在时间t₁₀，寄存器C103呈现出附图20（F）中所示的状态。

随后，在时间t₁₁，发出HCRO信号，用该信号翻转附图14中所示的触发器1401，并且由寄存器C103检测到一个随后的代码，该代码是一个V模式的V（O）码。这样，在附图12中所示的闩锁电路301的V（O）位置上被置成信号“1”，而其余位仍保持为“0”。因为在这一状态下不呈现H模式，附图6中所示行程长度计数器不工作，因此不发出HCRO信号。在PV基准电路105中，闩锁电路301的上述V（O）位通过与非门705与附图7中所示移位寄存器B₁₁₆的输出B₄进行比较。这样，当与门704发出一个信号“1”，使得与非门705和或门1202输出VHIT信号时，附图14中所示触发器1401被翻转。采用这种方式，就重新产生了如附图19所表示的图象。该再生图象的有效周期由附图19中所示信号1914来指示。图象1910被送到打印机119，同时也存储在处于并行写入操作状态下的线缓冲存储器B₁₁₃中，以便用作对第二条线进行解码的基准线。上述再生图象也被用作符号a0。对图象的再生或解码就是以这样方式进行的。

从上面的说明中可以看到：本实施方案的各个电路方框都接收来自附图1中所示控制电路118的公共图象时钟信号，并且解码操作是以对应于时钟信号的间隔的一个速度、同步于上述图象时钟信号来进行的。假如上述时钟信号的供给中断一个周期，解码操作就中止。这就使得有可能通过调整送到解码电路各个方框的公共时钟信号的频率来控制解码操作的速度。

因此，打印机或计算机的数据处理速度不必和解码速度相匹配。另一方面，通过采用和诸如打印机的速度相同步的时钟信号，就能够使解码操作的进行速度和后继设备的速度相匹配。因此，一个解码电路可以和几个具有不同处理速度的打印机配合在一起使用。同样，在如同在计算机中那样以间歇方式进行工作的后继设备情况下，通过仅仅在取数据的期间内提供时钟信号而在其它时候中止时钟信号的供给的办法，就可以使得解码操作也是以间歇的方式进行。

上述的解码方法具有如下的优点：

（1）.可以在一条线的期间内，以同步于连续时钟信号的方式，无间断地进行图象再生。也能够以连续和同步的方式对多条线进行解码。以这种方式再生的图象能够直接送到诸如激光打印机以获得被记录的图象。采用这种方式，就够进行实时解码。

（2）不论图象的复杂性或者代码的压缩情况如何，都能获得高速的解码操作。在实际测量中，总能够在1.5秒之内完成对一幅在主扫描方向和次扫描方向密度为16个象素/25.4毫米的A₃尺寸图象的解码。

（3）.诸如在高速图象输出的情况下，可以节省存储容量，这是因为能够由压缩代码直接进行图象解码和输出，而不需要像通常那样将被解码的图象暂时存储在存储器中。

尽管以上的说明仅限于采用与基准线之间的关系对二维编码数据进行的解码，同样的方法不仅适用于MMR解码，同时也适用于一维与二维解码相混合的MR解码。此外，被解码的数据还可以是由一个计算机提供的或者是通过传真传送来的。

如上面所详细说明的那样，通过以并行的方式一次提供预定数目象素的基准线图象信息并且通过和图象码相比较来形成图象信号，就能够快速地识别基准线和所接收图象码之间的相关性，从而有可能获得高速的解码操作。

另外，由于根据为解码而识别的前一个码来改变对后一个码的操作，即使对具有不同码长的图象码进行解码，也能够获得无中断的解码操作。

另外，由于同时识别一个水平模式识别代码和一个随后的行程长度代码，在对诸如由MR或MMR编码所得到的二维图象代码进行解码时就可以获得无延迟的高速解码。

另外，由于在水平模式中，一个行程长度代码可以在不提供前一个水平模式识别代码的情况下被解码，因而在对由诸如MR或MMR编码所得到的二维图象编码进行解码时就可以获得高速的解码操作。

另外，由于在接收为进行图象解码所需要的若干象素的基准线图象信号之后才启动解码操作，因而能够获得具有令人满意的精度的高速解码操作。

另外，因为解码操作同步于时钟信号，使得解码操作能够和诸如打印机之类的输出装置的功能相匹配，从而就能够使用为多个输出装置所共用的一个解码装置。

表1

代码代码代码长度

名称 C₀C₁C₂C₃C₄C₅C₆S₃S₂S₁S₀

P 0 0 0 1 0 1 0 0

H 0 0 1 0 0 1 1

V_R（3） 0 0 0 0 0 1 1 0 1 1 1

组 V_R（2） 0 0 0 0 1 1 0 1 1 0

V_R（1） 0 1 1 0 0 1 1

1 V（0） 1 0 0 0 1

V_L（1） 0 1 0 0 0 1 1

V_L（2） 0 0 0 0 1 0 0 1 1 0

V_L（3） 0 0 0 0 0 1 0 0 1 1 1

表2

代码代码代码长度

名称 C₃C₄C₅C₆C₇C₈C₉S₃S₂S₁S₀

W1 0 0 0 1 1 1 0 1 1 0

W1H^＊0 0 0 1 1 1 1 0 0 1

组 W₂） 0 1 1 1 0 1 0 0

W3 1 0 0 0 0 1 0 0

2 W₄1 0 1 1 0 1 0 0

B₁0 1 0 0 0 1 1

B₁H^＊0 1 0 0 1 1 0

B₂1 1 0 0 1 0

Claims

1、一种用于解调一个图象码的装置，其中对在二电平图象信号中的电平变化的位置进行了编码，所述装置包括：

用于输出一个基准行的图象信息的输出装置；

用于识别进入的图象码的模式的装置；

用于基于由上述输出装置输出的图象信息和来自上述识别装置的图象信息来形成图象信号的装置；

其特征在于：

上述输出装置以并行方式输出代表一个预定数目象素的图象信息；

上述识别装置以并行方式输出模式信息；

上述形成装置监视从上述输出装置中以并行方式输出的图象信息和从上述识别装置中以并行方式输出的模式信息之间的关系，并依据监视结果形成图象信号。

2、根据权利要求1的解码装置，其中所述输出装置用于输出基准图象的变化点和颜色的信息。

3、根据权利要求1的解码装置，还包括用于存储由上述形成装置形成的图象信息的装置，该图象信号被用作对后一条图象码进行解码时的基准图象信息。

4、根据权利要求1的装置，其中所述输出装置用来以并行方式输出为图象解码所需要的象素数目的图象信息。

5、根据权利要求1的装置，在伴随有行程长度数据的一个模式图象码的情况下，其中所述形成装置根据行程长度数据形成图象信号。