[go: up one dir, main page]

CN100561907C - 位同步电路 - Google Patents

位同步电路 Download PDF

Info

Publication number
CN100561907C
CN100561907C CNB200610005821XA CN200610005821A CN100561907C CN 100561907 C CN100561907 C CN 100561907C CN B200610005821X A CNB200610005821X A CN B200610005821XA CN 200610005821 A CN200610005821 A CN 200610005821A CN 100561907 C CN100561907 C CN 100561907C
Authority
CN
China
Prior art keywords
phase
clock
data
unit
synchronous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200610005821XA
Other languages
English (en)
Other versions
CN1909442A (zh
Inventor
矢岛祐辅
加泽彻
芦贤浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Communication Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Communication Technologies Ltd filed Critical Hitachi Communication Technologies Ltd
Publication of CN1909442A publication Critical patent/CN1909442A/zh
Application granted granted Critical
Publication of CN100561907C publication Critical patent/CN100561907C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

提供一种位同步电路，其具有：初期相位决定部(101)，在位于突发数据先头部的前导接收期间内，从具有与装置内基准时钟(CL)同一频率的多相时钟中，高速地决定与接收突发数据相同步的相位的时钟；以及相位跟踪部(102)，把由初期相位决定部决定的同步相位时钟作为初期相位，在突发数据的负载接收期间内，使同步相位时钟跟踪接收数据的相位变化。利用与上述同步相位时钟具有规定的相位关系的数据读入时钟，对突发数据进行再定时，并与基准时钟(CL)同步地输出。

Description

位同步电路
技术领域
本发明涉及位同步电路，更详细地说涉及适用于把从传输线路接收的高速突发数据信号变换成与装置内基准时钟同步的数据信号的位同步电路。
背景技术
作为对从多个终端发送来的突发信号进行中继的传输系统，有无源光网络PON(Passive Optical Network)系统。PON系统如图2所示，是这样结构的光传输系统，即利用光耦合器(星形耦合器)12把收容在局侧装置(OLT：光线路终端)1A内的光纤11(11-1～11-m)分支成多个支线光纤13(13-1～13-n)，把用户连接装置(ONU：光网络单元)10(10-1～10-n)连接到各支线光纤13上。
在各用户连接装置10上连接未图示的用户终端，从各用户终端来的发送数据经过局侧装置1A传输到网络14。网络14既可以是连接了终端装置访问的各种服务器的因特网，也可以是在多个局侧装置(1A、1B……)之间进行连接的中继网。若采用PON，则多个用户可以共用光纤传输线路11，再者，作为从光纤传输线路11向支线光纤13的分支装置，可以使用成本低、维修方便的星形耦合器202，所以，能够提供经济的FTTH(Fiber to the Home：光纤入户)访问网络。
PON中，例如有用ATM单元方式来传输数据的B-PON(BroadbandPON，宽带无源网络)、能进行千兆位级的高速数据传输的G-PON(Gigabit，千兆位PON)、以及适合于以太网(注册商标名称)服务的GE-PON(Giga-Ethernet PON，千兆以太网无源光网络)。
在PON系统中，由各用户连接装置10向支线光纤13发送的数据(上行数据帧)在光纤11上进行时分多路转换。上行数据帧200如图3所示，由前导210和负载220构成，在负载220中包含从各用户终端发送的数据包。
为了避免从多个用户连接装置中发送的数据包在光纤11中发生冲突，各用户连接装置10在由局侧装置1A指定的时间带发送上行数据帧200。这样一来，在光纤11上，多个上行数据帧在帧间或者具有无信号区间(间隔时间)的状态下进行时分多路转换，作为突发数据输入到局侧装置1A内。
另一方面，从局侧装置1A向用户连接装置10-1～10-n的数据传输，是利用多址呼叫方式进行的。在局侧装置1A向光纤11-1发送的下行数据帧内，目的地地址不同的多个数据包，连续地进行排列，在包间不设置无信号区间。下行数据帧利用光耦合器分支成为多个支线光纤13-1～13-n，各用户连接装置10对包含在接收帧内的包的目的地址进行判断，有选择地仅取得以本地局为目的地的包，将其传输给用户终端。
下行数据帧按照与局侧装置1A的内部基准时钟相同步的频率fo或者频率fo的倍增频率进行发送。各用户连接装置10从下行帧中抽取基本时钟，按照与装置内基准时钟同步的频率fo来发送各自的上行方向的数据帧。也就是说，局侧装置1A接收的上行突发数据的频率与局侧装置内基准时钟相同步。
然而，在PON系统中，从光耦合器12中分支的支线光纤13-1～13-n的长度有差异，所以上行数据帧(突发数据)，是在上述的装置内基准时钟的相位差对每个用户连接装置各不相同的状态下，到达局侧装置1A。所以，局侧装置1A在对从光纤11接收的突发数据进行光/电变换之后，必须对每个突发数据进行位同步。
图4表示输入到局侧装置1A的位同步电路(定时抽出电路)内的突发数据的模型。各突发数据也像图3说明的那样，在负载220之前，具有例如由“1”、“0”交变位串构成的前导210。在局侧装置1A，在接收上述前导210期间内，必须建立每个突发数据的位同步。对用户连接装置有效的数据是负载220，为了提高PON区间的传输效率，希望尽可能缩短前导210。
并且，由纤维传输的各突发数据信号衰减量，随突发数据通过的光纤长度不同而异，所以，在局侧装置1A中，在位同步电路(定时抽取电路)的前级，对每个突发数据检测输入信号电平，需要对识别输入信号的高低用的阈值Th自动进行切换的ATC(Automatic ThresholdControl：自动阈值控制)功能。一般，在ATC中，为了通过输入信号的峰值电平检测来决定阈值Th，已知的方法是：在突发数据上重叠尖峰噪声等噪声成分的情况下，把阈值Th设定为高于理想值的较高值，结果，如W(L)、W(H)所示，位同步电路的输入信号中发生脉冲宽度失真。
在具有千兆位级的传输容量的G-PON中，对各用户连接装置10容许可变长突发数据的发送，所以，在局侧装置1A的位同步电路中有可能输入例如约125μs的长突发数据。若突发数据变长，则必须考虑突发数据接收期间内的信号跳动(jitter)、飘逸所引起的相位变动、以及内部基准时钟和接收突发数据的频率非同步所引起的相位变动的发生。所以，在可变长突发数据用的PON系统中，需要一种除了前导区间的初始相位的决定功能外，对在负载区间发生的相位变动也能够跟踪的位同步电路。
为了解决上述问题，例如在日本特开2005-012305号公报(专利文献1)中如图5所示，提出了这样一种最佳相位数据选择方式的位同步电路，即其包括：多相数据取样部50，把接收突发数据变换成n相的数据串；相位判断部51，发生表示最佳相位数据串的控制信号；输出数据选择部55，有选择地使n相数据串中的、上述控制信号所表示的最佳相位数据串通过；缺漏补充数据供给部56，补充在最佳相位数据切换时缺漏的数据；以及输出数据同步化部60，把上述最佳相位数据串变换成与上述基准时钟相同步的数据串；其中，相位判断部51在同一突发数据的接收期间中反复进行最佳相位数据串的检测动作，当最佳相位变动时，上述输出数据选择部55动态地切换供给到上述输出数据同步化部60的最佳相位数据串。
在此，多相数据取样部50，例如利用对基准时钟CL进行延迟而生成的n相的时钟来闩锁接收信号，使被闩锁的n相的信号与基准时钟CL同步地读取，这样生成n相数据串。相位判断部51，根据从接收信号的变化点中识别出的最佳相位、以及由屏蔽信号生成部54发生的屏蔽信号M，发生切换控制信号Sc和数据串校正信号SP。切换控制信号Sc被提供到输出数据选择部55，数据串校正信号SP被提供到输出数据同步化部60的数据传输控制部58。输出数据选择部55从由多相数据取样部50输出的n相数据串中，根据上述切换控制信号Sc来选择最佳相位数据串D1，供给到数据存储部57。
相位判断部51，例如日本特开平9-36849号公报(专利文献2)所述，由于进行检测脉冲上升沿和下降沿的双沿检测，所以，即使在产生了脉冲宽度失真的情况下，也能够从n相数据中选择出相对于装置内基准时钟、在脉冲上升沿和下降沿的两个沿相位余量最大的数据串。在上述专利文献1中，在整个接收突发数据的范围内进行变化点检测和相位判断，在跨越时钟周期的数据切换时所发生的数据缺漏和重复，由缺漏补充数据供给部56和数据传输控制部58进行补偿。
然而，在上述专利文献1所述的位同步电路中，在完全不能预测信号相位的状态下开始的突发数据接收初期的牵入同步功能、和在确定了初期相位之后发生的比较缓和的对相位变动的跟踪功能，，所以出现了以下问题。
也就是说，在上述现有技术中，为了快速进行相位不明的接收突发数据的牵入同步，由相位判定部51通过双沿检测来确定最佳相位数据串，将其结果提供给输出数据选择部55，并动态(离散)地切换多相数据。然而，对于确定了初期相位后进行的相位跟踪动作来说，根据最佳相位数据的判定结果将输出数据动态地切换到其它相位的数据串上，这脱离本来的动作目的。也就是说，在上述现有技术中，例如，即使由于噪声等而使相位判断部51中的最佳相位数据串的判断发生错误的情况下，也能够在输出数据选择部55中瞬间进行从当前相位到相隔多个相的其它相的数据串的切换，其结果，输出数据失去连续性，必须设法对数据的缺漏和重复进行补偿。
并且，在上述现有技术中，在输入的各突发数据的全区间，对相位判定部51的双沿检测电路和最佳相位运算电路进行驱动，所以，在这些电路部始终产生电力消耗。与脉冲宽度失真相对应的最佳相位运算在前导的接收期间已结束，所以，即使在“0”、“1”交替位未被保证的负载的接收期间，根据双沿检测来进行最佳相位运算是没有意义的，结果在相位判断部51中浪费了电力。
发明内容
本发明的目的是，提供适合于可变长度突发数据的接收、且功耗小的位同步电路。
本发明的另一目的是，提供输出数据的连续性不会受损失、且能够在负载接收期间内跟踪相位的位同步电路。
为了达到上述目的，本发明的位同步电路具有：初期相位决定部，在位于突发数据先头部的前导接收期间内，从具有与局侧装置内基准时钟同一频率的多相时钟中，高速地决定与接收突发数据相同步的相位的时钟；以及相位跟踪部，把由初期相位决定部决定的同步相位时钟作为初期相位，在突发数据的负载接收期间内，使同步相位时钟跟踪接收数据的相位变化。利用与上述同步相位时钟具有规定的相位关系的数据读入时钟，对突发数据的负载进行再定时，作为与局侧装置内基准时钟同步的数据进行输出。
更详细地说，本发明的位同步电路包括：多相时钟生成部，按照与上述局侧装置内基准时钟相同的周期来生成相位互不相同的多相时钟；初期相位决定部，在突发数据的前导接收期间内，使用上述多相时钟来检测接收信号的变化点，输出包含与变化点同步的时钟的相位编号的初期相位信息，其中由初期相位决定部决定的数据读入时钟的相位编号和同步相位时钟的相位编号合起来称为初期相位信息；时钟切换部，把数据读入时钟和相位检测时钟切换为最佳相位的时钟；相位跟踪部，在突发数据的负载接收期间内，根据上述数据读入时钟把接收数据变换成再定时数据，并且，以上述相位检测时钟作为基准，判断接收数据的信号变化点的相位是相位超前还是相位滞后，输出与判断结果相对应的相位校正信号；以及数据存储部，暂时存储从上述相位跟踪部输出的再定时数据，作为与上述局侧装置内基准时钟同步的数据进行输出；
上述时钟切换部根据从上述初期相位决定部输出的初期相位信息，从上述多相时钟中选择应供给上述相位跟踪部的最初的数据读入时钟和相位检测时钟，然后，根据从上述相位跟踪部输出的相位校正信号，把应供给上述相位跟踪部的数据读入时钟和相位检测时钟切换为最佳相位的时钟。
若采用本发明的一实施方式，则上述时钟切换部包括：指针部，在突发数据的前导接收期间内，根据从上述初期相位决定部输出的初期相位信息生成第一时钟选择控制信号，在突发数据的负载接收期间内，根据从上述相位跟踪部输出的相位校正信号，生成第二时钟选择控制信号；以及时钟选择部，在突发数据的前导接收期间内，根据上述第一时钟选择控制信号，从由上述多相时钟生成部生成的多相时钟中，选择应供给上述相位跟踪部的最佳的数据读入时钟和相位检测时钟，在突发数据的负载接收期间内，根据上述第二时钟选择控制信号，把应供给上述相位跟踪部的数据读入时钟和相位检测时钟切换为最佳相位的时钟。
若采用本发明的一实施方式，则上述相位跟踪部包括：接收数据再定时部，根据上述数据读入时钟，把接收数据变换成再定时数据进行输出；相位比较部，以相位检测时钟为基准，判断接收数据的信号变化点的相位是相位超前还是相位滞后，并输出判断结果；以及多数逻辑判断部，在每个规定期间对从上述相位比较部输出的判断结果进行多数逻辑判断，产生用于对上述数据读入时钟和上述相位检测时钟进行最优化的相位校正信号。
若采用本发明的一实施方式，则上述初期相位决定部包括：数据取样部，利用由上述多相时钟生成部生成的多相时钟，对接收信号进行取样，将取样结果作为相位被重排的多相数据进行输出；边缘检测部，根据从上述数据取样部输出的多相数据，检测出接收信号的变化点，输出与信号变化点同步的同步相位时钟的相位编号；最佳相位判断部，根据从上述边缘检测部输出的相位编号，按照规定期间来决定与接收信号的变化点同步的最佳的同步相位时钟的相位编号、和最佳的数据读入时钟的相位编号；以及最佳相位平均化部，分别在每个规定期间，对从上述最佳相位判断部输出的最佳的同步相位时钟的相位编号和最佳的数据读入时钟的相位编号进行平均化，并作为上述初期相位信息进行输出。
在本发明的位同步电路中，利用同步模式切换信号对上述初期相位决定部的工作期间和相位跟踪部的工作期间进行切换，这样能够减小消耗功率。
在把本发明的位同步电路适用于PON系统的局侧装置所具有的各线路接口的情况下，上述同步模式切换信号能够从各线路接口的控制部提供。在此情况下，控制部可以利用同步模式切换信号，在从用户连接装置接收突发数据之前起动上述初期相位决定部，然后，按照接收预计的最佳相位的突发数据时的前导结束定时，停止上述初期相位决定部，并起动上述相位跟踪部。
本发明的位同步电路具有：初期相位决定部，其在突发数据的开端接收期间内，高速地决定同步相位时钟；以及相位跟踪部，在突发数据的负载接收期间内，使同步相位时钟跟踪接收数据的相位变动，利用多相时钟选择方式来对接收突发数据进行再定时，所以，能够提供不受脉冲串长度影响的、能够保证输出数据连续性的、消耗功率小的位同步电路。
附图说明
图1是表示本发明的位同步电路的一实施方式的框图。
图2是表示采用了PON系统的网络结构的一例的图。
图3是表示输入到位同步电路的突发数据结构的图。
图4是表示输入到位同步电路的突发数据模型的图。
图5是表示位同步电路的现有例的框图。
图6是表示采用本发明的位同步电路23的PON局侧装置的用户线接口的一实施例的框图。
图7是表示适用于本发明的位同步电路的多相时钟和接收数据信号之间关系的信号波形图。
图8是概要表示本发明的位同步电路的动作的图。
图9是表示利用同步模式切换信号MODE的位同步电路的同步模式切换定时的图。
图10是表示利用图1所示的边缘检测部112的同步相位检测结果和最佳相位判断部113的输出之间关系的图。
图11是表示图1所示的指针部103的一实施例的框图。
图12是表示输入突发数据的波形和从图1所示的相位比较部121输出的相位判断结果之间关系的图。
图13是表示相位比较部121中的相位超前/相位滞后判断逻辑的一例的图。
图14是表示图1所示的多数逻辑判断部122的一实施例的框图。
具体实施方式
图6是表示局侧装置1A所具有的用户线接口的一实施例。用户线接口具有：光发送接收部21，其连接在光纤11-i上；光电变换部22，用于把在光发送接收部21接收的上行方向的光信号变换成电信号；位同步电路23，其连接在光电变换部22上；串并行变换部24，用于把从位同步电路23串行输出的位信号变换成规定位单位的并行数据；上行帧终端部25，其识别串并行变换部24的输出数据而进行上行方向帧的终端处理，把包含在上行方向帧中的用户数据存储到上行数据缓冲存储器26；以及装置内接口27，其按照装置内的传输速度来读取上行数据缓冲存储器26的存储数据，将其传输到上层终端部40。
上层终端部40例如通过未图示的开关部和网络接口连接在网络14上。并且，上行帧终端部25例如从上行帧中抽取表示各用户侧装置的发送数据存储状况的通知信息(排队信息)，传输到控制部28。控制部28根据由管理人员预先指定的频带设定信息和从上行帧终端部25通知的排队信息，计算出应分配给各用户侧装置的上行传输方向的频带和发送时间，周期性地更新频带管理表29的内容。
从上层终端部40提供给到装置内接口27的下行方向的用户数据，从装置内接口27输入到下行数据缓冲存储器30，暂时存储后，由下行帧生成部31读取。下行帧生成部31对从下行数据缓冲存储器30中读取的用户数据组赋予监视控制数据，生成下行传输方向帧，输出到电光变换部32。被变换成光信号的下行传输方向帧经过光发送接收部21而输出到光纤11-i。
位同步电路23如图1所述，根据在基准时钟发生器20发生的频率fo的装置内基准时钟CL和从控制部28供给的同步模式切换信号MODE，进行对接收突发数据的牵入同步和相位跟踪动作。而且，在此，把基准时钟发生器20作为用户线接口的一个要素进行了图示，但是基准时钟发生器20也可以是局侧装置1A具有的多个用户线接口所共用的。
图7是表示适用于本发明的位同步电路23的多相时钟和接收数据信号之间关系的信号波形图。
在本发明的位同步电路23中，从基准时钟发生器20供给的频率fo的装置内基准时钟中，例如φ0～φ15所示地生成n相(在此n＝16)的时钟，利用这些时钟来对从光电变换部22供给的接收数据信号进行取样。例如，在各时钟的上升沿对接收数据信号进行闩锁(取样)，从而生成16相的数据串。把这些数据串变换成与时钟φ15的相位同步的数据串，取得邻接的数据串的异或，就可以检测出与接收数据的变化点同步的时钟(边缘检测)。
在图示的例中，如虚线E1所示，在利用时钟φ1生成的数据串表示状态“0”时，利用φ2以后的时钟生成的数据串为状态“1”。所以，用n相的时钟取样的n相的数据串，与第n-1相的时钟同步输出，通过对其进行比较，即可检测出时钟φ2与接收数据信号的上升边缘同步。并且，如虚线E2所示，在利用时钟φ0、φ1生成的数据串为状态“1”时，利用φ2以后的时钟生成的数据串为状态“0”，由此可以判断出，时钟φ2也与接收数据的下降边缘同步。在此情况下，利用与时钟φ2相差n/2相位的时钟φ10的上升沿来对接收数据信号进行闩锁，这样能够正确地识别接收数据的“1”、“0”状态。
在以下的说明中，如时钟φ2所示，把与接收数据信号的边缘同步的时钟称为同步相位时钟；如时钟φ10所示，把最适于取得接收数据信号的相位的时钟称为数据读入时钟。
图8是概要表示本发明的位同步电路23的动作的图。
如后面参照图1详细说明的那样，本发明的位同步电路23具有初期相位决定部和相位跟踪部。初期相位决定部在突发数据的前导期间动作，决定同步相位时钟和最佳的数据读入时钟。另一方面，相位跟踪部在突发数据的负载期间动作。相位跟踪部原理上是根据由初期相位决定部决定的数据读入时钟，开始接收突发数据的再定时，把由上述初期相位决定部决定的同步相位时钟作为初期值，跟踪接收突发数据的相位变动，对数据读入时钟的相位进行优化。
如图8所示，位同步电路的动作，根据同步模式切换信号MODE被划分成初期相位决定模式期间T1和相位跟踪模式期间T2。
同步模式的切换定时，根据控制部28中设定的控制参数而在每个系统中是可变的。在用户连接装置10连接到PON系统时执行的测距过程中，控制部28测量每个用户连接装置的信号传播时间，并将其存储，所以，在把发送时间带分配给各用户连接装置时，能够按照±数位的精度来预测突发数据的接收定时。
在初期相位决定方式期间T1中，由初期相位决定部利用n相时钟来检测出0位和1位交替出现的前导的数据变化点，在内部基准时钟的每2个周期，就决定同步相位时钟的相位编号和数据读入时钟的相位编号。在此，被决定的数据读入时钟的相位编号按照预先指定的、与内部基准时钟的N个周期(N为4以上的整数)相当的周期ΔT1被平均化，作为最佳的相位编号…φh、φi、φj输出。这时，同步相位时钟的相位编号也被平均化后，从初期相位决定部输出。以下把由初期相位决定部决定的数据读入时钟的相位编号和同步相位时钟的相位编号合起来称为初期相位信息。
在本发明的实施方式中，在上述n相时钟之外，另行生成具有内部基准时钟频率fo的m相的时钟，利用从m相时钟中选择出的数据读入时钟φf，对接收突发数据进行再定时。适用于接收突发数据再定时的数据读入时钟φf，是以从初期相位决定部输出的最佳数据读入时钟的相位编号为基准，从m相时钟之中选择的。
通过把相位数设定为m＞n，即可使MN30-1的相位差比适用于接收突发数据的相位跟踪的m相时钟MN30-1大。其中，相位数也可以是n＝m。而且，在m相时钟和n相时钟的相数不同的情况下，从初期相位决定部输出的最佳数据读入时钟的相位编号PH1、和同步相位时钟的相位编号PH2，利用m和n的相关而分别变换成m相时钟所对应的相位编号。
当按照同步模式切换信号MODE当成为相位跟踪模式期间T2时，根据从初期相位决定部来的最后的数据读入时钟的相位编号φj，使用从m相时钟中选择的数据读入时钟φf，开始利用相位跟踪部进行负载数据的再定时。
并且，在相位跟踪模式期间T2，将与初期相位决定部输出的最后的同步相位时钟相对应的m相时钟作为初期相位，由相位跟踪部按照预先指定的每个多数逻辑运算周期ΔT2来对数据读入时钟φf的相位进行优化。也就是说，相位跟踪部以同步相位时钟为基准，检测出输入突发数据的变化点的相位超前/相位滞后，根据ΔT2(1)内发生的相位超前/相位滞后的多数逻辑运算结果，优化应适用于下一个周期ΔT2(2)的数据读入时钟φf。这时，适用于下一个周期ΔT2(2)的输入数据变化点的位超前/相位滞检测的时钟相位也被优化。
在以下的说明中，特别把在相位跟踪部中的输入数据相位变动的检测中适用的(同步相位时钟)定义为“相位检测时钟”。相位跟踪部在每个多数逻辑运算周期ΔT2中，利用由前一周期的相位跟踪而更新的数据读入时钟φf和相位检测时钟，反复进行输入突发数据的再定时动作和相位变动的检测动作。
在图8中，为了简化，取消n相时钟和m相时钟的区别，利用从初期相位决定部输出的最后的最佳数据读入时钟φj，来表示在最初的多数逻辑运算周期ΔT2(1)中适用的数据读入时钟φf。数据读入时钟φf(φj)按照周期ΔT2(1)中的多数逻辑运算结果，如现状维持φj(even)、相位超前φj(up)、相位滞后φj(down)那样进行修正，成为下一个周期ΔT2(2)的数据读入时钟φf(φk)。
数据读入时钟φf(φk)根据周期ΔT2(2)中的多数逻辑运算结果，如φk(even)、φk(up)、φk(dowN)那样进行修正，进一步变成以下周期ΔT2(3)的数据读入时钟φf(φ1)。
图9表示采用同步模式切换信号MODE的模式切换定时。
控制部28如图9(B)所示，在推定的最超前相位的突发数据被输入时的前导期间的结束定时，发生同步模式切换信号MODE。在按理想的相位输入了突发数据的情况下，如图9(A)所示，在接收前导期间的最后部分之前切换同步模式而输入了推定的最滞后相位的突发数据的情况下，如图9(C)所示，在相位跟踪方式期间T2的刚开始之后，剩余相当量的前导接收期间。
图1是表示本发明的位同步电路23的一实施方式的结构框图。
本实施方式的位同步电路23具有：多相时钟生成部100，用于从频率fo的装置内基准时钟CL中生成n相时钟和m相时钟；初期相位决定部101和相位跟踪部102，分别输入从光电变换部22来的突发数据；时钟切换部105，用于把数据读入时钟和相位检测时钟的相位动态地切换到最佳相位；以及存储部106，用于对按照上述数据读入时钟由相位跟踪部102再定时的数据进行缓冲存储，并按照装置内基准时钟CL输出。
时钟切换部105具有：指针部103，其根据从初期相位决定部101输出的初期相位信息(PH1、PH2)和从相位跟踪部102输出的相位校正信号，生成时钟选择控制信号(SEL1、SEL2)；以及时钟选择部104，根据上述时钟选择控制信号，从由多相时钟生成部100输出的m相时钟中，选择出应供给到相位跟踪部102的最佳的数据读入时钟和相位检测时钟。
在此，由多相时钟生成部100生成的n相时钟，如图7说明的那样，是把频率fo的内部基准时钟的相位各延迟1/n而得到的，例如是由时钟φ0～时钟φ15构成的16相时钟。另一方面，m相时钟是将频率fo的内部基准时钟CL的相位各延迟1/m而得到的时钟，例如是比n相时钟多的32相时钟。其中，n、m值是任意值，也可以是n＝8，m＝16。在以下的说明中，n相时钟按相位顺序用时钟φ0～时钟φ(n-1)表示，m相时钟按相位顺序用时钟φ0～时钟φ(m-1)表示。。
初期相位决定部101包括：数据取样部111，其对从多相时钟生成部100输出的n相的时钟φ0～时钟φ(n-1)的上升沿接收突发数据进行闩锁，作为与最大延迟相位时钟φ(n-1)进行了相位匹配的n系统的数据串进行输出；边缘检测部112，用于从上述n系统的数据串中检测出与接收数据的变化点(脉冲的前沿或后沿)相同步的相位时钟，把同步相位时钟的识别符(相位编号)和脉冲沿的种类作为检测信息输出；最佳相位判断部113，把内部基准时钟CL的2个周期(2TO)作为单位期间，存储从边沿检测部112输出的检测信息，在每个单位期间2TO解析上述检测信息，来决定最佳的同步相位时钟的相位编号和数据读入时钟的相位编号；最佳相位平均化部114，存储从最佳相位判断部113输出的同步相位时钟的相位编号和数据读入时钟的相位编号，在图8说明的每个平均化周期ΔT1进行平均化，作为初期相位信息(数据读入时钟的相位编号PH1和同步相位时钟的相位编号PH2)输出。
最佳相位平均化部114，例如也可以分别用加法器依次对从最佳相位判断部113在每个单位期间2TO周期性地输出的同步相位时钟的相位编号和数据读入时钟的相位编号进行加法运算，在预先设定的平均化周期ΔT1用加法运算次数来除加法运算结果，也可以存储预先设定的平均化个数的相位编号，在每个平均化周期ΔT1执行相位编号的加法运算和除法运算。
相位跟踪部102由接收数据再定时部120、相位比较部121和多数逻辑判断部122构成。
按收数据再定时部120利用从时钟选择部104供给的数据读入时钟的上升沿对接收突发数据进行闩锁，作为被再定时的突发数据输出到存储部106。这时，数据读入时钟作为再定时时钟提供给存储部106。被再定时的突发数据按照上述再定时时钟来写入到存储部106，与装置内基准时钟CL同步地读取。
相位比较部121与上述接收突发数据再定时部120的动作并行地比较从时钟选择部104供给的相位检测时钟和接收突发数据的变化点，输出对应于比较结果的相位校正信号(相位超前：up、相位滞后：down)。多数逻辑判断部122在图8中说明的规定周期ΔT2、按信号分别对从相位比较部121输出的相位校正信号进行计数，输出按照多数逻辑决定的相位校正信号。
如上述那样，在通过光纤11传输的光信号中，有可能发生脉冲宽度失真，在前导的接收期间内，由边缘检测部112检测的数据变化点的间隔不一定始终恒定。为了使对具有脉冲宽度失真的接收数据进行识别的数据读入时钟的相位余量达到最大，基本上如图7说明的那样，将位于在时间轴上邻接的前后2个变化点检测出的第1、第2同步相位的中点的相位作为同步相位即可。
并且，根据事先推定的脉冲宽度失真和重叠在输入数据上的跳动量，能够预先估计在时间轴上邻接出现的2个变化点的间隔的最小值。所以，在由边缘检测部112检测出的邻接变化点的间隔未达到上述最小值的情况下，可以看作是检测出了由噪声引起的错误的变化点，最佳相位判断部113使从边缘检测部112输出的同步相位时钟的识别结果无效，这样能够提高抗噪声能力。
即使在其在时间轴上邻接出现的2个变化点的间隔没有达到根据脉冲宽度失真而预先估计的第1最小值的情况下，在其比根据脉冲宽度失真和最大跳动而估计的更小的第2最小值大时，把变化点间隔和第1最小值的差分判断为跳动起因量。在此情况下，也可以假定跳动所造成的变化点的位移相对于正常变化点形成正态分布，由最佳相位判断部113对从边缘检测部112输出的同步相位时钟的相位进行校正，使其成为跳动正态分布的中心相位。利用这样的校正处理，能够减小跳动重叠所引起的同步相位时钟的判断误差。
图10表示边缘检测部112的同步相位检测结果和最佳相位判断部113的判断结果的关系。在此，表示边缘检测部112使用16相时钟，在内部基准时钟CL的2个周期TO1、TO2内检测出了在事件例中表示的接收数据变化时、由最佳相位判断部113输出的数据读入时钟的相位φL和同步相位时钟的φs的例子。
第一种情况是在第2周期TO2中检测出的边缘数为0的情况。最佳相位判断部113选择用现有的判断周期决定的相位，作为数据读入时钟φL、同步相位时钟Φs。
第二种情况是在第2周期TO2内检测出的边缘数为1个的情况。若在第1周期TO1检测出的边缘数为0，则最佳相位判断部113采用边缘检测部112这次检测出的同步相位φ作为同步相位时钟的相位φS，选择与同步相位φ差n/2(这里n＝16)的相位(φ+8)作为数据读入时钟的相位φL。在第二种情况下，在第1周期TO1检测的边缘数为1个或2个时，最佳相位判断部113根据边缘检测部112在第1周期TO1最后检测的同步相位φ(lst)、和在第2周期TO2检测的同步相位φ(2nd)之间的距离，单独决定同步相位时钟的相位φs。在此情况下，作为数据读入时钟φL，选择与φ(lst)和φ(2nd)的中间相位处相差n/2的相位[φ(lst)+φ(2nd)]/2+8。
三种情况是在第2周期TO2检测出的边缘数为2个的情况。此时，最佳相位判断部113采用的方法是：不管第1周期TO1中的边缘数如何，均把由边缘检测部112在第2周期TO2检测出的2个同步相位作为φ(lst)、φ(2nd)，和在第二情况中的第1周期TO1检测出的边缘数为1个或者2个的情况一样来决定同步相位时钟的相位φs。作为数据读入时钟φL，选择φ(lst)和φ(2nd)的中间相位[φ(lst)+φ(2nd)]/2。
各用户连接装置10的突发数据发送时间带，由局侧装置1A的控制部28来指定。控制部28利用预先测量的每个用户连接装置的信号传播时间，能够以相当高的精度预测出各突发数据的接收定时。所以，控制部28能够利用同步模式切换信号MODE，在突发数据的接收开始定时起动初期相位决定部101，基本上可以在负载接收之前停止初期相位决定部101的动作，并起动相位跟踪部102。从初期相位决定部模式向相位跟踪模式切换的定时，能够考虑预计的负载的接收定时精度、前导部的位数、初期相位决定部101内的最佳相位平均化部114中的平均化次数等，可以对每个系统分别进行优化。
在图1所示的实施方式中，当从初期相位决定模式向相位跟踪模式切换时，利用同步模式切换信号MODE还能切换指针部103的动作模式。在初期相位决定部101的动作中，指针部103从初期相位决定部101接收数据读入时钟的相位编号和同步相位时钟的相位编号，把这些相位编号作为偏置值(标准值)，生成时钟选择控制信号SEL1、SEL2，控制着时钟选择部104。
指针部103例如图11所示，包括数据读入时钟控制电路400A和相位检测时钟控制电路400B。控制电路400A和400B在结构上是相同的，由相位超前/相位滞后计数器401(401A或401B)、和选择控制信号生成电路402(402A或402B)构成。
2个控制电路400A和400B的不同在于，向相位超前/相位滞后计数器401供给的初期相位编号信息的种类，向控制电路400A的相位超前/相位滞后计数器401A，输入从初期相位决定部101输出的数据读入时钟的相位编号PH1；向控制电路400B的相位超前/相位滞后计数器401B，输入从初期相位决定部101输入的同步相位时钟的相位编号PH2。
向各相位超前/相位滞后计数器401，除了输入初期相位编号外，还输入同步模式切换信号MODE和从相位跟踪部102输出的相位校正信号(相位超前/相位滞后/相位保持)。在同步模式切换信号表示初期相位决定模式的期间，各相位超前/相位滞后计数器401把作为初期相位信号输入的相位编号设置到计数器中。在初期相位决定模式时，忽略相位校正信号(相位超前/相位滞后/相位保持)，不进行相位编号的加/减。所以，作为初期相位编号输入的相位编号成为计数值，通知到选择控制信号生成电路402。
若把同步信号切换到相位跟踪模式上，则各相位超前/相位滞后计数器401忽略其后的初始相位编号的变化，根据从相位跟踪部102提供的相位校正信号(相位超前/相位滞后/相位保持)，进行计数值的升/降计数动作(减、加或保持当前值)。
相位跟踪模式中的相位编号的计数动作，按多数逻辑运算周期ΔT2重复进行。由相位超前/相位滞后计数器401A、401B更新的计数值(相位编号)，分别输出到选择控制信号生成电路402A、402B。选择控制信号生成电路402A、402B根据更新后的计数值，变更各个时钟选择控制信号SEL1、SEL2。时钟选择部104从多相时钟生成部100发生的m相时钟中，根据时钟选择控制信号(相位编号)SEL1、SEL2来选择出数据读入时钟和相位检测时钟，供给到相位跟踪部102的相位比较部121。
图12表示输入突发数据的波形、与由相位跟踪部102的相位比较部121输出的相位判断结果(相位超前/相位滞后)的关系。
本实施方式的相位比较部121如图12(B)所示，以相位检测时钟的2个周期为单位，把这2个周期按照1/2周期划分成以下4个区：(1)“φ(n)-π”～“φ(n)”、(2)“φ(n)”～“φ(n)+π”、(3)“φ(n)+π”～“φ(n+1)”、(4)“φ(n+1)”～“φ(n+1)+π”，根据接收突发数据的变化点出现在上述区(1)～(4)中的哪一处，来判定相位检测时钟和接收突发数据的相位关系。图12(c)表示理想的输入数据相位。相位跟踪部102实际接收的负载数据如图12(A)所示，有可能与理想的输入数据产生相位偏差。
图13表示输入突发数据中发生的边沿(信号变化点)位置、与从相位比较部121中输出的相位判定结果之间关系的相位超前/相位滞后判断逻辑的一例。
相位比较部121为了使数据读入时钟的相位适合于接收突发数据的相位变化，根据上述相位超前/相位滞后判断逻辑，判断出应当使相位检测时钟比现在的相位超前(up)，还是滞后(down)，向多数逻辑运算部122输出相位超前信号或者相位滞后信号。例如，情况1相当于图12的编号11的判断逻辑，情况2相当于编号4的判断逻辑。其他情况，相当于图13的某一个判断逻辑。
如上所述，可能有这样的情况，即输入数据中发生脉冲宽度失真，逻辑“1”的脉冲宽度小于相位检测时钟的1/2周期宽度(图12的区宽)。按照图13的判断逻辑，这样极细的脉冲成为判断对象以外。而且，从相位比较部121的相位判断结果的输出，既可以是相位检测时钟的每1个周期，也可以是每2个周期。
图14表示相位跟踪部102的多数逻辑判断部122的一个实施方式。
多数逻辑判断部122按照预先指定的多数逻辑运算周期(ΔT2)、对从相位比较部121接收的相位判断结果(相位超前/相位滞后)取多数逻辑，把该结果作为表示相位超前/相位滞后/保持现在相位的相位校正信号输出到指针部103内。
多数逻辑判断部122具有：相位超前次数计数器500，对从相位比较器121输出的相位超前信号的接收次数进行计数；相位滞后次数计数器501，对从相位比较器121中输出的相位滞后信号的接收次数进行计数；相位超前次数计数值寄存器502，存储相位超前次数计数器500的计数值；相位滞后计数值寄存器503，存储相位滞后计数器501的计数值；多数逻辑周期(ΔT2)控制电路504；以及比较电路505，比较寄存器502和503的值。
多数逻辑周期(ΔT2)控制电路504按照从外部提供的多数逻辑周期设定信号所指定的多数逻辑周期(ΔT2)，复位计数器500、501的计数值，并指示比较电路505进行运算。相位超前次数计数器500和相位滞后次数计数器501分别对从相位比较部121接收的相位超前信号、相位滞后信号，利用脉动计数器进行计数。计数器500、501所示的计数值在每次更新时都被保存到寄存器502、503。比较电路505按照由控制电路504指示的定时，比较寄存器502、503表示的相位超前计数值UP和相位滞后计数值DW，输出与比较结果(UP＞DW、UP＜DW、UP＝DW)对应的相位校正信号(相位超前/相位滞后/相位保持)。
若采用上述位同步电路23，则可以看出，从时钟选择部104供给到相位跟踪部102的数据读入时钟，跟踪接收突发数据的相位变动，按周期ΔT2进行优化，接收数据再定时部120利用上述数据读入时钟能够正确地识别负载的1、0状态。由接收数据再定时部120进行了再定时的突发数据(负载)，按照装置内的基准时钟从存储部106中读取，所以能够实现可对应接收脉冲串的相位变动的位同步。
而且，存储部106的容量，可根据在PON区间估计的相位变动量和最大突发数据长度，在每个系统中决定即可。此外，在同步模式切换信号MODE为相位跟踪模式的期间，停止初期相位决定部101(数据取样部111、边缘检测部112、最佳相位判断部113和最佳相位平均化部114)的动作，由此可减小消耗电流。
从以上的实施方式中可以看出，本发明的位同步电路具有初期相位决定部和相位跟踪部，利用同步模式切换信号有选择地使这些功能部工作。若采用本发明，在输入数据相位不明的状态下开始的突发数据的前导接收期间，利用初期相位决定部按照考虑了脉冲宽度失真的形式动态地(离散地)决定数据读入时钟相位，在输入数据相位已确定的突发数据的负载接收期间，利用相位跟踪部的相位跟踪，能够按规定周期来对数据读入时钟相位进行优化，所以，能够进行接收突发数据的高速的牵入同步和抗噪声的相位跟踪。
并且，为了从多相时钟中选择具有适于接收数据识别的相位的数据读入时钟，或者选择出与接收数据的变化点同步的相位检测时钟，需要比较大规模的逻辑电路。若采用本发明的构成，利用双边缘检测限定在初期相位决定时进行时钟相位的选择动作即可，所以，能够减小位同步电路的消耗功率。并且，本发明的位同步电路采用了多相时钟选择方式，所以，如采用多相数据选择方式时那样，不必对接收数据的相位变化所引起的数据缺漏或重复而采取对策。

Claims (9)

1、一种位同步电路，对由前导和负载构成的接收突发数据进行再定时，使其成为与局侧装置内基准时钟同步的数据，其特征在于，包括：
多相时钟生成部，按照与上述局侧装置内基准时钟相同的周期来生成相位互不相同的多相时钟；
初期相位决定部，在突发数据的前导接收期间内，使用上述多相时钟来检测接收信号的变化点，输出包含与变化点同步的时钟的相位编号的初期相位信息，其中，由初期相位决定部决定的数据读入时钟的相位编号和同步相位时钟的相位编号合起来称为初期相位信息；
时钟切换部，把数据读入时钟和相位检测时钟切换为最佳相位的时钟；
相位跟踪部，在突发数据的负载接收期间内，根据上述数据读入时钟把接收数据变换成再定时数据，并且，以上述相位检测时钟作为基准，判断接收数据的信号变化点的相位是相位超前还是相位滞后，输出与判断结果相对应的相位校正信号；以及
数据存储部，暂时存储从上述相位跟踪部输出的再定时数据，作为与上述局侧装置内基准时钟同步的数据进行输出；
上述时钟切换部根据从上述初期相位决定部输出的初期相位信息，从上述多相时钟中选择应供给上述相位跟踪部的最初的数据读入时钟和相位检测时钟，然后，根据从上述相位跟踪部输出的相位校正信号，把应供给上述相位跟踪部的数据读入时钟和相位检测时钟切换为最佳相位的时钟。
2、如权利要求1所述的位同步电路，其特征在于，
上述时钟切换部包括：
指针部，在突发数据的前导接收期间内，根据从上述初期相位决定部输出的初期相位信息生成第一时钟选择控制信号，在突发数据的负载接收期间内，根据从上述相位跟踪部输出的相位校正信号生成第二时钟选择控制信号；以及
时钟选择部，在突发数据的前导接收期间内，根据上述第一时钟选择控制信号，从由上述多相时钟生成部生成的多相时钟中，选择应供给上述相位跟踪部的最初的数据读入时钟和相位检测时钟，在突发数据的负载接收期间内，根据上述第二时钟选择控制信号，把应供给上述相位跟踪部的数据读入时钟和相位检测时钟切换为最佳相位的时钟。
3、如权利要求1或2所述的位同步电路，其特征在于，
上述相位跟踪部包括：
接收数据再定时部，根据上述数据读入时钟，把接收数据变换成再定时数据进行输出；
相位比较部，以上述相位检测时钟为基准，判断接收数据的信号变化点的相位是相位超前还是相位滞后，并输出判断结果；以及
多数逻辑判断部，在每个规定期间对从上述相位比较部输出的判断结果进行多数逻辑判断，产生用于对上述数据读入时钟和上述相位检测时钟进行最优化的相位校正信号。
4、如权利要求1所述的位同步电路，其特征在于，
上述初期相位决定部包括：
数据取样部，利用由上述多相时钟生成部生成的多相时钟，对接收信号进行取样，将取样结果作为相位被重排的多相数据进行输出；
边缘检测部，根据从上述数据取样部输出的多相数据，检测出接收信号的变化点，输出与信号变化点同步的同步相位时钟的相位编号；
最佳相位判断部，根据从上述边缘检测部输出的相位编号，按照规定期间来决定与接收信号的变化点同步的最佳的同步相位时钟的相位编号、和最佳的数据读入时钟的相位编号；以及
最佳相位平均化部，分别在每个规定期间，对从上述最佳相位判断部输出的最佳的同步相位时钟的相位编号和最佳的数据读入时钟的相位编号进行平均化，并作为上述初期相位信息进行输出。
5、如权利要求4所述的位同步电路，其特征在于，
上述最佳相位判断部，以上述局侧装置内基准时钟的2个周期为单位期间，根据在各单位期间内从上述边缘检测部输出的同步相位时钟的相位编号，来决定上述最佳的同步相位时钟的相位编号和最佳的数据读入时钟的相位编号。
6、如权利要求5所述的位同步电路，其特征在于，
上述边缘检测部输出接收信号的变化点的种类、和与信号变化点同步的同步相位时钟的相位编号；
上述最佳相位判断部，把与上述接收信号中出现的脉冲的前沿对应的相位编号作为上述最佳的同步相位时钟的相位编号，根据与在时间轴上邻接的2个变化点对应的2个相位编号，来决定上述最佳数据读入时钟的相位编号。
7、如权利要求1所述的位同步电路，其特征在于，
上述多相时钟生成部，生成与上述局侧装置内基准时钟周期相同而相位互不相同的n相时钟、和与上述局侧装置内基准时钟周期相同而相位互不相同的m相时钟；
上述初期相位决定部使用上述n相时钟来检测接收信号的变化点；
上述时钟切换部从上述m相时钟中选择应供给上述相位跟踪部的数据读入时钟和相位检测时钟，
其中，m≥n。
8、如权利要求1所述的位同步电路，其特征在于，
利用同步模式切换信号来切换上述初期相位决定部的工作期间和上述相位跟踪部的工作期间。
9、如权利要求8所述的位同步电路，其特征在于，
上述同步模式切换信号，在接收各突发数据前起动上述初期相位决定部后，按照接收预计的最超前相位的突发数据时的前导区域接收结束定时，从上述初期相位决定部的工作期间切换到上述相位跟踪部的工作期间。
CNB200610005821XA 2005-08-03 2006-01-10 位同步电路 Expired - Fee Related CN100561907C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005225053A JP3950899B2 (ja) 2005-08-03 2005-08-03 ビット同期回路
JP225053/2005 2005-08-03

Publications (2)

Publication Number Publication Date
CN1909442A CN1909442A (zh) 2007-02-07
CN100561907C true CN100561907C (zh) 2009-11-18

Family

ID=37700441

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610005821XA Expired - Fee Related CN100561907C (zh) 2005-08-03 2006-01-10 位同步电路

Country Status (3)

Country Link
US (2) US7483506B2 (zh)
JP (1) JP3950899B2 (zh)
CN (1) CN100561907C (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148951B2 (ja) * 2005-01-12 2008-09-10 株式会社東芝 磁気記録再生装置
KR100819308B1 (ko) * 2005-09-02 2008-04-03 삼성전자주식회사 안정적인 ｔｄｄ 방식의 무선 서비스가 가능하도록 하는ｒｏｆ 링크 장치
US9014561B2 (en) * 2006-02-03 2015-04-21 At&T Intellectual Property Ii, L.P. Wavelength upgrade for passive optical networks
CN101501995B (zh) * 2006-07-28 2012-07-25 松下电器产业株式会社 相位比较器、相位比较装置以及时钟数据恢复系统
WO2008035428A1 (fr) * 2006-09-21 2008-03-27 Fujitsu Limited Terminal de communication, et procédé de réception du signal
US8243869B2 (en) * 2006-11-28 2012-08-14 Broadlight Ltd. Burst mode clock and data recovery circuit and method
US7889815B2 (en) * 2007-02-13 2011-02-15 Optical Communication Products, Inc. Burst mode receiver for passive optical network
US7724049B2 (en) * 2007-02-28 2010-05-25 Micron Technology, Inc. Multiphase generator with duty-cycle correction using dual-edge phase detection and method for generating a multiphase signal
JP4359786B2 (ja) * 2007-03-22 2009-11-04 日本電気株式会社 データ伝送装置及びクロック切替回路
US20090010643A1 (en) * 2007-07-06 2009-01-08 Delew David A Method and apparatus for identifying faults in a passive optical network
WO2009010891A1 (en) * 2007-07-17 2009-01-22 Nxp B.V. A method and a device for data sample clock reconstruction
JP2009081662A (ja) * 2007-09-26 2009-04-16 Oki Electric Ind Co Ltd ポイントｔｏマルチポイント光通信システム
US20100232798A1 (en) * 2007-11-28 2010-09-16 Seiji Kozaki Bit identification circuit
US8781053B2 (en) * 2007-12-14 2014-07-15 Conversant Intellectual Property Management Incorporated Clock reproducing and timing method in a system having a plurality of devices
US8467486B2 (en) * 2007-12-14 2013-06-18 Mosaid Technologies Incorporated Memory controller with flexible data alignment to clock
JP5135009B2 (ja) * 2008-03-13 2013-01-30 株式会社日立製作所 クロックデータリカバリ回路
JP5243877B2 (ja) * 2008-08-04 2013-07-24 ルネサスエレクトロニクス株式会社 通信装置
JP5188287B2 (ja) * 2008-06-25 2013-04-24 ルネサスエレクトロニクス株式会社 通信装置
TWI358906B (en) * 2008-08-15 2012-02-21 Ind Tech Res Inst Burst-mode clock and data recovery circuit using p
US8942561B2 (en) * 2008-10-21 2015-01-27 Broadcom Corporation Synchronization transport over passive optical networks
JP4924630B2 (ja) * 2009-02-06 2012-04-25 富士通株式会社 クロック生成回路
SI23045A (sl) * 2009-04-29 2010-10-29 Instrumentation Technologies D.D. Optični sistem za prenos signala časovne reference
JP5478950B2 (ja) * 2009-06-15 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置及びデータ処理システム
US20110001530A1 (en) * 2009-07-01 2011-01-06 Kawasaki Microelectronics Inc. Method and apparatus for receiving burst data without using external detection signal
KR101721671B1 (ko) 2009-10-26 2017-03-30 한국전자통신연구원 다중 모드 무선 통신 시스템에서 패킷 모드 자동 검출 방법, 상기 패킷 모드 자동 검출을 위한 시그널 필드 전송방법 및 상기 패킷 모드에 기반한 이득 제어 방법
US20110289593A1 (en) * 2010-05-24 2011-11-24 Alexander Roger Deas Means to enhance the security of data in a communications channel
JP5617405B2 (ja) * 2010-07-16 2014-11-05 三菱電機株式会社 データ再生回路、局側光送受信装置及びデータ再生方法
JP5707171B2 (ja) 2011-02-25 2015-04-22 任天堂株式会社 通信制御装置、通信制御プログラム、通信制御方法、および、情報処理システム
JP5728249B2 (ja) 2011-02-25 2015-06-03 任天堂株式会社 情報処理システム、情報処理装置、情報処理プログラム、および、情報処理方法
JP6092727B2 (ja) * 2012-08-30 2017-03-08 株式会社メガチップス 受信装置
US9203351B2 (en) 2013-03-15 2015-12-01 Megachips Corporation Offset cancellation with minimum noise impact and gain-bandwidth degradation
TW201445887A (zh) * 2013-05-23 2014-12-01 Raydium Semiconductor Corp 時脈嵌入式序列資料傳輸系統及時脈還原方法
JP6580346B2 (ja) * 2015-03-04 2019-09-25 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム
US9893877B2 (en) * 2016-01-15 2018-02-13 Analog Devices Global Circuits, systems, and methods for synchronization of sampling and sample rate setting
CN106452395B (zh) * 2016-09-13 2019-03-05 华为技术有限公司 一种多路时钟分发电路及电子设备
TWI640901B (zh) * 2018-02-21 2018-11-11 友達光電股份有限公司 資料擷取方法及裝置
US11212072B1 (en) * 2020-12-22 2021-12-28 Xilinx, Inc. Circuit for and method of processing a data stream
JP7801983B2 (ja) * 2022-10-12 2026-01-19 三菱電機株式会社 通信装置、通信システム、および通信方法
US12519607B2 (en) * 2023-09-18 2026-01-06 Nokia Solutions And Networks Oy Clock synchronization and polarization tracking in optical communication systems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307764A (ja) * 1994-03-18 1995-11-21 Fujitsu Ltd 光並列受信装置に用いられるデータ識別回路、光並列受信装置、光並列伝送装置及び光伝送ファイバの端末構造
JP3355261B2 (ja) 1995-07-20 2002-12-09 株式会社日立製作所 ビット同期回路及びビット同期方法
JP3294566B2 (ja) * 1999-05-28 2002-06-24 沖電気工業株式会社 ビット位相同期装置
JP4387078B2 (ja) * 2000-02-14 2009-12-16 富士通株式会社 光受信器
JP4279611B2 (ja) * 2003-06-17 2009-06-17 株式会社日立コミュニケーションテクノロジー ビット同期回路および光伝送システム局側装置

Also Published As

Publication number Publication date
JP3950899B2 (ja) 2007-08-01
JP2007043460A (ja) 2007-02-15
US20090123160A1 (en) 2009-05-14
US7483506B2 (en) 2009-01-27
CN1909442A (zh) 2007-02-07
US20070030937A1 (en) 2007-02-08
US8204168B2 (en) 2012-06-19

Similar Documents

Publication Publication Date Title
CN100561907C (zh) 位同步电路
US7239813B2 (en) Bit synchronization circuit and central terminal for PON systems
US8208815B1 (en) Bit accurate upstream burst transmission phase method for reducing burst data arrival variation
US8538258B2 (en) Burst-mode data recovery for multi-gigabit passive optical networks
JP5068758B2 (ja) データ再生回路
US6188286B1 (en) Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator
CN101874379A (zh) 比特识别电路
CN108880723A (zh) 一种时钟同步的方法和装置
US7835649B2 (en) Optical data synchronization scheme
JPH0936849A (ja) ビット同期回路及びビット同期方式
JP5084954B2 (ja) 局内装置、ｐｏｎシステムおよびデータ受信処理方法
CN102740176A (zh) 一种通信方法和通信系统
JP4763592B2 (ja) 通信装置
JP3909029B2 (ja) 端末同期方法及び端末同期回路
EP1791289B1 (en) Passive optical network media access controller assisted clock recovery
US20100246737A1 (en) Clock change device and clock change method
DK2887547T3 (en) Offsetting power from power semiconductors
KR100561637B1 (ko) 수동 광 네트워크의 슬레이브 광원으로부터 수신되는고속의 버스트 수신 데이터에 대한 위상 정렬 및 슬레이브광원의 위치 측정을 위한 장치
KR20080053171A (ko) 클럭 위상 정렬 장치 및 그 방법
JP3706705B2 (ja) Ｐｄｓ伝送システムに用いられる従属装置、および、従属装置におけるクロック同期方法
JP2000349798A (ja) 加入者伝送装置
JP2009159114A (ja) ビット同期回路
JPH10327159A (ja) 伝送システムに用いられる主装置、同期回路及びクロック同期方法
JP2007189356A (ja) バーストビット同期回路
JP2002176418A (ja) フレーム同期回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI CO., LTD.

Free format text: FORMER OWNER: HITACHI COMMUNICATION TECHNOLOGIES LTD.

Effective date: 20100318

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20100318

Address after: Tokyo, Japan, Japan

Patentee after: Hitachi Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Communications Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20170110