CN100565830C

CN100565830C - 立体式封装结构及其制造方法

Info

Publication number: CN100565830C
Application number: CN200610125646.8A
Authority: CN
Inventors: 黄敏龙; 王维中; 郑博仁; 余国宠; 苏清辉; 罗建文; 林千琪
Original assignee: Advanced Semiconductor Engineering Inc
Current assignee: Advanced Semiconductor Engineering Inc
Priority date: 2006-08-25
Filing date: 2006-08-25
Publication date: 2009-12-02
Anticipated expiration: 2026-08-25
Also published as: CN101131947A

Abstract

一种立体式封装结构及其制造方法，该制造方法包括以下步骤：(a)提供一半导性本体；(b)形成至少一盲孔在该半导性本体上；(c)形成一绝缘层在该盲孔的侧壁上；(d)形成一导电层在该绝缘层上；(e)图案化该导电层；(f)移除该半导性本体下表面的一部分以及该绝缘层的一部份，以暴露出该导电层的一部分；(g)形成一焊料在该导电层的下端；(h)堆叠复数个该半导性本体，并进行回焊；以及(i)切割该堆叠后的半导性本体，以形成复数个立体式封装结构。藉此，该导电层的下端及其上的焊料“插入”下方的半导性本体的导电层所形成的空间中，从而使得该导电层与该焊料的接合更为稳固，并且接合后该立体式封装结构的整体高度可以有效地降低。

Description

立体式封装结构及其制造方法

技术领域

本发明涉及一种封装结构及其制造方法，特别是关于一种立体式封装结构及其制造方法。

背景技术

图1为美国第4,499,655号专利所揭示的一种立体式封装结构在回焊前的示意图。该立体式封装结构1包括一第一单元10以及一第二单元20。该第一单元10包括一第一半导性本体11、至少一第一孔12、一第一导电层(conductive layer)13以及一第一焊料(solder)14。该第一半导性本体11具有一第一表面111以及一第二表面112，该第一表面111具有至少一第一焊垫(未图示)以及一第一保护层(protection layer)113，该第一保护层113暴露出该第一焊垫。该第一孔12贯穿该第一半导性本体11。该第一导电层13位于该第一孔12的侧壁上，并覆盖该第一焊垫以及该第一保护层113。该第一焊料14位于该第一孔12内，并透过该第一导电层13电气连接该第一焊垫。该第一焊料14上端延伸至该第一半导性本体11的第一表面111之上方，其下端延伸至该第一半导性本体11的第二表面112的下方。

该第二单元20堆叠在该第一单元10之上。该第二单元20包括一第二半导性本体21、至少一第二孔22、一第二导电层23以及一第二焊料24。该第二半导性本体21具有一第一表面211以及一第二表面212，该第一表面211具有至少一第二焊垫(未图示)以及一第二保护层213，该第二保护层213暴露出该第二焊垫。该第二孔22贯穿该第二半导性本体21。该第二导电层23位于该第二孔22的侧壁上，并覆盖该第二焊垫以及该第二保护层213。该第二焊料24位于该第二孔22内，该第二焊料24透过该第二导电层23电气连接该第二焊垫。该第二焊料24上端延伸至该第二半导性本体21的第一表面211的上方，其下端延伸至该第二半导性本体21的第二表面212的下方。该第二焊料24的下端对准接触该第一焊料14的上端，经过回焊(reflow)后，使得该第一单元10以及该第二单元20接合而成为该立体式封装结构1，如图2所示。

在该立体式封装结构1中，该第一焊料14以及该第二焊料24的形成方式是将该第一半导性本体11以及该第二半导性本体21设置在一焊料浴(solder bath)的上方，利用毛细管现象使焊料进入该第一孔12以及第二孔22，而形成该第一焊料14以及该第二焊料24。

该立体式封装结构1的缺点如下：由于该第一焊料14以及该第二焊料24是利用毛细管现象所形成的，因此其上端以及下端均为半圆球状(图1)，从而使该第一单元10以及该第二单元20在对准接合时，会增加对准的困难，而且回焊(reflow)后该第一单元10以及该第二单元20之间的接合并不稳固。此外，该等多余的半圆球状的焊料使得该第一单元10以及该第二单元20接合后，无法有效地降低整体高度。

因此，有必要提供一种创新并具进步性的立体式封装结构及其制造方法，以解决上述问题。

发明内容

本发明的目的在于提供一种立体式封装结构的制造方法，包括提供一半导性本体(semiconductor body)，该半导性本体具有一第一表面以及一第二表面，该第一表面具有至少一焊垫以及一保护层(protection layer)，该保护层暴露出该焊垫，该制造方法进一步包括以下步骤：

(a)形成至少一盲孔在该半导性本体的第一表面；

(b)形成一绝缘层(isolation layer)在该盲孔的侧壁上；

(c)形成一导电层(conductive layer)，该导电层覆盖该焊垫、该保护层以及该绝缘层；

(d)图案化该导电层；

(e)移除该半导性本体第二表面的一部分以及该绝缘层的一部份，以暴露出该导电层的一部分；

(f)形成一焊料在该导电层的下端；以及

(g)堆叠复数个该半导性本体，并进行回焊(ref1ow)。

与现有技术相比，在本发明中，由于该导电层的下端外露于该半导性本体的第二表面之下，因此在堆叠后的回焊制程中，该导电层下端连同其焊料″插入″下方的半导性本体的盲孔中，因而使得上下两半导性本体的接合更为稳固，并且接合后该立体式封装结构的整体高度可以有效降低。

本发明的另一目的在于提供一种立体式封装结构，包括一第一单元以及一第二单元。该第一单元包括：一第一半导性本体、至少一第一孔、一第一绝缘层、一第一导电层以及一第一焊料。

该第一半导性本体具有一第一表面以及一第二表面，该第一表面具有至少一第一焊垫以及一第一保护层，该第一保护层暴露出该第一焊垫。该第一孔贯穿该第一半导性本体。该第一绝缘层位于该第一孔的侧壁上。该第一导电层覆盖该第一焊垫、部分该第一保护层以及该第一绝缘层，该第一导电层的下端延伸至该第一半导性本体的第二表面的下方。该第一焊料位于该第一孔内，该第一焊料透过该第一导电层电气连接该第一焊垫。

该第二单元堆叠在该第一单元之上。该第二单元包括一第二半导性本体、至少一第二孔、一第二绝缘层以及一第二导电层。该第二半导性本体具有一第一表面以及一第二表面，该第一表面具有至少一第二焊垫以及一第二保护层，该第二保护层暴露出该第二焊垫。该第二孔贯穿该第二半导性本体。该第二绝缘层位于该第二孔的侧壁上。该第二导电层覆盖该第二焊垫、部分该第二保护层以及该第二绝缘层，该第二导电层的下端延伸至该第二半导性本体的第二表面的下方，并接触该第一焊料的上端。

以下结合附图与实施例对本发明作进一步的说明。

附图说明

图1为美国第4,499,655号专利所揭示的立体式封装结构在回焊前的示意图；

图2显示美国第4,499,655号专利所揭示的立体式封装结构在回焊后的示意图；

图3显示本发明立体式封装结构的制造方法的第一实施例的流程示意图；

图4至图15显示本发明立体式封装结构的制造方法的第一实施例中各个制程步骤示意图；

图16显示本发明立体式封装结构的制造方法的第二实施例的流程示意图；

图17至图18显示本发明立体式封装结构的制造方法的第二实施例中部分制程步骤示意图；以及

图19显示本发明立体式封装结构的剖视示意图。

具体实施方式

有关本发明的详细说明以及技术内容，现就结合附图说明如下：

图3为本发明立体式封装结构的制造方法的第一实施例的流程示意图。配合参考图4至图15，显示本发明立体式封装结构的制造方法的第一实施例中各个制程步骤示意图。首先，配合参考图3以及图4，如步骤S301所示，提供一半导性本体(semiconductor body)31。该半导性本体31可以是一晶圆或是一芯片。该半导性本体31具有一第一表面311以及一第二表面312，该第一表面311具有至少一焊垫32以及一保护层(protection layer)33，该保护层33暴露出该焊垫32。

接着，配合参考图3以及图5，如步骤S302所示，形成至少一盲孔34在该半导性本体31的第一表面311。在本实施例中，该盲孔34位于该焊垫32的旁边。然而，在其它应用中，该盲孔34可贯穿该焊垫32。

接着，配合参考图3以及图6，如步骤S303所示，形成一绝缘层(isolationlayer)35在该盲孔34的侧壁上。

接着，配合参考图3以及图7，如步骤S304所示，形成一导电层(conductive layer)36，该导电层36覆盖该焊垫32、该保护层33以及该绝缘层35。该导电层36的材料为钛、铜、铜/钛合金或其它金属。

接着，配合参考图3以及图8，如步骤S305所示，图案化该导电层36。

接着，配合参考图3以及图9，较佳地，如步骤S306所示，形成一钝化层(passivation layer)37在该导电层36上，以保护该图案化的导电层36。该钝化层37可以利用任何现有的方式形成。此外，可以理解的是，本步骤为一选择性的步骤。

接着，如步骤S307所示，移除该半导性本体31第二表面312的一部分以及该绝缘层35的一部份，以暴露出该导电层36的一部分。参考图10，在本实施例中，先以背面研磨(backside grinding)的方式研磨该半导性本体31第二表面312，直到该第二表面312与该绝缘层35的下端切齐，即该绝缘层35的下端显露于该第二表面312。接着，再蚀刻该半导性本体31第二表面312以及该绝缘层35的下端，以暴露出该导电层36的下端，此时该导电层36的下端延伸至该半导性本体31的第二表面312的下方，如图11所示。然而，可以理解的是，在其它应用中，可以不使用该背面研磨的方式，而直接以蚀刻方式加工该半导性本体31第二表面312，以暴露出该导电层36的下端。

接着，配合参考图3以及图12，较佳地，如步骤S308所示，形成一阻绝层(barrier layer)38在该导电层36的下端，该阻绝层38覆盖该暴露的导电层36的下端。该阻绝层38可以是镍、铬、铬/铜合金或其它金属。可以理解的是，本步骤为一选择性的步骤。

接着，配合参考图3以及图13，如步骤S309所示，形成一焊料39附着在该导电层36的下端。可以理解的是，该焊料39可以利用例如电镀(plating)或其它现有的方式形成。

接着，配合参考图3以及图14，如步骤S310所示，堆叠复数个该半导性本体31，其中位于上方的半导性本体31的焊料39对准位于下方的半导性本体31的导电层36所形成的空间。

接着，配合参考图3以及图15，如步骤S311所示，进行回焊(reflow)制程，使得位于上方的半导性本体31的焊料39熔融在下方的半导性本体31的导电层36所形成的空间内，因此上下两半导性本体31透过该导电层36以及该焊料39的熔接而接合在一起。最后，如步骤S312所示，切割该堆叠后的半导性本体31，以形成复数个立体式封装结构40。较佳地，如步骤S313所示，形成至少一焊球43在该立体式封装结构40的下方，该焊球43由位于最下方的半导性本体31内的该导电层36下端的焊料39所形成。可以理解的是，本步骤为一选择性的步骤。

图16为本发明立体式封装结构的制造方法的第二实施例的流程示意图。本实施例的步骤S401至S409与第一实施例的步骤S301至S309完全相同。本实施例与该第一实施例不同之处在于：在本实施例的步骤S410切割该半导性本体31，以形成复数个单元41、42。接着，步骤S411堆叠该等单元41、42，其中上下两半导性本体31的该导电层36以及该焊料39互相对准，如图17所示。最后，步骤S412进行回焊(reflow)，以形成复数个立体式封装结构40，如图18所示。本实施例所制得的该立体式封装结构40(图18)与该第一实施例所制得的该立体式封装结构40(图15)完全相同。

较佳地，步骤S413形成至少一焊球43在该立体式封装结构40的下方，该焊球43位于最下方的半导性本体31内的该导电层36的下端。可以理解的是，本步骤为一选择性的步骤。

图19为本发明立体式封装结构的剖视示意图。本图的立体式封装结构5与图15以及图18所示的立体式封装结构40完全相同，但是为了便于说明，相同元件赋予不同的标号。该立体式封装结构5包括一第一单元50以及一第二单元60。该第一单元50包括一第一半导性本体51、至少一第一孔52、一第一绝缘层(isolationlayer)53、一第一导电层(conductive layer)54以及一第一焊料55。

该第一半导性本体51为一晶圆或芯片，具有一第一表面511以及一第二表面512，该第一表面511具有至少一第一焊垫513以及一第一保护层514，该第一保护层514暴露出该第一焊垫513。该第一孔52贯穿该第一半导性本体51，在本实施例中，该第一孔52位于该第一焊垫513的旁边。然而，在其它应用中，该第一孔52可贯穿该第一焊垫513。

该第一绝缘层53位于该第一孔52的侧壁上。该第一导电层54覆盖该第一焊垫513、部分该第一保护层514以及该第一绝缘层53，该第一导电层54的下端是相连接的，并延伸至该第一半导性本体51的第二表面512的下方。较佳地，该第一单元50进一步包括一第一阻绝层(barrier layer)(未图示)，覆盖该第一导电层54的下端。较佳地，该第一导电层54上方进一步包括一钝化层(passivation layer)(未图示)覆盖该第一导电层54，以保护该第一导电层54。

该第一焊料55位于该第一孔52内并位于第一导电层54上，该第一焊料55透过该第一导电层54电气连接该第一焊垫513。

该第二单元60堆叠在该第一单元50之上。该第二单元60包括一第二半导性本体61、至少一第二孔62、一第二绝缘层(isolationlayer)63以及一第二导电层(conductive layer)64。该第二半导性本体61为一晶圆或芯片，具有一第一表面611以及一第二表面612，该第一表面611具有至少一第二焊垫613以及一第二保护层(protectionlayer)614，该第二保护层614暴露出该第二焊垫613。该第二孔62贯穿该第二半导性本体61，在本实施例中，该第二孔62位于该第二焊垫613的旁边。然而，在其它应用中，该第二孔62可贯穿该第二焊垫613。

该第二绝缘层63位于该第二孔62的侧壁上。该第二导电层64覆盖该第二焊垫613、部分该第二保护层614以及该第二绝缘层63，该第二导电层64的下端是相连接的，并延伸至该第二半导性本体61的第二表面612的下方，并接触该第一焊料55的上端。较佳地，该第二单元60进一步包括一第二阻绝层(未图示)，覆盖该第二导电层64的下端。较佳地，该第二导电层64上方进一步包括一钝化层(未图示)覆盖该第二导电层64，以保护该第二导电层64。

此外，如果需要的话，可以将一第二焊料(未图示)填入该第二孔62内。因此，在本发明中，该第二孔62可以是空的或是另外再填入该第二焊料。较佳地，该立体式封装结构5进一步包括至少一焊球43，位于该第一导电层54的下端。

与现有技术相比，本发明立体式封装结构5中，由于该第二导电层64的下端及其上的焊料39外露于该第二单元60的第二表面612之下，因此在回焊的制程中，该第二导电层64的下端及其上的焊料39″插入″该第一导电层54所形成的空间内，并且该焊料39熔融在该第一导电层54所形成的空间内而形成该第一焊料55。藉此，可使得该第一导电层54以及该第二导电层64之间的接合更为稳固。此外，该第一孔52以及该第二孔62可以设计成如图中所示的锥状，以进一步增加上述的接合效果。另外，由于该第二导电层64的下端″插入″该第一焊料55中，因此接合后该立体式封装结构5的整体高度可以有效降低。

Claims

1、一种立体式封装结构的制造方法，包括提供一半导性本体，该半导性本体具有一第一表面以及一第二表面，该第一表面具有至少一焊垫以及一保护层，该保护层暴露出该焊垫，其特征在于：该制造方法进一步包括以下步骤：

(a)形成至少一盲孔在该半导性本体的第一表面；

(b)形成一绝缘层在该盲孔的侧壁上；

(c)形成一导电层，该导电层覆盖该焊垫、该保护层以及该绝缘层；

(d)图案化该导电层；

(f)形成一焊料在该导电层的下端；

(g)堆叠复数个该半导性本体，并进行回焊；以及

(h)切割该堆叠后的半导性本体，以形成复数个立体式封装结构。

2、如权利要求1所述的制造方法，其特征在于进一步包括一形成至少一焊球在该立体式封装结构的下方的步骤。

3、如权利要求1所述的制造方法，其特征在于该盲孔是位于该焊垫旁或贯穿该焊垫。

4、如权利要求1所述的制造方法，其特征在于步骤(d)之后进一步包括一形成一钝化层在该导电层上的步骤，以保护该图案化的导电层。

5、如权利要求1所述的制造方法，其特征在于步骤(e)之后进一步包括一形成一阻绝层的步骤，该阻绝层覆盖该暴露的导电层。

6、一种立体式封装结构，包括：

一第一单元，包括：一第一半导性本体，具有一第一表面以及一第二表面，该第一表面具有至少一第一焊垫以及一第一保护层，该第一保护层暴露出该第一焊垫；至少一第一孔，贯穿该第一半导性本体；一第一导电层，覆盖该第一焊垫以及部分该第一保护层；以及一第一焊料，位于该第一孔内，该第一焊料透过该第一导电层电气连接该第一焊垫；以及

一第二单元，堆叠在该第一单元之上，该第二单元包括：一第二半导性本体，具有一第一表面以及一第二表面，该第一表面具有至少一第二焊垫以及一第二保护层，该第二保护层暴露出该第二焊垫；至少一第二孔，贯穿该第二半导性本体；以及一第二导电层，覆盖该第二焊垫以及部分该第二保护层；

其特征在于：该第一单元进一步包括一第一绝缘层，位于该第一孔的侧壁上；该第一导电层覆盖该第一绝缘层并位于该第一孔内，该第一导电层下端是相连接的并突伸出该第一半导性本体的第二表面的下方；该第一焊料位于第一孔内并位于该第一导电层上；

该第二单元进一步包括一第二绝缘层，位于该第二孔的侧壁上；该第二导电层覆盖该第二绝缘层并位于该第二孔内，该第二导电层下端是相连接的并突伸出该第二半导性本体的第二表面的下方，并伸入第一单元的第一孔与第一焊料的上端接触。

7、权利要求6所述的立体式封装结构，其特征在于该第一孔是位于该第一焊垫旁或者贯穿该第一焊垫，而该第二孔也是位于该第二焊垫旁或者贯穿该第二焊垫。

8、如权利要求6或7所述的立体式封装结构，其特征在于该第一单元进一步包括一第一钝化层，覆盖该第一导电层；该第二单元进一步包括一第二钝化层，覆盖该第二导电层。

9、如权利要求6或7所述的立体式封装结构，其特征在于该第一单元进一步包括一第一阻绝层，覆盖该第一导电层的下端；该第二单元进一步包括一第二阻绝层，覆盖该第二导电层的下端。