CN100521006C

CN100521006C - 叠层电容器

Info

Publication number: CN100521006C
Application number: CNB2004100748625A
Authority: CN
Inventors: 富樫正明
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-08-29
Filing date: 2004-08-30
Publication date: 2009-07-29
Anticipated expiration: 2024-08-30
Also published as: KR101068275B1; US20050047059A1; CN1591719A; JP2005079237A; KR20050021291A; TW200518134A; JP3897745B2; US6956730B2; TWI326091B

Abstract

一种叠层电容器，具有电介体坯料，配置在电介体坯料内的两种端子用内部导体及两种连接用内部导体，两种端子电极，两种外部电极，一种的端子用内部导体具有第1端子一侧引出部和第1外部一侧引出部，另一种的端子用内部导体具有第2端子一侧引出部和第2外部一侧引出部，一种的连接用内部导体具有第3外部一侧引出部，另一种的连接用内部导体具有第4外部一侧引出部，一种的端子电极与第1端子一侧引出部连接，另一种的端子电极与第2端子一侧引出部连接，一种的外部电极与第1外部一侧引出部及第3外部一侧引出部连接，另一种的外部电极与第2外部一侧引出部及第4外部一侧引出部连接。因此，能够得到降低ESL且容易实现高电容化的叠层电容器。

Description

叠层电容器

技术领域

本发明涉及一种叠层电容器，其可降低等效串联电感并容易实现高电容化，特别是适合用作CPU的电源来得到好的效果的叠层陶瓷电容器。

背景技术

近年来，用于信息处理装置的CPU(主运算处理装置)实现了处理速度的提高以及高集成化，其动作频率变高，并且消耗电流显著增加。与之相伴，由于消耗电力的降低而使动作电压具有减少的趋势。因此，在用于向CPU供给电力的电源中，在更高的速度下产生大的电流变动，很难将伴随该电流变动而产生的电压变动控制在该电源的容许值之内。

因此，将称为去耦电容器的叠层电容器连接在电源上的方式频繁地用于电源稳定化的对策。在电流的高速下产生瞬态的变动时，通过快速的充放电而从叠层电容器向CPU供给电流，从而抑制电源的电压变动。

可是，随着如今的CPU的动作频率的进一步提高，电流变动越发高速且变动很大。因此，叠层电容器自身具有的等效串联电感(ESL)相对地变大，与之相伴，有效电感也变大。其结果，该等效串联电感对电源的电压变动产生较大的影响，不能适应今后的CPU的高速化。

又，该理由的依据为：电流瞬态时即充放电时的电压变动近似于下式1，可以看出ESL的高低会影响电源的电压变动大小。

dV＝ESL·di/dt......式1

在此，dV是瞬态时的电压变动(V)，i是电流变动量(A)，t是变动时间(秒)。

具体来说，图11～图13中示出现有的叠层电容器，其通过在成为叠层体的基板面一侧的下部侧面上形成多个端子电极的构造来降低ESL，以下，基于这些附图来说明现有例的叠层电容器100。

即，现有的叠层电容器100如图11所示，其构造为叠层2种电介体片材111、112及电介体片材113来构成图12及图13所示的叠层体、即电介体坯料110，其中，电介体片材111、112具有内部导体101、102，电介体片材113未形成内部导体。又，该叠层电容器100的构造为：从电介体片材111、112上的内部导体101、102引出的引出部101A、102A从电介体坯料110的一侧面上突出有多个。

该叠层电容器100成为以下构造：具有多个由包括内部导体101、102的电介体片材111、112构成的叠层块121，交替地叠层了该叠层块121与由无内部导体的电介体片材113构成的叠层块122。又，如图12及图13所示，虽然在电介体坯料110的外部以与引出部101A、102A对应的形式设置端子电极131、132，但这些端子电极131、132分别被配置为相邻的端子的极性相互不同。

因此，在安装于图12所示的多层基板50上的情况下，流入端子电极131、132的电流的方向在相邻的端子电极之间反向，与之相伴，在相邻的端子电极之间磁通量相互抵消，从而降低ESL。可是，在该构造的叠层电容器中，因为在电介体坯料110内存在多个没有电容器功能的叠层块122，所以难于增加静电电容。

发明内容

本发明考虑到上述事实，目的在于提供一种可降低ESL并容易实现高电容化的叠层电容器，作为CPU的电源而得到更好的效果。

根据本发明的一方案，提供一种叠层电容器，其具有：将电介体层叠层而形成为长方体形状的电介体坯料；用电介体层将相互之间隔开，并分别配置在电介体坯料内的两种端子用内部导体及两种连接用内部导体；配置在电介体坯料的相互对置的两侧面中的一个侧面上的两种端子电极；配置在电介体坯料的另一个侧面上的两种外部电极；其中，一种的端子用内部导体具有被引出至电介体坯料的相互对置的两侧面中的一个侧面上的第1端子一侧引出部，和被引出至另一个侧面上的第1外部一侧引出部；另一种的端子用内部导体具有被引出至一个侧面上的第2端子一侧引出部及被引出至另一个侧面上的第2外部一侧引出部，一种的连接用内部导体具有被引出至另一个侧面上的第3外部一侧引出部，另一种的连接用内部导体具有被引出至另一个侧面上的第4外部一侧引出部，一种的端子电极与第1端子一侧引出部连接，另一种的端子电极与第2端子一侧引出部连接，一种的外部电极与第1外部一侧引出部及第3外部一侧引出部连接，另一种的外部电极与第2外部一侧引出部及第4外部一侧引出部连接。

根据这样的叠层电容器，具有以下的作用。

根据本方案的叠层电容器，在将电介体层叠层而形成为长方体形状的电介体坯料内分别配置有用电介体层将相互之间隔开的两种端子用内部导体及两种连接用内部导体。进而，一种的端子用内部导体具有被引出至电介体坯料的相互对置的两侧面中的一个侧面上的第1端子一侧引出部；和被引出至另一个侧面上的第1外部一侧引出部。另一种的端子用内部导体具有被引出至一个侧面上的第2端子一侧引出部及被引出至另一个侧面上的第2外部一侧引出部。

又，一种的连接用内部导体具有被引出至另一个侧面上的第3外部一侧引出部，另一种的连接用内部导体具有被引出至另一个侧面上的第4外部一侧引出部。

在电介体坯料的相互对置的两侧面中的一个侧面上配置有两种端子电极，其中一种的端子电极与第1端子一侧引出部连接，另一种的端子电极与第2端子一侧引出部连接。又，在电介体坯料的另一个侧面上配置有两种外部电极，其中一种的外部电极与第1外部一侧引出部及第3外部一侧引出部连接，另一种的外部电极与第2外部一侧引出部及第4外部一侧引出部连接。

因此，一种的端子电极经由第1端子一侧引出部与一种端子用内部导体连接，另一种的端子电极经由第2端子一侧引出部与另一种端子用内部导体连接。又，一种的外部电极经由第1端子一侧引出部与一种端子用内部导体连接，并且经由第3端子一侧引出部与一种连接用内部导体连接。进而，另一种的外部电极经由第2端子一侧引出部与另一种端子用内部导体连接，并且经由第4端子一侧引出部与另一种连接用内部导体连接。

其结果，成为以下构造：不仅在各电介体坯料内配置有用两种端子电极与叠层电容器外的基板连接的两种端子用内部导体，而且还配置有经由外部电极与这两种端子用内部导体连接的两种连接用内部导体。由此，在电介体坯料内没有起不到电容器作用的叠层块。

在该叠层电容器的电介体坯料的一个侧面上交替地配置两种端子电极，从而相互邻接的端子电极彼此的极性相互不同。因此，流入端子电极的电流的方向在相邻的端子电极之间反向，由此在相邻的端子电极之间磁通量相互抵消，从而降低ESL。

如上所述，在本方案的构造的叠层电容器中，不仅降低ESL，因为在电介体坯料内没有不能起到电容器作用的叠层块，所以与现有的叠层电容器相比，能够增加静电电容。因此，根据本方案，能够得到可降低ESL并容易实现高电容化的叠层电容器，作为CPU的电源而得到好的效果。

根据本发明的其它方案，提供一种叠层电容器，其具有：将电介体层叠层并而形成为长方体形状的电介体坯料；用电介体层将相互之间隔开，并分别配置在电介体坯料内的两种端子用内部导体及两种连接用内部导体；配置在电介体坯料的相互对置的两侧面中的一个侧面上的两种端子电极；配置在电介体坯料的另一个侧面上的两种外部电极；其中，通过两种端子用内部导体分别构成多个第1叠层块，并且通过两种连接用内部导体构成至少一个的第2叠层块，第2叠层块分别配置在各第1叠层块之间，一种的端子用内部导体具有被引出至电介体坯料的相互对置的两侧面中的一个侧面上的第1端子一侧引出部和被引出至另一个侧面上的第1外部一侧引出部；另一种的端子用内部导体具有被引出至一个侧面上的第2端子一侧引出部及被引出至另一个侧面上的第2外部一侧引出部，一种的连接用内部导体具有被引出至另一个侧面上的第3外部一侧引出部，另一种的连接用内部导体具有被引出至另一个侧面上的第4外部一侧引出部，一种的端子电极与第1端子一侧引出部连接，另一种的端子电极与第2端子一侧引出部连接，一种的外部电极与第1外部一侧引出部及第3外部一侧引出部连接，另一种的外部电极与第2外部一侧引出部及第4外部一侧引出部连接。

根据这样的叠层电容器，具有以下的作用。

本方案的叠层电容器包括与上述一方案的叠层电容器相同的构成。进而，还具有通过以下方式来叠层电介体坯料的构成：具有由两种端子用内部导体分别构成的多个第1叠层块以及由两种连接用内部导体构成的至少一个的第2叠层块，第2叠层块分别配置在各第1叠层块之间。

因此，没有被引出至端子电极所存在的电介体坯料的一个侧面上的引出部的第2叠层块配置在各第1叠层块之间，由此，能够在配置于该一个侧面的两种端子电极之间可靠地设置间隙，更可靠地实现上述一方案的作用效果。

根据本发明的又一方案，提供一种叠层电容器，其具有：将电介体层叠层而形成为长方体形状的电介体坯料；用电介体层将相互之间隔开，并分别配置在电介体坯料内的两种端子用内部导体及两种连接用内部导体；配置在电介体坯料的相互对置的两侧面中的一个侧面上的两种端子电极；配置在电介体坯料的另一个侧面上的两种外部电极；其中，一种的端子用内部导体具有被引出至电介体坯料的相互对置的两侧面中的一个侧面上的第1端子一侧引出部；和被引出至另一个侧面上的第1外部一侧引出部；另一种的端子用内部导体具有被引出至一个侧面上的第2端子一侧引出部及被引出至另一个侧面上的第2外部一侧引出部，一种的连接用内部导体具有被引出至另一个侧面上的第3外部一侧引出部，另一种的连接用内部导体具有被引出至另一个侧面上的第4外部一侧引出部，两种端子电极以使不同种类的端子电极彼此相部的形式在电介体坯料的一个侧面上各分别配置多个，一种的端子电极与第1端子一侧引出部连接，另一种的端子电极与第2端子一侧引出部连接，一种的外部电极与第1外部一侧引出部及第3外部一侧引出部连接，另一种的外部电极与第2外部一侧引出部及第4外部一侧引出部连接。

根据这样的叠层电容器，具有以下的作用。

本方案的叠层电容器包括与上述一方案的叠层电容器相同的构成。进而，还具有以下构成：分别各设置多个两种端子电极，以不同种类的端子电极彼此相邻的形式将两种端子电极配置在电介体坯料的一个侧面上。

因此，在分别各存在多个两种端子电极的情况下，通过以不同种类的端子电极彼此相邻的形式将两种端子电极配置在电介体坯料的一个侧面上，使这两种端子电极分别配置为交错状。与之相伴，同极性的端子电极存在为交错状。即，通过将两种端子电极分别交替地配置为交错状，相邻的端子电极间的磁通量抵消效果更加明显，更可靠地实现ESL降低的上述一方案的作用效果。

根据本发明，能够得到可降低ESL且容易地实现高电容化的叠层电容器，作为CPU电源用的叠层电容器而得到更好的效果。

附图说明

图1是表示本发明的第1实施方式的叠层电容器的分解立体图。

图2表示设置本发明第1实施方式的叠层电容器的端子电极之前的状态，是从下方观察时的立体图。

图3表示本发明第1实施方式的叠层电容器，是从下方观察时的立体图。

图4表示设置本发明第1实施方式的叠层电容器的外部电极之前的状态，是从上方观察时的立体图。

图5表示本发明第1实施方式的叠层电容器，是从上方观察时的立体图。

图6是表示将本发明第1实施方式的叠层电容器安装在多层基板上的状态的正视图。

图7(A)是表示本发明的第1实施方式的叠层电容器的端子电极的极性的仰视图，图7(B)是表示本发明的第1实施方式的叠层电容器的外部电极的极性的俯视图。

图8是表示本发明的第2实施方式的叠层电容器的分解立体图。

图9设置本发明第2实施方式的叠层电容器的外部电极之前的状态，是从上方观察时的立体图。

图10表示本发明第2实施方式的叠层电容器，是从上方观察时的立体图。

图11是表示现有例的叠层电容器的分解立体图。

图12是表示将现有例的叠层电容器安装在多层基板上的状态的正视图。

图13(A)是表示现有例的叠层电容器的仰视图，图13(B)是表示现有例的叠层电容器的俯视图。

具体实施方式

以下，基于附图来说明本发明的叠层电容器的第1实施方式。

图1至图7中示出了本实施方式的叠层电容器、即叠层陶瓷电容器(以下，仅称为叠层电容器)10。如这些图所示，将通过对叠层了多片作为电介体片材的陶瓷生片材的叠层体进行烧结而得到的长方体状的烧结体、即电介体坯料12作为主要部分，构成该叠层电容器10。

如图1所示，在该电介体坯料12的最前部上配置有无内部导体的陶瓷层12B(在图中为2层)来作为保护层，在其里侧的电介体坯料12内的位置上配置有面状的内部导体21。在电介体坯料12内，在隔着作成电介体层的陶瓷层12A的内部导体21的里侧，配置有同样面状的内部导体22。

又，在隔着陶瓷层12A的内部导体22的里侧再次配置内部导体21，在隔着陶瓷层12A的该内部导体21的里侧再次配置内部导体22。因此，这两组的内部导体21及内部导体22在电介体坯料12内被陶瓷层12A隔开，并且相互对置地配置。

该内部导体21具有被引出至电介体坯料12的相互对置的二侧面中的一个侧面、即下部侧面12C上的2个引出部21A、21B，以及被引出至另一个侧面、即上部侧面12D上的2个引出部21C、21D。又，内部导体22具有被引出至下部侧面12C上的2个引出部22A、22B，以及被引出至上部侧面12D上的2个引出部22C、22D。但是，如图1所示，2个引出部21A、21B与2个引出部22A、22B被引出到相互不同的位置。又，2个引出部21C、21D与2个引出部22C、22D被引出到相互不同的位置。

如上所述，烧结后的电介体片材、即陶瓷层12A分别夹于内部导体21及内部导体22之间，并且该陶瓷层12A也设于最里侧，内部导体21及内部导体22依次2组地配置在电介体坯料12内。通过这些陶瓷层12A及内部导体21、22来构成叠层块31。

进而，如图1所示，在叠层块31的里侧配置有面状的内部导体23，在电介体坯料12内，在隔着陶瓷层12A的内部导体23的里侧，配置有同样面状的内部导体24。又，在隔着陶瓷层12A的内部导体24的里侧再次配置内部导体23，在隔着陶瓷层12A的该内部导体23的里侧再次配置内部导体24。因此，这两组的内部导体23及内部导体24在电介体坯料12内被陶瓷层12A隔开，并且相互对置地配置。

该内部导体23具有以与内部导体21的引出部21C、21D位置相同的方式被引出至上部侧面12D上的2个引出部23A、23B。又，该内部导体24具有以与内部导体22的引出部22C、22D位置相同的方式被引出至上部侧面12D上的2个引出部24A、24B。

如上所述，陶瓷层12A分别夹于内部导体23及内部导体24之间，并且该陶瓷层12A也设于最里侧，内部导体23及内部导体24依次2组地配置在电介体坯料12内。通过这些陶瓷层12A及内部导体23、24来构成叠层块32。

进而，如图1所示，在叠层块32的里侧配置有面状的内部导体25，在电介体坯料12内，在隔着陶瓷层12A的内部导体25的里侧，配置有同样面状的内部导体26。又，在隔着陶瓷层12A的内部导体26的里侧再次配置内部导体25，在隔着陶瓷层12A的该内部导体25的里侧再次配置内部导体26。因此，这些内部导体25及内部导体26在电介体坯料12内被陶瓷层12A隔开，并且相互对置地配置。

该内部导体25具有以与内部导体22的引出部22A、22B位置相同的方式被引出至下部侧面12C上的2个引出部25A、25B、以及以与内部导体21的引出部21C、21D位置相同的方式被引出至上部侧面12D上的2个引出部25C、25D。又，该内部导体26具有以与内部导体21的引出部21A、21B位置相同的方式被引出至下部侧面12C上的2个引出部26A、26B、以及以与内部导体22的引出部22C、22D位置相同的方式被引出至上部侧面12D上的2个引出部26C、26D。

即，2个引出部25A、25B与2个引出部26A、26B被引出到相互不同的位置。又，2个引出部25C、25D与2个引出部26C、26D被引出到相互不同的位置。

如上所述，陶瓷层12A分别夹于内部导体25及内部导体26之间，并且该陶瓷层12A也设于最里侧，内部导体25及内部导体26依次2组地配置在电介体坯料12内。通过这些陶瓷层12A及内部导体25、26来构成叠层块33。

即，在本实施方式中，内部导体21、22、25、26作成两种端子用内部导体，其中的内部导体21、25为一种的端子用内部导体，内部导体22、26为另一种的端子用内部导体。又，内部导体23、24作成两种连接用内部导体，其中的内部导体23作成一种的连接用内部导体，内部导体24作成另一种的连接用内部导体。这些内部导体由陶瓷层12A相互隔开且分别配置在电介体坯料12内。

又，叠层块32配置在叠层块33的里侧，叠层块31配置在该叠层块32的里侧。进而，通过以上所述的顺序来反复地依次叠层从叠层块31到叠层块33的叠层块。

其结果，叠层块31及叠层块33成为分别由两种端子用内部导体构成的第1叠层块，叠层块32成为由两种连接用内部导体构成的第2叠层块。即，通过以下方式叠层电介体坯料12：在叠层块31与叠层块33之间以及叠层块33与叠层块31之间分别配置有叠层块32。

又，前述的这些内部导体21～内部导体26的各内部导体的中心配置在与电介体坯料12的中心几乎相同的位置。又，从内部导体21～内部导体26的各内部导体的的纵横尺寸分别比对应的电介体坯料12的边的长度要短一些。进而，作为分别形成为大致长方形的这些内部导体21～内部导体26的材质，不仅可以是作为便宜金属材料的镍、镍合金、铜或铜合金，也可以是以这些金属为主成分的材料。

如图3所示，在电介体坯料12的下部侧面12C上分别各配置有多个两种端子电极41、42。如图2所示，被引出到下部侧面12C上的第1端子一侧引出部、即各有两个的引出部21A、21B、25A、25B分别单独地与形成为近似正方形的四边形的端子电极41连接。又，如图2所示，被引出到下部侧面12C上的第2端子一侧引出部、即各有两个的引出部22A、22B、26A、26B分别单独地与形成为近似正方形的四边形的端子电极42连接。

其结果，如图3所示，以使不同种类的端子电极41、42彼此相邻的形式将两种端子电极41、42配置在电介体坯料12的下部侧面12C上。

如图5所示，在电介体坯料12的上部侧面12D上分别各配置有两种外部电极43、44。如图4所示，被引出到上部侧面12D上的第1外部一侧引出部、即引出部21C、21D、25C、25D及第3外部一侧引出部、即引出部23A、23B中的引出部21C、25C及引出部23A与形成为呈直线状延伸的一个外部电极43连接。又，引出部21D、25D及引出部23B与形成为呈直线状延伸的另一个外部电极43连接。

进而，如图4所示，被引出到上部侧面12D上的第2外部一侧引出部、即引出部22C、22D、26C、26D及第4外部一侧引出部、即引出部24A、24B中的引出部22C、26C及引出部24A与形成为呈直线状延伸的一个外部电极44连接。又，引出部22D、26D及引出部24B与形成为呈直线状延伸的另一个外部电极44连接。

如上所述，在本实施方式的叠层电容器10中，在作成长方体、即六面体形状的电介体坯料12的相互对置的2侧面中的下部侧面12C上分别各配置多个两种端子电极41、42。又，电介体坯料12内的内部导体21～26相对于图6所示的成为多层基板50的安装面的下部侧面12C垂直地配置。

端子电极42例如连接在CPU的电极上，并且端子电极41连接在例如接地一侧，使得各内部导体21～26成为电容器的电极。因此，这些相邻的端子电极41、42彼此在相互相反的极性下使用。

具体地说，相对于图6所示的多层基板50垂直地配置内部导体21～26，同时焊接叠层电容器10，与多层基板50的接地层相连的接地一侧配线、即配线51与端子电极41连接，并且与电源层相连的电源一侧配线、即配线52与端子电极42连接。与之相伴，如图7所示，端子电极41为负极性并且端子电极42为正极性，同极彼此配置为交错状。又，外部电极43为负极性并且外部电极44为正极性。

接着，说明本实施方式的叠层电容器10的作用。

根据本实施方式的叠层电容器10，叠层分别作成陶瓷层12A的多个电介体片材而呈长方体形状地形成电介体坯料12。在该电介体坯料12内分别配置有：由这些陶瓷层12A相互隔开的两种端子用内部导体、即内部导体21、25及内部导体22、26；以及两种连接用内部导体、即内部导体23与内部导体24。

进而，下部侧面12C及上部侧面12D构成电介体坯料12的相互对置的两个侧面。内部导体21、25具有被引出至下部侧面12C上的引出部21A、21B、25A、25B以及被引出至上部侧面12D的引出部21C、21D、25C、25D。同样，内部导体22、26具有被引出至下部侧面12C上的引出部22A、22B、26A、26B以及被引出至上部侧面12D上的引出部22C、22D、26C、26D。又，内部导体23具有被引出至上部侧面12D上的引出部23A、23B，内部导体24具有被引出至上部侧面12D上的引出部24A、24B。

在电介体坯料12的下部侧面12C上各配置多个两种端子电极41、42。其中的端子电极41与引出部21A、21B、25A、25B各自连接，端子电极42与引出部22A、22B、26A、26B各自连接。

又，在电介体坯料12的上部侧面12D上各配置多个两种外部电极43、44。其中的外部电极43分别与引出部21C、25C及引出部23A、引出部21D、25D及引出部23B连接，外部电极44分别与引出部22C、26C及引出部24A、引出部22D、26D及引出部24B连接。

又，在本实施方式中，通过这些内部导体21、22构成叠层块31，通过内部导体25、26构成叠层块33，与之相伴，通过叠层块31、33分别构成多个第1叠层块。又，通过内部导体23、24构成叠层块32、即第2叠层块，以第2叠层块分别配置在各第1叠层块之间的形式叠层电介体坯料12。

如上所述，一种的端子电极41经由引出部21A、21B、25A、25B而与内部导体21、25各自连接，另一种端子电极42经由引出部22A、22B、26A、26B而与内部导体22、26各自连接。

又，一种的外部电极43经由引出部21C、21D、25C、25D而与内部导体21、25连接，并且经由引出部23A、23B而与内部导体23连接。进而，另一种外部电极44经由引出部22C、22D、26C、26D而与内部导体22、26连接，并且经由引出部24A、24B而与内部导体24连接。

其结果，成为以下构造：不仅在电介体坯料12内配置有用两种端子电极41、42与叠层电容器10外的多层基板50连接的端子用内部导体21、22、25、26，而且还配置有经由外部电极43、44与这些端子用内部导体21、22、25、26连接的两种内部导体23、24。由此，在电介体坯料12内没有起不到电容器作用的叠层块。

另一方面，在该叠层电容器10的电介体坯料12的下部侧面12C上，交替地配置两种端子电极41、42，由此使相互邻接的端子电极41、42彼此的极性相互不同。因此，流入端子电极41、42的电流的方向在相邻的端子电极41、42之间反向，由此在相邻的端子电极41、42之间磁通量相互抵消，从而降低ESL。

如上所述，在本实施方式的构造的叠层电容器10中，不仅降低ESL，而且因为在电介体坯料12内没有不能起到电容器作用的叠层块，所以与现有的叠层电容器相比，能够增加静电电容。因此，根据本实施方式，能够得到可降低ESL并容易实现高电容化的叠层电容器10，作为CPU的电源而得到好的效果。

另一方面，在本实施方式中，没有被引出至端子电极41、42所存在的电介体坯料12的下部侧面12C上的引出部的第2叠层块、即叠层块32配置在各第1叠层块、即叠层块31、33之间，通过上述方式来叠层电介体坯料12。与之相伴，能够在配置于该下部侧面12C的两种端子电极41、42之间可靠地设置间隙。

进而，在本实施方式中，分别各设置多个两种端子电极41、42，以使不同种类的端子电极41、42彼此相邻的形式将两种端子电极41、42配置在电介体坯料12的下部侧面12C上。因此，将这两种端子电极41、42分别呈交错状地配置在电介体坯料12的下部侧面12C上，与之相伴，同极性的端子电极存在为交错状。

即，通过将两种端子电极41、42分别交替地配置为交错状，相邻的端子电极间的磁通量抵消效果更加明显，更可靠地降低ESL。

接着，基于图8～图10说明本发明的叠层电容器的第2实施方式。又，对与在第1实施方式中说明的部件相同的部件标注相同的符号，省略重复的说明。

如图8及图9所示，虽然本实施方式的叠层电容器与第1实施方式几乎相同，但是代替被引出至内部导体21的上部侧面12D上的2个引出部21C、21D而具有从内部导体21的靠左一侧部分引出至上部侧面12D上的一个引出部21E。同样地，代替被引出至内部导体22的上部侧面12D上的2个引出部22C、22D而具有从内部导体22的靠右一侧部分引出至上部侧面12D上的一个引出部21E。

同样地，代替被引出至内部导体23的上部侧面12D上的2个引出部23A、23B而具有从内部导体23的靠左一侧部分引出至上部侧面12D上的一个引出部23C。又，同样地，代替被引出至内部导体24的上部侧面12D上的2个引出部24A、24B而具有从内部导体24的靠右一侧部分引出至上部侧面12D上的一个引出部24C。

同样地，代替被引出至内部导体25的上部侧面12D上的2个引出部25C、25D而具有从内部导体25的靠左一侧部分引出至上部侧面12D上的一个引出部25E。又，同样地，代替被引出至内部导体26的上部侧面12D上的2个引出部26C、26D而具有从内部导体26的靠右一侧部分引出至上部侧面12D上的一个引出部26E。

与之相伴，在本实施方式中，如图10所示，代替两种外部电极43、44而在电介体坯料12的上部侧面12D上各配置一根分别形成为呈直线状延伸的两种外部电极45、46。引出部21E、23C、25E与外部电极45连接，又，引出部22E、24C、26E与外部电极46连接。

因此，本实施方式的叠层电容器10也起到与第1实施方式相同的作用，但是在本实施方式中，形状简单且降低叠层电容器10的制造成本。

又，上述实施方式的叠层电容器10的上述层数或内部导体的形状、端子电极的形状或个数、外部电极的形状或个数没有特别的限定，也可以为其它的形状，进而也可以为具有多个层数、多个端子电极、多个外部电极的构造。

Claims

1.一种叠层电容器，具有：将电介体层叠层而形成为长方体形状的电介体坯料；用电介体层将相互之间隔开，并分别配置在电介体坯料内的两种端子用内部导体及两种连接用内部导体；配置在电介体坯料的相互对置的两侧面中的作为与电路基板的对置侧的一个侧面上的两种端子电极；配置在电介体坯料的作为与电路基板的非对置侧的另一个侧面上的两种外部电极；其特征是，

一种的端子用内部导体具有被引出至电介体坯料的相互对置的两侧面中的一个侧面上的第1端子一侧引出部；和被引出至另一个侧面上的第1外部一侧引出部；另一种的端子用内部导体具有被引出至一个侧面上的第2端子一侧引出部，和被引出至另一个侧面上的第2外部一侧引出部，

一种的连接用内部导体作为向侧面的引出部分仅具有被引出至另一个侧面上的第3外部一侧引出部，另一种的连接用内部导体作为向侧面的引出部分仅具有被引出至另一个侧面上的第4外部一侧引出部，

一种的端子电极与第1端子一侧引出部连接，另一种的端子电极与第2端子一侧引出部连接，

一种的外部电极与第1外部一侧引出部及第3外部一侧引出部连接，另一种的外部电极与第2外部一侧引出部及第4外部一侧引出部连接。

2.如权利要求1所述的叠层电容器，其特征是，将作成陶瓷层的电介体层叠层而使电介体坯料形成为长方体形状。

3.如权利要求1所述的叠层电容器，其特征是，两种端子用内部导体以及两种连接用内部导体分别在电介体坯料内各配置多个。

4.如权利要求1所述的叠层电容器，其特征是，一种的端子用内部导体具有多个第1端子一侧引出部，另一种的端子用内部导体具有多个第2端子一侧引出部。

5.如权利要求1所述的叠层电容器，其特征是，一种的端子用内部导体具有多个第1端子一侧引出部，另一种的端子用内部导体具有多个第2端子一侧引出部，并且一种的连接用内部导体具有多个第3外部一侧引出部，另一种的连接用内部导体具有多个第4外部一侧引出部。

6.如权利要求5所述的叠层电容器，其特征是，对应于第1外部一侧引出部及第3外部一侧引出部的数量地在电介体坯料的另一侧面上配置多个一种的外部电极，对应于第2外部一侧引出部及第4外部一侧引出部的数量地在电介体坯料的另一侧面上配置多个另一种的外部电极。

7.如权利要求1所述的叠层电容器，其特征是，一种的端子用内部导体具有一个第1外部一侧引出部，另一种的端子用内部导体具有一个第2外部一侧引出部，并且一种的连接用内部导体具有一个第3外部一侧引出部，另一种的连接用内部导体具有一个第4外部一侧引出部。

8.如权利要求7所述的叠层电容器，其特征是，对应于第1外部一侧引出部及第3外部一侧引出部的数量地在电介体坯料的另一侧面上配置一个一种的外部电极，对应于第2外部一侧引出部及第4外部一侧引出部的数量地在电介体坯料的另一侧面上配置一个另一种的外部电极。

9.如权利要求1所述的叠层电容器，其特征是，一种的端子电极与外部基板的接地一侧配线连接，并且另一种的端子电极与该基板的电源一侧配线连接，通过上述方式使电介体坯料的一个侧面可与基板对置地安装。

10.一种叠层电容器，具有：将电介体层叠层而形成为长方体形状的电介体坯料；用电介体层将相互之间隔开，并分别配置在电介体坯料内的两种端子用内部导体及两种连接用内部导体；配置在电介体坯料的相互对置的两侧面中的作为与电路基板的对置侧的一个侧面上的两种端子电极；配置在电介体坯料的作为与电路基板的非对置侧的另一个侧面上的两种外部电极；其特征是，

通过两种端子用内部导体分别构成多个第1叠层块，并且通过两种连接用内部导体构成至少一个的第2叠层块，第2叠层块分别配置在各第1叠层块之间，

一种的端子用内部导体具有被引出至电介体坯料的相互对置的两侧面中的一个侧面上的第1端子一侧引出部，和被引出至另一个侧面上的第1外部一侧引出部；另一种的端子用内部导体具有被引出至一个侧面上的第2端子一侧引出部，和被引出至另一个侧面上的第2外部一侧引出部，

11.如权利要求10所述的叠层电容器，其特征是，分别构成第1叠层块的两种端子用内部导体在各第1叠层块内分别存在有多个。

12.如权利要求10所述的叠层电容器，其特征是，第1端子一侧引出部与第2端子一侧引出部在两种端子用内部导体中的配置为：在夹着第2叠层块的2个第1叠层块之间相互不同。

13.如权利要求10所述的叠层电容器，其特征是，分别构成第2叠层块的两种连接用内部导体在各第2叠层块内分别存在有多个。

14.如权利要求10所述的叠层电容器，其特征是，分别各存在有多个由两种端子用内部导体构成的第1叠层块及由两种连接用导体构成的第2叠层块。

15.一种叠层电容器，具有：将电介体层叠层而形成为长方体形状的电介体坯料；用电介体层将相互之间隔开，并分别配置在电介体坯料内的两种端子用内部导体及两种连接用内部导体；配置在电介体坯料的相互对置的两侧面中的作为与电路基板的对置侧的一个侧面上的两种端子电极；配置在电介体坯料的作为与电路基板的非对置侧的另一个侧面上的两种外部电极；其特征是，

一种的端子用内部导体具有被引出至电介体坯料的相互对置的两侧面中的一个侧面上的第1端子一侧引出部，和被引出至另一个侧面上的第1外部一侧引出部；另一种的端子用内部导体具有被引出至一个侧面上的第2端子一侧引出部及被引出至另一个侧面上的第2外部一侧引出部，

两种端子电极以使不同种类的端子电极彼此相邻的形式在电介体坯料的一个侧面上各分别配置多个，

16.如权利要求15所述的叠层电容器，其特征是，两种端子电极分别形成为四边形，在电介体坯料的一个侧面上紧密地配置两种端子电极。

17.如权利要求15所述的叠层电容器，其特征是，一种的端子电极与多个第1端子一侧引出部一体地连接，另一种的端子电极与多个第2端子一侧引出部一体地连接。

18.如权利要求15所述的叠层电容器，其特征是，将作成陶瓷层的电介体层叠层而使电介体坯料形成为长方体形状。

19.如权利要求15所述的叠层电容器，其特征是，两种端子用内部导体以及两种连接用内部导体分别在电介体坯料内各配置多个。

20.如权利要求15所述的叠层电容器，其特征是，一种的端子用内部导体具有多个第1端子一侧引出部，另一种的端子用内部导体具有多个第2端子一侧引出部。