CN100511146C - 设定高速周边元件连接介面的方法 - Google Patents
设定高速周边元件连接介面的方法 Download PDFInfo
- Publication number
- CN100511146C CN100511146C CNB200610083381XA CN200610083381A CN100511146C CN 100511146 C CN100511146 C CN 100511146C CN B200610083381X A CNB200610083381X A CN B200610083381XA CN 200610083381 A CN200610083381 A CN 200610083381A CN 100511146 C CN100511146 C CN 100511146C
- Authority
- CN
- China
- Prior art keywords
- connection interface
- peripheral component
- component connection
- north bridge
- speed peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 140
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000012545 processing Methods 0.000 claims description 29
- 230000008859 change Effects 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 7
- 230000001052 transient effect Effects 0.000 claims 2
- 238000011084 recovery Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明是有关于一种设定高速周边元件连接介面(PCIE)的方法,其是将复数PCIE参数储存在一储存单元中,并驱使北桥晶片在计算机系统开机时读取储存单元的PCIE参数以设定PCIE,本发明的设定方法是在计算机系统开机时,先启动北桥晶片与储存单元;之后,驱使北桥晶片读取PCIE参数;最后,北桥晶片即依据PCIE参数进行初始化以设定PCIE。本发明藉由储存PCIE参数于储存单元中,让北桥晶片在计算机系统开机时读取PCIE参数,供北桥晶片依据PCIE参数进行初始化以设定PCIE,如此可达调整设定PCIE的目的,进而可以提高使用PCIE周边装置的效能与稳定度,从而更加适于实用。
Description
技术领域
本发明涉及一种设定传输介面的方法,特别是涉及一种设定高速周边元件连接介面(Peripheral Component Interconnect Express,PCIE)的方法。
背景技术
周边元件连接介面(Peripheral Component Interconnect,PCI)可说是计算机(即电脑,以下均称为计算机)系统最常使用的传输介面,不过随着计算机技术的突飞猛进,中央处理单元的处理速度大幅提升,随之周边装置的传输速度也必须跟着加快,因此发展出一种有别于PCI的高速周边元件连接介面(Peripheral Component Interconnect Express,PCIE;以下简称为PCIE),该PCIE使用序列方式来传输,可让连接的每个装置不需共用频宽,同时亦支援热拔插功能,带给使用者非常大的便利性。
在PCIE的规范中是规定计算机系统的北桥晶片在计算机系统开机时即必须依据设定于北桥晶片的PCIE参数与所耦接的PCIE周边装置进行连结沟通,PCIE参数包含功率限制、扰乱(scramble)机制与传输讯号的时序(timing)与驱动(driving)强度等参数。因为上述PCIE参数在北桥晶片出厂时即已设定,所以使用者无法因应不同的使用需求与使用环境来改变参数。举例来说,环境温度的不同会影响传输讯号的时序与驱动强度,因此使北桥晶片与PCIE周边装置无法确实传输讯号,则PCIE周边装置的效能与稳定度都会受到影响。所以,为了提高PCIE周边装置的使用效能与稳定度,更改北桥晶片的PCIE参数以重新设定PCIE有其必要性。
一般而言,计算机系统内部的参数通常是通过软体来进行更改,但是因为北桥晶片在计算机系统一开机且中央处理单元未正常运作时,即必须与PCIE周边装置进行连结沟通,所以无法利用软体在连结沟通前更改PCIE参数值。
由此可见,上述现有的设定高速周边元件连接介面(PCIE)的方法在方法与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般方法中又没有适切的方法能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设提供一种可在计算机系统启动时北桥晶片与PCIE周边装置完成连接沟通之前,可重新设定高速周边元件连接介面的方法实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
有鉴于上述现有的设定高速周边元件连接介面(PCIE)的方法存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及其专业知识,并配合学理的运用,积极加以研究创新,以期创设一种新的设定高速周边元件连接介面(PCIE)的方法,使其更具有实用性。经过不断的研究、设计,并经反复试作及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于,克服现有的设定高速周边元件连接介面(PCIE)的方法存在的缺陷,而提供一种新的设定高速周边元件连接介面(PCIE)的方法,所要解决的技术问题是使其藉由储存PCIE参数于储存单元中,让北桥晶片在计算机系统开机时读取PCIE参数,供北桥晶片依据PCIE参数进行初始化以设定PCIE,如此可以达调整设定PCIE的目的,进而可以提高使用PCIE周边装置的效能与稳定度,从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种设定高速周边元件连接介面(PCIE)的方法,其储存复数PCIE参数于一储存单元,当计算机系统开机时,并在中央处理单元未启动前,一北桥晶片、一南桥晶片、该储存单元、一PCIE周边装置与一中央处理器均处于重置状态,该北桥晶片读取该PCIE参数进行设定,该设定方法包括以下步骤:启动该北桥晶片与该储存单元;驱使该北桥晶片读取该储存单元的该PCIE参数;依据该PCIE参数初始化该北桥晶片,以设定该PCIE;以及启动该PCIE周边装置,以与该北桥晶片连结沟通。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的设定高速周边元件连接介面的方法,其中所述的启动该北桥晶片与该储存单元的步骤更包含:启动该南桥晶片,以让该北桥晶片驱使该南桥晶片读取该储存单元的该PCIE参数并传输至该北桥晶片。
前述的设定高速周边元件连接介面的方法,其中所述的驱使该北桥晶片读取该储存单元的该PCIE参数的步骤,是读取该储存单元所储存的一串列初始化封包(Serial Initialization Packet,SIP),该串列初始化封包包含有该PCIE参数。
前述的设定高速周边元件连接介面的方法,其中所述的依据该PCIE参数初始化该北桥晶片的步骤,是对应写入该等PCIE参数于该北桥晶片的复数暂存器。
前述的设定高速周边元件连接介面的方法,其中所述的启动该PCIE周边装置的步骤,是驱使该北桥晶片驱动该PCIE周边装置开始运作。
前述的设定高速周边元件连接介面的方法,其中所述的启动该PCIE周边装置的步骤更包含有:启动该中央处理单元,以让该计算机系统正常运作。
前述的设定高速周边元件连接介面的方法,其更包含有:更新储存在该储存单元的该PCIE参数,以更改设定该PCIE。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种设定高速周边元件连接介面(PCIE)的方法,其储存复数PCIE参数于一储存单元,当计算机系统开机时,并在中央处理单元未启动前,一北桥晶片、一南桥晶片、该储存单元、一PCIE周边装置与一中央处理器均处于重置状态,该北桥晶片读取该PCIE参数进行设定,该设定方法包括以下的步骤:启动该北桥晶片、该储存单元与该PCIE周边装置;驱使该北桥晶片不与该PCIE周边装置连结沟通;驱使该北桥晶片读取该储存单元的该PCIE参数;
依据该PCIE参数初始化该北桥晶片,以设定该PCIE;以及恢复该北桥晶片与该PCIE周边装置连结沟通。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的设定高速周边元件连接介面的方法,其中所述的的启动该北桥晶片、该储存单元与该PCIE周边装置的步骤更包含:启动该南桥晶片,以让该北桥晶片驱使该南桥晶片读取该储存单元的该PCIE参数并传输至该北桥晶片。
前述的设定高速周边元件连接介面的方法,其中所述的驱使该北桥晶片读取该储存单元的该PCIE参数的步骤,是读取该储存单元所储存的一串列初始化封包(Serial Initialization Packet,SIP),该串列初始化封包包含有该PCIE参数。
前述的设定高速周边元件连接介面的方法,其中所述的依据该PCIE参数初始化该北桥晶片的步骤,是对应写入该等PCIE参数于该北桥晶片的复数暂存器。
前述的设定高速周边元件连接介面的方法,其中所述的恢复该北桥晶片与该PCIE周边装置连结沟通的步骤更包含有:启动该中央处理单元,以让该计算机系统正常运作。
前述的设定高速周边元件连接介面的方法,其更包含有:更新储存在该储存单元的该PCIE参数,以更改设定该PCIE。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知,为了达到上述目的,依据本发明设定高速周边元件连接介面(PCIE)的方法,是将用以设定PCIE的PCIE参数储存于一储存单元,当计算机系统启动时本发明首先启动一北桥晶片与储存单元;之后,驱使北桥晶片读取储存单元的PCIE参数;随后,北桥晶片即依据PCIE参数进行初始化以设定PCIE。其中,若欲更改设定PCIE时仅需更新储存单元的PCIE参数,如此重新开启计算机系统时,北桥晶片即会读取更新后的PCIE参数进行初始化而更改设定PCIE。
借由上述技术方案,本发明设定高速周边元件连接介面(PCIE)的方法至少具有下列优点:本发明设定高速周边元件连接介面(PCIE)的方法,是应用于必须在计算机系统开机且中央处理单元未启动前完成设定PCIE的情形。本发明的设定方法将用于初始化北桥晶片以设定PCIE的PCIE参数储存于储存单元,当计算机系统开机时先启动北桥晶片与储存单元;之后,驱使北桥晶片读取储存单元的PCIE参数;随后,依据PCIE参数初始化北桥晶片,如此即完成设定PCIE,使得北桥晶片可与PCIE周边装置连结沟通。如果欲更改设定PCIE时,仅需更新储存在储存单元的PCIE参数,当重新开启计算机系统后北桥晶片即会读取到更新后的PCIE参数进行初始化而更改设定PCIE。本发明藉由储存PCIE参数于储存单元中,让北桥晶片在计算机系统开机时读取PCIE参数,供北桥晶片依据PCIE参数进行初始化以设定PCIE,如此可以达调整设定PCIE的目的,进而可以提高使用PCIE周边装置的效能与稳定度,从而更加适于实用。
综上所述,本发明是有关于一种设定高速周边元件连接介面(PCIE)的方法,其是将复数PCIE参数储存在一储存单元中,并驱使北桥晶片在计算机系统开机时读取储存单元的PCIE参数以设定PCIE,本发明的设定方法在计算机系统开机时,先启动北桥晶片与储存单元;之后,驱使北桥晶片读取PCIE参数;最后,北桥晶片即依据PCIE参数进行初始化以设定PCIE。本发明具有上述诸多优点及实用价值,其不论在方法或功能上皆有较大改进,在技术上有显著进步,并产生了好用及实用的效果,且较现有的设定高速周边元件连接介面(PCIE)的方法具有增进的突出功效,从而更加适于实用,并具有产业的广泛利用价值,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1为本发明实施例的方块图。
图2为本发明实施例的流程图。
图3为本发明实施例的时序图。
图4为本发明另一实施例的流程图。
图5为本发明另一实施例的时序图。
10:中央处理单元 20:北桥晶片
25:根埠 30:南桥晶片
40:PCIE周边装置 50:储存单元
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的设定高速周边元件连接介面(PCIE)的方法其具体实施方式、方法、步骤、特征及其功效,详细说明如后。
请参阅图1所示,是本发明设定高速周边元件连接介面(PCIE)的方法所述的计算机系统的一实施例的方块图。如图所示,本发明的计算机系统的主机板设置有一中央处理单元10、一北桥晶片20与一南桥晶片30。北桥晶片20分别与中央处理单元10与南桥晶片30耦接,此外北桥晶片20还设有一根埠(Root Port)25以耦接一PCIE周边装置40。南桥晶片30则耦接有一储存单元50,储存单元50可为记忆体(记忆体即存储介质、存储器、内存,以下均称为记忆体)。本发明将北桥晶片20用以设定PCIE的复数PCIE参数储存于储存单元50中,储存PCIE参数的方式是可将该等PCIE参数以串列初始化封包(Serial Initialization Packet,SIP)的型式储存于储存单元50中。此实施例的储存单元50为唯读记忆体(ROM),所以此实施例的串列初始化封包SIP又称为ROMSIP。
当计算机系统一开启时,北桥晶片20会先驱使南桥晶片30读取储存单元50的串列初始化封包ROMSIP并传输至北桥晶片20。之后,北桥晶片20将依据串列初始化封包ROMSIP的PCIE参数进行初始化。北桥晶片20进行初始化时,是将PCIE参数写入至所对应而位在北桥晶片20内的复数暂存器27中,如此即完成设定PCIE。当北桥晶片20的根埠25与PCIE周边装置40连接沟通时,根埠25将依据暂存器27内的PCIE参数与PCIE周边装置40进行连结沟通。
接下来请同时参阅图2与图3所示,图2与图3分别为本发明实施例的流程图与时序图。如步骤S0所示,计算机系统开启,此时因为计算机系统刚启动,北桥晶片20与南桥晶片30之间的总线还未正常运作,所以北桥晶片20与南桥晶片30无法连结沟通而无法正常运作,因此计算机系统初启动时将如步骤S1所示,中央处理单元10、北桥晶片20、南桥晶片30、PCIE周边装置40与储存单元50皆会处在重置状态。此步骤是计算机系统启动时,用于设置北桥晶片20与南桥晶片30的主机板会藉由与北桥晶片20和南桥晶片30耦接的脚位发送第三图所示的低准位的一PCI重置讯号PCI_RESET至北桥晶片20与南桥晶片30,供北桥晶片20与南桥晶片30得知总线还未正常运作,以驱使北桥晶片20与南桥晶片30处于重置状态。此时,北桥晶片20亦会分别发送第三图所示的低准位的一PCIE重置讯号PCIE_RESET与一CPU重置讯号CPU_RESET至PCIE周边装置40与中央处理单元10,以驱使PCIE周边装置40与中央处理单元10处在重置状态。
当北桥晶片20与南桥晶片30之间的总线正常运作之后,主机板与北桥晶片20和南桥晶片30所耦接而用于发送PCI重置讯号PCI_RESET的针脚,如图3所示的T1时间,发送高准位的PCI重置讯号PCI_RESET至北桥晶片20与南桥晶片30,也就是让重置讯号PCI_RESET由低准位讯号转变为高准位讯号,此时即会如步骤S3所示,启动北桥晶片20与南桥晶片30,此时储存单元50亦会被南桥晶片30启动。此时北桥晶片20与南桥晶片30即会连结沟通;接着,北桥晶片20如步骤S5所示,读取储存单元50的串列初始化封包ROMSIP。此步骤是北桥晶片20驱使南桥晶片30读取串列初始化封包ROMSIP并传输至北桥晶片20;随后,北桥晶片20如步骤S7所示,依据串列初始化封包ROMSIP的PCIE参数初始化北桥晶片20,也就是北桥晶片20写入PCIE参数至对应的复数暂存器27中,该暂存器27位于北桥晶片20中,如此即完成设定PCIE。
随后,北桥晶片20如图3所示的T2时间,发送高准位的PCIE重置讯号PCIE_RESET至PCIE周边装置40,也就是让所发送的PCIE重置讯号PCIE_RESET由低准位讯号转变为高准位讯号,以执行步骤S9,启动PCIE周边装置40,让北桥晶片20的根埠25与PCIE周边装置40连结沟通。根埠25会依据暂存器27内的PCIE参数与PCIE周边装置40进行连结沟通。此外,北桥晶片20在T2时间亦会发送高准位的CPU重置讯号CPU_RESET至中央处理单元10,以启动中央处理单元10让计算机系统正常运作。
藉由本发明的设定方法,可将欲更改的PCIE参数预先更新至储存单元50中,以取代原有的PCIE参数。上述的更新方式可预先至厂商网站下载所提供的PCIE参数,并且储存至储存单元50中,以覆写取代原本所储存的PCIE参数,如此当计算机系统重新开机时,北桥晶片20即会读取更新后的PCIE参数,并依据更新后的PCIE参数进行初始化而更改设定PCIE。如此即可解决现有习知技术存在的无法更新PCIE参数而无法更改设定PCIE的问题,而可以提高使用PCIE周边装置40的效能与稳定度。
请参阅图4与图5所示,分别为本发明的另一实施例的流程图与时序图。图2实施例不同于图4实施例之处在于,图2实施例在计算机系统开机时,先不启动PCIE周边装置40直到北桥晶片20完成初始化后才启动PCIE周边装置40,以让北桥晶片20与PCIE周边装置40连结沟通,而图4实施例是当北桥晶片20启动时,PCIE周边装置40亦会被启动,但是北桥晶片20不会与PCIE周边装置40连结沟通。待北桥晶片20读取储存单元50的PCIE参数并且完成初始化后,北桥晶片20才会与PCIE周边装置40连结沟通。以下对图4所示的实施例进行详细的说明。
如步骤S10所示,计算机系统开启时,主机板的针脚会发送如图5所示的低准位的PCI重置讯号PCI_RESET至北桥晶片20与南桥晶片30,此时如步骤S11所示,北桥晶片20与南桥晶片30会处于重置状态,同时储存单元50亦会处在重置状态,此外北桥晶片20会发送低准位的CPU重置讯号CPU_RESET至中央处理单元10,驱使中央处理单元10处在重置状态。此实施例为了让PCIE周边装置40与北桥晶片20同时启动,所以此实施例藉由主机板控制PCIE周边装置40,当计算机系统开启时,主机板会藉由与PCIE周边装置40连接的针脚发送低准位的PCIE重置讯号PCIE_RESET至PCIE周边装置40,以驱使PCIE周边装置40处在重置状态。
当北桥晶片20与南桥晶片30之间的总线正常运作后,即进行步骤S12,启动北桥晶片20、南桥晶片30、PCIE周边装置40与储存单元50。此步骤为主机板与北桥晶片20和PCIE周边装置40所耦接的针脚分别如图5所示的T1时间,分别发送高准位的PCI重置讯号PCI_RESET与PCIE重置讯号PCIE_RESET至北桥晶片20与PCIE周边装置40,以启动北桥晶片20与PCIE周边装置40,此外PCI重置讯号PCI_RESET亦会发送至南桥晶片30以启动南桥晶片30,此时储存单元50亦被南桥晶片30启动。
此外,主机板发送至北桥晶片20的PCI重置讯号PCI_RESET转变为高准位而启动北桥晶片20时,并会如步骤S13所示,驱使北桥晶片20不与PCIE周边装置40连结沟通;随后,北桥晶片20即执行步骤S15,读取储存单元50所储存的PCIE参数,即驱使南桥晶片30读取串列初始化封包ROMSIP并传输至北桥晶片20;接着,北桥晶片20执行步骤S17,依据PCIE参数进行初始化以完成设定PCIE。由于北桥晶片20已经完成设定PCIE,所以最后如步骤S19所示,北桥晶片20即会恢复与PCIE周边装置40连结沟通。此时,北桥晶片20会如图5所示的T2时间,发送高准位的CPU重置讯号CPU_RESET至中央处理单元10,以启动中央处理单元10让计算机系统正常运作。
综上所述,本发明设定高速周边元件连接介面(PCIE)的方法,是应用于必须在计算机系统开机且中央处理单元未启动前完成设定PCIE的情形。本发明的设定方法将用于初始化北桥晶片以设定PCIE的PCIE参数储存于储存单元,当计算机系统开机时先启动北桥晶片与储存单元;之后,驱使北桥晶片读取储存单元的PCIE参数;随后,依据PCIE参数初始化北桥晶片,如此即完成设定PCIE,使得北桥晶片可与PCIE周边装置连结沟通。如果欲更改设定PCIE时,仅需更新储存在储存单元的PCIE参数,当重新开启计算机系统后北桥晶片即会读取到更新后的PCIE参数进行初始化而更改设定PCIE。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (13)
1、一种设定高速周边元件连接介面的方法,其储存复数高速周边元件连接介面参数于一储存单元,当计算机系统开机时,一北桥晶片、一南桥晶片、该储存单元、一高速周边元件连接介面周边装置与一中央处理器均处于重置状态,并在该中央处理单元未启动前,该北桥晶片读取该高速周边元件连接介面参数进行设定,其特征在于该设定方法包括以下步骤:
启动该北桥晶片与该储存单元;
驱使该北桥晶片读取该储存单元的该高速周边元件连接介面参数;
依据该高速周边元件连接介面参数初始化该北桥晶片,以设定该高速周边元件连接介面;以及
启动该高速周边元件连接介面周边装置,以与该北桥晶片连结沟通。
2、根据权利要求1所述的设定高速周边元件连接介面的方法,其特征在于其中所述的启动该北桥晶片与该储存单元的步骤更包含:启动该南桥晶片,以让该北桥晶片驱使该南桥晶片读取该储存单元的该高速周边元件连接介面参数并传输至该北桥晶片。
3、根据权利要求1所述的设定高速周边元件连接介面的方法,其特征在于其中所述的驱使该北桥晶片读取该储存单元的该高速周边元件连接介面参数的步骤,是读取该储存单元所储存的一串列初始化封包,该串列初始化封包包含有该高速周边元件连接介面参数。
4、根据权利要求1所述的设定高速周边元件连接介面的方法,其特征在于其中所述的依据该高速周边元件连接介面参数初始化该北桥晶片的步骤,是写入该等高速周边元件连接介面参数于该北桥晶片的复数暂存器。
5、根据权利要求1所述的设定高速周边元件连接介面的方法,其特征在于其中所述的启动该高速周边元件连接介面周边装置的步骤,是驱使该北桥晶片驱动该高速周边元件连接介面周边装置开始运作。
6、根据权利要求1所述的设定高速周边元件连接介面的方法,其特征在于其中所述的启动该高速周边元件连接介面周边装置的步骤更包含有:启动该中央处理单元,以让该计算机系统正常运作。
7、根据权利要求1所述的设定高速周边元件连接介面的方法,其特征在于其更包含有:更新储存在该储存单元的该高速周边元件连接介面参数,以更改设定该高速周边元件连接介面。
8、一种设定高速周边元件连接介面的方法,其储存复数高速周边元件连接介面参数于一储存单元,当计算机系统开机时,一北桥晶片、一南桥晶片、该储存单元、一高速周边元件连接介面周边装置与一中央处理器均处于重置状态,并在该中央处理单元未启动前,该北桥晶片读取该高速周边元件连接介面参数进行设定,其特征在于该设定方法包括以下步骤:
启动该北桥晶片、该储存单元与该高速周边元件连接介面周边装置;
驱使该北桥晶片不与该高速周边元件连接介面周边装置连结沟通;
驱使该北桥晶片读取该储存单元的该高速周边元件连接介面参数;
依据该高速周边元件连接介面参数初始化该北桥晶片,以设定该高速周边元件连接介面;以及
恢复该北桥晶片与该高速周边元件连接介面周边装置连结沟通。
9、根据权利要求8所述的设定高速周边元件连接介面的方法,其特征在于其中所述的启动该北桥晶片、该储存单元与该高速周边元件连接介面周边装置的步骤更包含:启动该南桥晶片,以让该北桥晶片驱使该南桥晶片读取该储存单元的该高速周边元件连接介面参数并传输至该北桥晶片。
10、根据权利要求8所述的设定高速周边元件连接介面的方法,其特征在于其中所述的驱使该北桥晶片读取该储存单元的该高速周边元件连接介面参数的步骤,是读取该储存单元所储存的一串列初始化封包,该串列初始化封包包含有该高速周边元件连接介面参数。
11、根据权利要求8所述的设定高速周边元件连接介面的方法,其特征在于其中所述的依据该高速周边元件连接介面参数初始化该北桥晶片的步骤,是写入该等高速周边元件连接介面参数于该北桥晶片的复数暂存器。
12、根据权利要求8所述的设定高速周边元件连接介面的方法,其特征在于其中所述的恢复该北桥晶片与该高速周边元件连接介面周边装置连结沟通的步骤更包含有:启动该中央处理单元,以让该计算机系统正常运作。
13、根据权利要求8所述的设定高速周边元件连接介面的方法,其特征在于其更包含有:更新储存在该储存单元的该高速周边元件连接介面参数,以更改设定该高速周边元件连接介面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200610083381XA CN100511146C (zh) | 2006-06-06 | 2006-06-06 | 设定高速周边元件连接介面的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200610083381XA CN100511146C (zh) | 2006-06-06 | 2006-06-06 | 设定高速周边元件连接介面的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1877528A CN1877528A (zh) | 2006-12-13 |
| CN100511146C true CN100511146C (zh) | 2009-07-08 |
Family
ID=37509973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200610083381XA Active CN100511146C (zh) | 2006-06-06 | 2006-06-06 | 设定高速周边元件连接介面的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100511146C (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050132110A1 (en) * | 2003-12-11 | 2005-06-16 | Daftardar Jayant M. | PCI validation |
| CN1645337A (zh) * | 2004-04-16 | 2005-07-27 | 威盛电子股份有限公司 | 测试包含快速周边组件互连装置的主机板的方法及装置 |
| US20050270988A1 (en) * | 2004-06-04 | 2005-12-08 | Dehaemer Eric | Mechanism of dynamic upstream port selection in a PCI express switch |
| US20060106911A1 (en) * | 2004-10-29 | 2006-05-18 | Chapple James S | Concurrent PCI express with sDVO |
-
2006
- 2006-06-06 CN CNB200610083381XA patent/CN100511146C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050132110A1 (en) * | 2003-12-11 | 2005-06-16 | Daftardar Jayant M. | PCI validation |
| CN1645337A (zh) * | 2004-04-16 | 2005-07-27 | 威盛电子股份有限公司 | 测试包含快速周边组件互连装置的主机板的方法及装置 |
| US20050270988A1 (en) * | 2004-06-04 | 2005-12-08 | Dehaemer Eric | Mechanism of dynamic upstream port selection in a PCI express switch |
| US20060106911A1 (en) * | 2004-10-29 | 2006-05-18 | Chapple James S | Concurrent PCI express with sDVO |
Non-Patent Citations (3)
| Title |
|---|
| PCI Express技术分析. 陈健,靳浡.高性能计算技术,第170期. 2004 * |
| 下一代总线标准PCI Express. 徐晓东,魏凤歧,李文.内蒙古大学学报(自然科学版),第36卷第2期. 2005 * |
| 高性能计算机I/O技术PCI Express分析. 徐君明,裴先登,王海卫,黄浩.计算机工程,第30卷第12期. 2004 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1877528A (zh) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070283059A1 (en) | Method for configuring a Peripheral Component Interconnect Express (PCIE) | |
| KR102420530B1 (ko) | 대체 프로토콜 선택 | |
| CN103003808B (zh) | 用于访问PCI Express 兼容设备的资源的系统和方法 | |
| CN100418079C (zh) | 具有平行加速模式的串行外围接口存储元件 | |
| TWI795491B (zh) | 驅動器至驅動器儲存系統、儲存驅動器和儲存資料的方法 | |
| US20080294831A1 (en) | Method for link bandwidth management | |
| CN102968393B (zh) | 存储器控制器和动态随机存取存储器接口 | |
| US20080228986A1 (en) | Architecture for controlling peripheral devices | |
| WO2023147748A1 (zh) | 一种服务器初始化智能网卡的方法、装置、设备及介质 | |
| CN107704285A (zh) | 现场可编程门阵列多版本配置芯片、系统和方法 | |
| CN101008898A (zh) | 一种智能化设备软件升级与修复的方法和系统 | |
| JP2008545319A (ja) | Rs−232/i2c変換icとホスト間の通信用ソフトウェア層 | |
| CN107291647A (zh) | Dsp读取扩展串口中接收通道数据的方法 | |
| EP3236350B1 (en) | Tigersharc series dsp start-up management chip and method | |
| CN101699415A (zh) | 核心逻辑电路、计算机系统及外围设备初始化方法 | |
| CN102081526B (zh) | 基本输入/输出系统架构 | |
| CN100511146C (zh) | 设定高速周边元件连接介面的方法 | |
| US20070028084A1 (en) | Method and system for a self-booting Ethernet controller | |
| CN117149690A (zh) | 电子设备和PCIE Switch芯片的端口配置方法 | |
| TW202301136A (zh) | 記憶體控制器與連結識別方法 | |
| US7424580B2 (en) | Data transfer control device, electronic instrument, program and method of fabricating electronic instrument | |
| CN201369044Y (zh) | Usb接口传输装置以及usb接口传输系统 | |
| CN104123145A (zh) | 电子装置及控制程序的加载方法 | |
| TWI807947B (zh) | 多顆嵌入式控制器的更新和檢驗方法與其電子設備 | |
| US8180926B2 (en) | Adaptable resource spoofing for an extended computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |