CN100477136C

CN100477136C - 电路板及其构装结构

Info

Publication number: CN100477136C
Application number: CNB2006100012150A
Authority: CN
Inventors: 李浩暐; 陈建志; 王忠宝; 顾永川; 蔡雲隆
Original assignee: Siliconware Precision Industries Co Ltd
Current assignee: Siliconware Precision Industries Co Ltd
Priority date: 2006-01-10
Filing date: 2006-01-10
Publication date: 2009-04-08
Anticipated expiration: 2026-01-10
Also published as: CN101000879A

Abstract

一种电路板及其构装结构，该电路板包括：一本体；以及一覆盖在该本体表面的拒焊层，其中该拒焊层对应于该切割路径形成沟槽，外露出该本体；该半导体构装结构包括：电路板，该电路板具有一本体以及一覆盖在该本体表面的拒焊层，电路板上设有切割路径，定义出多个呈阵列方式排列的电路板单元，其中该拒焊层对应在该切割路径形成有沟槽，外露出该本体；半导体芯片，接置并电性连接到各该电路板单元；以及封装胶体，形成在电路板上用以包覆该半导体芯片；本发明的电路板及其构装结构，可避免激光切割时发生拒焊层融熔、切割边缘发生不规则、切割碎屑残留、切割后续工序污染问题。

Description

电路板及其构装结构

技术领域

本发明是关于一种电路板及其构装结构，特别是关于一种供芯片封装的电路板及其封装结构。

背景技术

小尺寸的集成电路封装单元一般以成批方式建构在单一个矩阵式基底上；此矩阵式基底预先定义出多个封装区域，其中每一个封装区域建构一个封装单元。在完成封装胶体工序之后，接着进行一分割程序(singulation process)，将矩阵式基底上建构的封装单元的结构分割成个别的封装单元。以这种方式制造的封装单元例如包括薄型球栅阵列(Thin & Fine Ball Grid Array，TFBGA)封装单元、四边形平面无管脚(Quad Flat Non-leaded，QFN)封装单元等等。有关此利用成批方式建构多个半导体封装单元的技术如美国专利第5,776,798及第6,281,047号案。

请参阅图1A及1B，在TFBGA封装工序中，采用一矩阵基板模块片10作为基底；此基板模块片10预先定义多个基板单元100，其中对应每一个基板单元建构一个TFBGA封装单元，在各基板单元上完成置晶、打线以及封装模压后，即可对应各基板单元间进行切单作业，形成多个TFBGA封装单元。

再者，随着新一代手机与各式便携式产品的蓬勃发展，小型存储卡市场快速成长，例如SD(Secure Digital)、MMC(Multi Media Card)卡等，这种存储卡是一种高容量的闪存电路模块，该电路模块可连接到一电子信息平台，例如个人计算机、个人数字助理装置、数字照相机、多媒体浏览器，储存各种数字形式的多媒体数据，例如数字相片数据、视频数据或音频数据。

请参阅图2A及2B，中国台湾专利公告第570294号是一种存储卡的制造方法，它是在一具有多个基板单元200的阵列基板模块片20，对应各该基板单元200进行芯片21及被动元件23的接置与电性连接，再在该整片基板模块片上形成一封装胶体(未标出)，接着利用钻石砂轮(Grinding wheel cutter)沿各该基板单元200进行切割，通过成批方式制作出多个呈矩形的封装件2，再将该封装件2嵌入到一外壳体26中。采用长宽尺寸更小的基板单元，用阵列方式成批制作，降低生产成本。

市场上为配合各式轻、薄、短、小的电子装置的发展，存储卡的设计也因此需更加小型化，有从MMC演变到RSMMC及MMC-μ；以及由SD演变到mini SD及μ-SD等的发展应用，因此，伴随着工序变化及产品的多样化，存储卡封装件的需求样式已不再局限于上述传统的由单调直线构成的方正矩形，已转变成具有不规则的形状，然而，上述工序中钻石砂轮切割方式，仅可形成直线切割路径，实已无法应付不规则形状的卡式封装件的需求。再者，上述现有技术中需在芯片完成封装后，再额外封盖一外壳体，这样，造成需要额外提供该壳体及将该外壳体粘附在封装件上导致的成本及工序步骤增加，不符经济效益。

因此，美国专利US 2004/0259291提出另一种不需要使用外壳体且可处理不规则存储卡封装件的工序技术，它主要是在一具有多个基板单元的基板模块片上对应各基板单元进行置晶及打线作业，再全面在该基板模块片上进行封装胶体工序，接着再利用水刀或激光方式对应要形成的存储卡封装件外观进行切割，形成多个具有不规则形状的存储卡封装件。

在上述工序中，不论对应切割该TFBGA或卡式封装件工序中，由于其中用以承载芯片的基板表面覆盖有一由高分子材料制成的拒焊层，因此利用激光沿各该基板单元间进行切割时，常发生拒焊层因受激光热效应影响，遇热发生融熔现象，产生不规则形状及造成切割面不平整问题，造成碎屑(Chipping)残留在基板表面，发生后续工序污染问题。

发明内容

为克服上述现有技术的缺点，本发明的主要目的在于提供一种电路板及其构装结构，避免激光切割时发生拒焊层融熔问题。

本发明的再一目的在于提供一种电路板及其构装结构，避免切割边缘发生不规则问题。

本发明的另一目的在于提供一种电路板及其构装结构，避免切割碎屑残留问题。

本发明的还一目的在于提供一种电路板及其构装结构，避免切割后续工序污染问题。

为达上述及其它目的，本发明提供一种电路板及其构装结构，其中该电路板上设有的切割路径定义出多个呈阵列方式排列的电路板单元，该电路板包括：一本体；以及一覆盖在该本体表面的拒焊层，其中该拒焊层对应于该切割路径形成沟槽，外露出该本体。

其中该电路板的本体包括至少一绝缘层以及至少一堆栈在该绝缘层上的图案化线路层；另外该沟槽宽度大于切割路径的切割宽度。

对应于上述阵列方式排列的电路板进行切单作业，形成单颗型式的电路板单元时，该电路板单元包括一本体以及一覆盖在该本体表面的拒焊层，该拒焊层平面尺寸小于该电路板单元本体的平面尺寸，外露出该电路板单元本体的边缘部分。

另外，借由上述电路板结构，本发明也揭示出一种半导体构装结构，该构装结构沿该切割路径进行切割后即可得多个构装单元，其中，该构装单元包括：电路板单元，该电路板单元具有一本体以及一覆盖在该本体表面的拒焊层，该拒焊层平面尺寸小于该电路板单元本体的平面尺寸，外露出该电路板单元本体的边缘部分；接置并电性连接到该电路板单元的半导体芯片；以及形成在电路板单元上用以包覆该半导体芯片的封装胶体。

在本发明的半导体构装结构中，对应上述阵列方式排列的半导体构装结构沿各该电路板单元间的切割路径进行切割，形成单颗型态的半导体构结构，其包括：电路板单元，该电路板单元表面覆盖有一拒焊层，该拒焊层平面尺寸大于电路板单元本体的平面尺寸，外露出该电路板单元本体的边缘部分；接置并电性连接到该电路板单元的半导体芯片；以及形成在电路板单元上用以包覆该半导体芯片的封装胶体。

因此，本发明揭示的电路板及其构装结构主要是在阵列方式排列的电路板上，使覆盖在该电路板表面的拒焊层对应各电路板单元间的切割路径上形成沟槽，外露出该电路板的本体部分，这样在应用激光等切割工具进行切割时，可有效避免发生电路板上拒焊层因受激光热效应影响，造成切割路径上拒焊层遇热融熔，产生不规则形状及造成切割面不平整问题，造成碎屑残留在基板表面，引发后续工序污染等问题。

附图说明

图1A及1B是现有薄型球栅阵列(TFBGA)封装件的示意图；

图2A及2B是中国台湾专利公告第570294号揭示的存储卡工序示意图；

图3A是本发明的电路板实施例1的底面示意图；

图3B是本发明的电路板实施例1的剖面示意图；

图4A及4B是图3A及3B呈阵列排列的电路板经切割后形成电路板单元的剖面及底面示意图；

图5是本发明的半导体构装结构的剖面示意图；

图6是对应图5的半导体构装结构沿各电路板单元周围的切割路径进行切割的构装示意图；

图7是本发明的电路板实施例2的剖面示意图；以及

图8是本发明的电路板实施例3的底面示意图。

具体实施方式

实施例1

图3A及3B是本发明的电路板实施例1的底面及剖面示意图。

如图所示，该电路板30采用阵列方式排列，它具有多个电路板单元300，该电路板30包括一本体301及覆盖在该本体301表面的拒焊层302，其中，对应于各该电路板单元300周围设有切割路径S，该拒焊层302对应该切割路径S形成沟槽302a外露出该电路板本体301。

该电路板30具有多个电路板单元300，每一个电路板单元可供后续进行置晶、芯片与电路板单元间的电性连接以及封装模压工序，之后即可对应各电路板单元300间进行切单作业，形成多个封装单元。另外该电路板30可例如是应用在球栅阵列式(BGA)半导体封装件的封装基板，尤其针对薄型球栅阵列(TFBGA)封装件应用的封装基板，但非以此为限。

该电路板的本体301包括至少一绝缘层301a以及至少一堆栈在该绝缘层301a上的图案化线路层301b。其中该绝缘层301a是例如为双马来酰亚胺三嗪(BT.Bismaleimide triazine)或混合环氧树脂与玻璃纤维(FR4)等，该图案化线路层301b是金属铜层。

该覆盖在本体301的拒焊层302覆盖住该图案化线路层301b，避免受外界污染及破坏。该拒焊层302是例如为绿漆的高分子材料，且该拒焊层302形成开口外露出该电路板图案化线路层中作为与外界电性导接的电性连接垫3010b，例如焊指(Finger)、焊球垫等。

同时，该电路板30上对应于各电路板单元300周围设有一切割路径S，该拒焊层302对应该切割路径S形成沟槽302a，外露出该电路板本体301中的绝缘层301a部分。在本实施例中该沟槽302a主要形成在该电路板30上供后续进行与外部装置(如印刷电路板)电性连接的置板侧(board side)，供后续在该电路板置晶侧(chip side)进行置晶及封装后，可在沿该电路板置板侧的沟槽302a进行切割。其中该沟槽302a宽度大于切割路径S的切割宽度。

如此，在后续进行切割工序时，即可使切割工具，尤其是激光切割工具沿该切割路径S切割分离各电路板单元300时，直接切割到电路板本体301，避免它接触到拒焊层302，可避免造成产品边缘的拒焊层302因与激光接触遇热发生融熔，产生不规则形状及造成切割面不平整问题，避免碎屑残留在基板表面引起后续工序污染等问题。

图4A及图4B是上述呈阵列排列的电路板30经切割作业后形成多个电路板单元300的剖面及底面示意图，该电路板单元300包括一本体301以及一覆盖在该本体301表面的拒焊层302，该拒焊层302平面尺寸大于电路板单元本体301的平面尺寸，外露出该电路板单元本体301的边缘部分。

请参阅图5，它是应用图3A及3B所示的电路板进行芯片封装工序的半导体构装结构剖面示意图，如图所示，该半导体构装结构包括电路板30，该电路板30采用阵列方式排列，它具有多个电路板单元300，该电路板30表面覆盖一拒焊层302，对应于各该电路板单元300周围设有切割路径S，该拒焊层302对应该切割路径S形成沟槽302a外露出该电路板本体301；半导体芯片31，接置并电性连接到各该电路板单元300；以及封装胶体35，形成在电路板30上用以包覆该半导体芯片31。

该半导体芯片31可利用金线34电性连接到该电路板单元300上外露出该拒焊层302的电性连接垫3010b(如焊指)，同时使封装胶体35包覆住该半导体芯片31及金线34避免受外界污染、破坏。另外该半导体芯片31除了可利用打线方式电性连接到该电路板单元300外，也可利用覆晶方式加以电性连接到电路板单元300，非以本图示为限。

另请参阅图6，它是对应图5的阵列式构装结构，沿各电路板单元300周围的切割路径S进行切割的构装示意图，或为对应图4A的电路板单元300进行置晶、封装作业的构装示意图，如图所示，该构装结构包括一电路板单元300，该电路板单元300表面覆盖有一拒焊层302，该拒焊层302平面尺寸大于电路板单元本体301的平面尺寸，外露出该电路板单元本体301的边缘部分；接置并电性连接到该电路板单元300的半导体芯片31；以及形成在电路板单元300上用以包覆该半导体芯片31的封装胶体35。

实施例2

图7是本发明的电路板实施例2的剖面示意图。

本发明实施例2的电路板与上述实施例1大致相同，主要差异在于该拒焊层302对应于电路板本体301的上、下表面(置晶侧及置板侧)上，在切割路径S处均形成沟槽302a，外露出该电路板本体301部分，如此在后续沿各该电路板单元300间的切割路径S进行切割时，更可避免利用激光切割时，触碰到拒焊层302发生受热融熔产生不规则表面及碎屑问题。

实施例3

图8是本发明的电路板实施例3的平面示意图。

本发明实施例3的电路板与上述实施例1、2大致相同，主要差异在于该电路板可应用在卡式封装结构。

如图所示，该电路板40包括多个电路板单元400，对应于该电路板单元400周围设有切割路径S(如虚线所示)，使形成在该电路板40表面的拒焊层402对应该切割路径S处形成沟槽402a，外露出电路板本体部分，其中沿各该电路板单元400周围可形成不规则的切割路径S，该不规则的切割路径S可满足需求形状外观的半导体封装件(例如卡式封装件)。供后续完成置晶及封装作业后，可供例如激光的切割工具即可沿该切割路径S直接切割该电路板本体，避免接触到拒焊层402部分造成拒焊层融熔、碎屑产生及工序污染等问题。

因此本发明的电路板及其构装结构主要对应阵列方式排列的电路板上，使覆盖在该电路板表面的拒焊层对应各电路板单元间的切割路径上形成沟槽，外露出该电路板本体部分，如此在应用激光等切割工具进行切割时，可有效避免发生电路板上拒焊层因受激光热效应影响，造成切割路径上拒焊层遇热融熔，产生不规则形状及造成切割面不平整问题，造成碎屑残留在基板表面，造成后续工序污染等问题。

此外，本发明的电路板除了可应用在球栅阵列封装基板外，还可应用在卡式封装件或其余可供承载芯片并进行封装的结构，甚至也可应用在一般印刷电路板等。

Claims

1.一种电路板，该电路板上设有切割路径定义出多个呈阵列方式排列的电路板单元，其特征在于，该电路板包括：

一本体，包括有至少一绝缘层，以及至少一堆叠在该绝缘层上的图案化线路层；以及

一覆盖在该本体表面的拒焊层，其中该拒焊层对应于该切割路径形成沟槽，且该沟槽宽度大于切割路径的切割宽度，外露出该本体的绝缘层表面。

2.如权利要求1所述的电路板，其特征在于，该电路板沿该切割路径进行切割后即可得多个电路板单元，该电路板单元具有一本体以及一覆盖在该本体表面的拒焊层，该拒焊层平面尺寸小于该电路板单元本体的平面尺寸，外露出该电路板单元本体的边缘部分。

3.如权利要求1所述的电路板，其特征在于，该电路板应用在球栅阵列半导体封装件的封装基板或卡式封装件的电路板。

4.如权利要求1所述的电路板，其特征在于，该拒焊层形成开口外露出该电路板中作为与外界电性导接的电性连接垫。

5.如权利要求1所述的电路板，其特征在于，该拒焊层沟槽形成在该本体上、下表面。

6.如权利要求1所述的电路板，其特征在于，该拒焊层沟槽形成在该本体单一表面。

7.如权利要求1所述的电路板，其特征在于，该电路板以激光方式进行切割。

8.如权利要求1所述的电路板，其特征在于，该电路板上设有不规则的切割路径。

9.一种半导体构装结构，其特征在于，该半导体构装结构包括：

电路板，该电路板具有一本体以及一覆盖在该本体表面的拒焊层，电路板上设有切割路径，定义出多个呈阵列方式排列的电路板单元，其中该本体包括有至少一绝缘层，以及至少一堆叠在该绝缘层上的图案化线路层，该拒焊层对应在该切割路径形成有沟槽，外露出该本体的绝缘层；

半导体芯片，接置并电性连接到各该电路板单元，且该半导体芯片位于相对该切割路径的该电路板表面上；以及

封装胶体，形成在电路板上用以包覆该半导体芯片。

10.如权利要求9所述的半导体构装结构，其特征在于，该沟槽宽度大于切割路径的切割宽度。

11.如权利要求9所述的半导体构装结构，其特征在于，该构装结构沿该切割路径进行切割后即可得多个构装单元，其中，该构装单元包括：

电路板单元，该电路板单元具有一本体以及一覆盖在该本体表面的拒焊层，该拒焊层平面尺寸小于该电路板单元本体的平面尺寸，外露出该电路板单元本体的边缘部分。

12.如权利要求9所述的半导体构装结构，其特征在于，该电路板应用在球栅阵列半导体封装件的封装基板或卡式封装件的电路板。

13.如权利要求9所述的半导体构装结构，其特征在于，该拒焊层形成开口外露出该电路板中作为与外界电性导接的电性连接垫。

14.如权利要求9所述的半导体构装结构，其特征在于，该拒焊层沟槽形成在该本体上、下表面。

15.如权利要求9所述的半导体构装结构，其特征在于，该拒焊层沟槽形成在该本体单一表面。

16.如权利要求9所述的半导体构装结构，其特征在于，该电路板以激光方式进行切割。

17.如权利要求9所述的半导体构装结构，其特征在于，该电路板上设有不规则的切割路径。