CN1003961B - 中止系统时钟信号的装置和方法 - Google Patents

Abstract

提供了在电池供电计算机的非处理时间内截山处理器定时的装置及方法。该定时在处理运行完结时被截止。用来自多个源（如Ｉ／Ｏ装置或直接存储器存取）中任一个的中断可重新允许定时。在该系统上运行的应用程序或操作系统程序可确定系统时钟信号和中央处理机的停止，直至发生所要求发生的特定事件，或直至选择超时时期的期满，在此情况下，该事件被定义为导致来自Ｉ／Ｏ装置或直接存储器存取操作的系统中断的事件。

Description

中止系统时钟信号的装置和方法

本发明涉及中止计算机中的系统时钟信号的装置和方法，更具体地说，是在电池供电的计算机中为减少电力电力损耗而中止系统时钟信号的装置和方法。

在数据处理情况下，中央处理机的较大部分时间处在等待一或多个I/O装置完成一项操作或等待操作者向处理机进行进一步输入的空循环。在由AC电源向中央处理机供电的系统中，用在空循环的时间並不重要。然而，在由电池向中央处理机提供电力的运转条件下，中央处理机用在空循环的时间无谓地浪费了电池能量。因此，很需要防止中央处理机在等待I/O装置完成运转或操作员进行进一步输入时进行空循环。随着小型计算机特别是便携式计算机的日益普及，节约电池电力变得更为重要。

一般，电池供电计算机采用互补型金属氧化硅（CMOS）电路来减少电力损耗。然而，为充分利用这些CMOS电路的优点，这些电路必须在不用时不被计时。众所周知，CMOS电路的特点在于它在未被计时时提供了很低的电力损耗。为充分实现这种节能优点，在数据处理系统上运行的操作系统软件和应用程序必须能在中央处理机等待I/O运转完成或操作员的进一步输入时中止系统时钟。

美国专利第3，941，989号公布了减少计算器电力损耗的一种方法，其中在计算器显示状态中提供较低占空比功率和较低占空比时钟脉冲。在计算器处于工作状态时提供连续的电力和高速率的时钟信号。若在选定的时间间隔中来开始执行模式，则功率和时钟脉冲的占空比要降得比显示模式还要低。

美国专利第4，435，761号提供了一种数据处理装置它带有用于传输数据的数据发送和接收装置及用于处理数据的处理装置。提供了在发送数据时中止传送控制时钟信号的装置。

在美国专利第4，279，020及第4，455，623中显示了数据处理器节省电力的另一成果。在前者中，当中央处理机完成运行时，它向电源的断电（pocoes doucn）子电路发出输出信号，该子电路随即停止向中央处理机输送电力。这样，在中央处理机不运行时，就不向它提供电力。在后者中，借助一种开关来减小微处理机的电流消耗，该开关只在接到表示微机要执行程序的控制信号时，才将微机同电源连接起来。具体地说，采用了一种电子转换器，以在未接收到控制信号时转换到非导通状态。对于需要执行时间比控制信号持续时间长的软件程序，微处理机向电子开关提供一种信号。使之保持导通状态，直至软件程序执行完毕，在美国专利第4，203，153号中显示了一种类似的成果。

美国专利第4，409，665号公布了在带有存储器的计算器中利用CMOS电路节省电力的方法。通过采用两个转换电压和一个非转换电压，使能在维持向存储器传送电力的同时，切断向计算器的逻辑线路、显示接口和按键信号检测电路的供电。在其他的实施方案中，为了优化电力消耗，采用了多重模式，如关断模式、纯显示模式、纯处理模式和显示与处理模式。计算器通电进入显示模式，直到检测到按键信号。此时，对处理器供电，直到处理完成。这种电力节省是通过采用与第一组电路和电力消耗控制器相连的第一电力开关装置，以及与第二组电路和电力消耗控制器相连的第二电力开关装置实现的。

本发明的一个目的，是要通过在处理器的非处理时间内中止对处理器（包括CMOS电路和其他相当的电路）的定时，降低电池供电计算机的电力消耗。根据本发明的这一目的及其他目的，提供了用于在处理操作完成截止时钟脉冲并利用来自多个源中的任一个的中断来启动处理机的时钟脉冲的装置。这些中断包括直接存储器存取（DMA）中断以及I/O装置服务时产生的I/O中断，I/O中断调用位于ROM或主应用程序中为I/O装置服务的短程序，该I/O装置包括显示器，打印机磁盘驱动器，键盘和诸如调制解调器和RS232通讯接口的通讯装置，以及系统定时器。

提供了一种功能，它为在计算机系统上运行的应用程序和操作系统程序提供了一种确定系统时钟信号和中央处理机的中止直至发生所要求的规定事件或直至选择超过周期结束的方法。在此情况下，该事件被定为导致系统来自多个I/O装置中的一个或来自DMA运行的系统中断的事件。

在运行中，首先让用来中止系统时钟信号的硬件待命。这种待命本身并不使时钟信号中止，而是使它们能在以后的某一时间中止。如果此时接到中断，它就将受到处理，并且待命装置将被复位。然而，若在进行待命之后的规定时间间隔内未收到中止，则系统时钟信号将被中止。此后，系统时钟信号将在接到中断（以直接存储器存取方式或来自I/O装置）时才被重新启动。

图1是本发明的系统的功能框图;

图2是本发明系统的总体运行流程图;

图3是该系统在等待规定事件时的功能描述运行流程图;

图4是比较包括接收事件的字节和预定事件字节的流程图;

图5是说明用接收事件的该检验预定事件的位的流程图;

图6是本发明系统恰好在系统时钟信号中止之前和之后的运行流程图;

图7是本发明系统等待键盘中断时的运行流程图;

图8是本发明系统在等待磁盘中断时的流程图。

图1显示了本发明的总体系统。系统总线44提供中断控制器12、CPU11（通过总线控制器29）、睡眠时钟控制器32、直接存储器存取控制器13、系统RAM15、系统ROM16、键盘控制器17、系统定时器18、磁盘控制器19、实时时钟21、调制解调器22和RS232通信接口23、显示控制器14、打印机接口24、和扩展连接器36之间的数据通信。应注意在键盘控制器17和键盘28、磁盘控制器19和磁盘驱动器26和27、打印机接口24和打印机37、以及显示控制器14和显示器25及显示RAM34之间都有数据通信，扩展连接器36提供了与图1中未显示的其他I/O装置的通信。直接存储器存取（DMA）控制器包含定时与非定时部分，即控制器13的某些部分需要连续定时，而其他部分则不必。

睡眠时钟控制器32实质上是开关装置，系统时钟33通过传输线50向睡眠时钟控制器32提供时钟输入。在正常计时运行中，睡眠时钟控制器32通过输出端40把定时信号传到总线51。由此可见，该定时信号被提供给CPU11及总线51上的其余装置。在非定时时间内，睡眠时钟控制器32的输出端40无时钟信号输出。应注意在所有时刻都有定时信号通过总线53被提供到键盘控制器17、系统定时器18、磁盘控制器19、调制解调器22、RS232通信接口23、打印机接口24、显示控制器14及扩展连接器36。系统时钟33持续向这些装置提供时钟信号，系统时钟33的时钟信号只对CPU11、系统RAM15、DMA控制器13以及总线控制器29进行导通和关断，从而节省电力。

中断控制器12接收来自打印机接口24、调制解调器22及RS232通信接口23、实时时钟21、磁盘控制器19、系统定时器18、及键盘控制器17的中断。中断请求从中断控制器12通过传输线52传至睡眠时钟控制器32。此时，睡眠时钟控制器32通过输出端40把时钟信号送上总线51。中断控制器12还向CPU11提供中断信号及非屏蔽（non-maskable）中断（NM1）信号。最后只要DMA控制器13接收到直接存储器存取请求，它就通过传输线60向睡眠时钟控制器32输出一个DMA请求。控制器32随后通过输出端40把时钟信号送上总线51。只要I/O装置请求直接存储器存取，这种情况就会发生。

睡眠时钟控制器32继续通过总线51 供时钟信号，直到来自ROM16並在CPU11内执行的“等待外部事件”代码发出“待命”（ARM）和“中止时钟”（STOP CLOCK）I/O指令。这些指令使数据通过总线44传输到控制器32。控制器32随即截止时钟输出端40，从而中止总线51上的时钟信号。这样中止了CPU11和其他有关部分的执行。如果在发出“待命”指令之后但在发出“中止时钟”指令之前或之中收到中断或DMA请求，睡眠时钟控制器32将不承认“中止时钟”指令，从而使总线51上的时钟信号继续传送，使CPU11在“中止时钟”指令之后继续执行操作。

本发明系统的总括运行可参照图2进行说明。在CPU11执行应用程序或I/O任务时，它等待I/O装置之一完成一种任务。依靠CPU11的操作系统对这类任何进行调度在这里只作为例子。它并不构成本发明的一部分，因而此后不再进行进一步的讨论。CPU11进行一系列的判定。在判定框41，判定通信队列是否空，即调制解调器22或RS232通信接口23是否要求完成一种操作。若二者之一确实要求这种操作，即通信队列不空，则如框46所示，CPU11利用其操作系统对该通信任务进行调度。然而，若通信队列是空的，则进行第二种判定。在此情况下，如判定框42所示，对显示队列是否空进行判定。若它也不空，则CPU11对显示处理任务进行调度，如步骤47所示。若显示队列是空的，则就打印机队列是否空进行判定。若它不空，则如步骤48所示，从CPU11分派打印机处理检测。若打印机队列是空的，则随后对键盘控制器17的队列进行检查，如步骤45所示。若该队列不空，则CPU11调度键盘处理任务，如步骤49所示。最后，若所有待检查的队列都是空的，表明CPU不必向I/O装置分派任何任务，则CPU11进入等待外部事件的状态。随即进入了“等待外部事件”过程，这将通过经总线44发出使睡眠时钟控制器32中止向总线51提供时钟信号的“待命”（ARM）和“停止”I/O指令，而使睡眠时钟控制器32待命，从而在I/O指令后暂停CPU11的进程。CPU11将停留在非定时状态，直至睡眠时钟控制器32收到中断或DMA请求。在那时将再次向总线51上提供时钟信号。这将使CPU11恢复事件判定程序的指令进程，由于在此情况下请求了对任何事件的等待，因此控制返回到图2所示的调度的顶部。

图3的流程图说明了等待外部事件或直至选择超时时间期满时的系统运行。在本发明的系统中，这种外部事件被定义导致系统中断或DMA运行的事件，这二者中任一个都将导致向系统中的非持续定时的装置重新提供定时脉冲。用于执行图3的操作的计算机代码贮存在系统ROM16中。具体的代码可由存于ROM16中的另一程序或RAM15中进行的应用来调用。

图3显示了等待特定事件的流程。如判定框61所示，首先判定是否要求了超时功能。系统中只有某些I/O装置采用超时功能。例如，磁盘控制器19要求超时，因为如果磁盘驱动器26或27中的任一个在读出或写入运行中要发生不正常工作的话，则CPU11可无限期地等待不是因错误而发生的事件。若采用了超时功能，则若读出或写入运行未能在规定超时时间内完成，则定时器18使CPU11时钟重新启动，且ROM中的代码向应用程序或操作系统表示超时错误，以便能够采取改正措施。因此，若要求了超时，则如步骤62所示，则在RAM15中设置超时计数器，並设置待用的超时请求标记，若未要求超时或已设置了超时计数器和标记，则判定系统是否在等待任何事件的发生，或是否在等待某件具体事件。若系统正等待某种事件，则如框64所示，睡眠时钟控制器32被待命並在框65中睡眠时钟控制器32中止系统时钟信号。CPU的执行在框65被暂停，直至发生外部事件、中断或DMA请求。在那时，CPU11的指令执行得到恢复，且控制返回到请求等待外部事件的程序。

但是，若正在等待系统内部的特定事件，则要首先进行两种附加的判定。在判定框66判定是否把所等待的特定事件同预定掩码相比较。此判定用于按字节把预定掩码同正等待的事件相比较。换言之，把字节把描述一或多个特定事件发生的预定数据字节同系统中发生的事件相比较。若结果是“是”，则如步骤67所示，流程将继续进行到图4（在下文中要详细说明）。

然而，若框66的结果是“否”，则在判定框68判定是否要一位一位地把正等待的预定事件同系统中发生的任何事件相比较。若框68的结果是“是”，则如步骤69所示，该逻辑过程将继续到图5所示的流程。然而，若框68的结果是“否”，则CPU11收到了一无效请求，並且将一错误返回到请求该等待的操作系统或应用程序。总之，判定框66判定是否要按字节把任何发生的事件同正被等待的预定事件相比较。框68判定是否要一位一位地把发生的事件同系统正等待的预定事件相比较。当等待一个特定事件时，字节比较是有用的，而在等待选定的一组事件时位比较是有用的。

图4的流程图描述了按字节对输入数据请求和预定事件掩码进行比较。在步骤73，启动控制器32的睡眠时间待命控制。应注意到这是对系统的非持续定时装置中止系统时钟33的两个部分过程中的第一部分。随后，在步骤74，从系统RAM15的指定存储单元或所请求的特定I/O装置的存储单元中读出将按字节同事件发生数据进行比较的数据。在判定框75判定是要比较两个数据的相等还是不等。若要求等式，则在判定框77判定事件数据是否等于预定数据（掩码）。若等式存在，则如步骤79所示，预定事件已发生並设置良好回车代码，且系统执行操作。然而，若框77的结果是“否”，则在判定框81就是否设置了超时标记，即等待时间是否完结进行第二判定，若结果为“是”，则在步骤82设置超时回车代码，並报告请求该等待的程序。但是，若未发生超时，则如步骤83所示，执行图6的程序，以中止时钟并在外部事件（DMA或中断请求）重新启动时钟信号后检查时限的期满。当把输入数据同预定掩码相比较以判定它们是否不等时，将进行类似的操作，这在判定框76进行，“否”在此表示事件，即不相等已经发生，并设置良好回车代码将它的发生通知等待该事件的程序，若掩码中的数据相同（这不是所寻求的事件），则象前面所做的那样检查超时标记。

应注意事件发生数据可由I/O中断服务程序或直接由I/O装置本身通过I/O读出或直接存储器存取来设置。

图5的流程图说明把事件发生数据一位一位地同正在等待的预定事件相比较时的操作。除了按位而非字节进行比较外，图5的流程图的操作与图4的相同。因此，除结果是根据被比较的位是否相等以外，判定框87的功能与框75相同。即若框87中所比较的位相等，则进行判定框89，但若框87中所比较的位不等，则进行判定框88。若框89要求相等并且达到了相等，则步骤93执行与步骤79相同的功能。同样，若要求不等并已达到不等，则步骤92执行与步骤78相同的功能。判定框91与步骤94和95的操作分别与框81和步骤82和83的相同。

图6的流程图显示了睡眠时钟控制器32中止系统时钟33向系统中的非持续定时装置的输出的过程，步骤101表示向睡眠时钟信号控制器32中的中止时钟信号电路发出了中止时钟信号指令。应注意若中止时钟电路未被预先待命，或已被发生的事件解除了待命，则不会中止从输出端40发出时钟信号。在睡眠控制器32被重新启动，即DMA请求或中断请求使睡眠时钟控制器32再次开始经总线40向系统中的计时装置输出时钟信号之后，则进行判定框102。由此可见，若未请求超时，则系统运行返回到图4的判定框67或图5的69。但若请求了超时，则在判定框103检查超时计数器是否等于0。若超时计数器不等于0，则系统运行再次返回到判定框67或69。但若超时计数器等于0，则如步骤104首先设置超时标记，在于步骤104设置了超时标记之后，系统运行再次返回到框67或69。

图7和8的流程图分别说明了在CPU11上运行的程序正在等待发生按键或磁盘驱动器26或27中的一个被存取时的系统运行。图7中的流程图详细说明了CPU11上运行的程序等待键盘28的按键时本发明系统的运行。在步骤111，运行程序通过确定程序等待不相等的比较来调用“等待键盘事件”功能，即键盘缓冲器起始与键盘缓冲器结束不等，从而表示收到了键盘数据。这种结果说明了键盘事件。另外，对这种键盘事件的发生没有设置时限。在步骤112，睡眠时钟控制电路处于待命状态但仍继续经输出端40提供系统时钟信号。在步骤114，对键盘缓冲器（未显示）的起始与结束指示字进行。若起始与终止指示字不等，则表示已收到了所等待的键盘数据且不必等待进一步的键盘事件。随后处理所输入的击键信号。但若所述指示字相等，则如步骤115所示，通过睡眠时钟控制器32中止经传输线51的系统时钟输出。另外，如步骤116所示，中止CPU11的执行，直至睡眠时钟控制器32得到直接存储器存取请求或中断请求，随即恢复经输出端40至总线51的系统时钟信号输出。在步骤117中，收到中断以后恢复CPU执行，同时在步骤118，则收到的击键扫描代码被输入键盘缓冲器，且该缓冲器的结束指示字被增加，从而使缓冲器的起始和结束指示字不等。在处理完击键信号后，步骤119表明所述执行已返回到睡眠程序，从而使睡眠时钟重新待命並确定发生了键盘事件。

同样，图8的流程图详细说明了CPU11上的应用程序正在存取磁盘驱动器26或27之一时该程序的运行。在步骤121中，执行程序向磁盘控制器19发送指令。当最后一条指令被发送到磁盘控制器19时，它开始不依赖于CPU11执行磁盘26或27之一上所要求的程序。磁盘控制器19将把运行的完成通知CPU11，或在发生错误时通过中断控制器12采用中断请求。在步骤122中，执行程序调用“等待外部事件”程序並在设置了磁盘中断接收标记时确定回车运行。当采用磁盘控制器19时，设置超时时间，以便在该时间内未发生被等待事件时结束该等待。在步骤123中，中止时钟控制电路被待命，但继续经输入端40向非持续定时装置提供系统时种信号。在判定框124中，判定是否设置了磁盘中断位。若已设置了该位，则这表明中断控制器12收到了磁盘中断，並退出“等待外部事件”程序以检查磁盘运行是否已经完成。

但是，若未设置该磁盘中断位，则向睡眠时钟控制器32输送信号以中止经输出端40输出时钟信号。此时钟信号的中止持续到下一个直接存储器存取请求或CPU11收到中断请求。随着计时的中止，CPU11的执行停止，直至收到中断请求或DMA请求。当发生上述两事件中任一个时，就恢复CPU11的执行，如步骤128所示。在步骤129，判定磁盘装置26或27之一是否请求该中断的装置。若是这样，则磁盘驱动器26或27之一的中断处理器将设置磁盘中断接收位。最后，在步骤130，在传输並处理了中断以后，控制返回到等待外部事件程序以确定事件已经发生，随后退出等待程序。

虽然本发明是结合最佳实施方案进行具体描述增说明的，但内行人应懂得在不脱离本发明的精神和范围的前提下，是能够进行形式和细节上的改变的。

Claims (1)

1、在包括一个存储器、一个处理器、至少一个输入/输出（I/O）装置、一个用于提供时钟信号的时钟、一偶合在所述处理器和所述时钟之间以有选择地向所述处理器施加时钟信号的时钟控制电路、以及用于检测一个输入/输出（I/O）装置所产生的中断或存贮器存取请求的检测装置的电池供电信息处理系统中，用于控制时钟信号的运行的方法，其特征在于步骤：

在完成一处理器操作时使所述时钟控制电路待命，以使加到所述处理器上的时钟信号能在将来某个时间中止;

在使所述时钟控制电路待命后且在中止加到所述处理器上的时钟信号之前检测一特定中断;

仅在检测到所述特定中断时解除所述时钟控制电路的待命从而使时钟信号继续加到所述处理器上;

在未检测到所述特定中断时启动所述时钟控制电路以中止加到所述处理器上的时钟信号。

Images