CN109979879B - 半导体芯片制造方法 - Google Patents
半导体芯片制造方法 Download PDFInfo
- Publication number
- CN109979879B CN109979879B CN201910248959.XA CN201910248959A CN109979879B CN 109979879 B CN109979879 B CN 109979879B CN 201910248959 A CN201910248959 A CN 201910248959A CN 109979879 B CN109979879 B CN 109979879B
- Authority
- CN
- China
- Prior art keywords
- wafer
- cutting
- wafer group
- group
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10P54/00—
Landscapes
- Dicing (AREA)
Abstract
本发明实施例公开了一种半导体芯片制造方法,所述制作方法包括:形成一个由至少两个晶圆层层叠形成的晶圆组;在所述晶圆组的至少一个表面形成具有切割图案的遮罩层;沿所述切割图案,同步切割所述晶圆组中的至少两个晶圆层。
Description
技术领域
本发明实施例涉及集成电路领域,特别涉及一种半导体芯片制造方法。
背景技术
在集成电路产业中,通常需要将形成有电路元件结构的晶圆切割成单独的芯片,然后将这些芯片做成功能不同的半导体封装结构,其中,对晶圆的切割质量直接影响芯片的成品率。现有切割技术的切割质量差,且容易造成芯片破损,降低芯片成品率。因此,需要提供一种能提高切割效率和芯片成品率的半导体芯片制造方法。
发明内容
有鉴于此,本发明实施例提供一种半导体芯片制造方法,包括:
形成一个由至少两个晶圆层层叠形成的晶圆组;
在所述晶圆组的至少一个表面形成具有切割图案的遮罩层;
沿所述切割图案,同步切割所述晶圆组中的至少两个晶圆层。
可选地,所述在所述晶圆组的至少一个表面形成具有切割图案的遮罩层,包括以下至少之一:
在所述晶圆组的第一表面形成具有切割图案的第一遮罩层;
在所述晶圆组的第二表面形成具有切割图案的第二遮罩层,其中,所述第二表面为所述第一表面的相反面。
可选地,所述切割图案包括:
用于同时切割至少两个晶圆层的第一类切割通道;
用于单独切割一个晶圆层的第二类切割通道。
可选地,所述沿所述切割图案,同步切割所述晶圆组中的至少两个晶圆层,包括:
沿所述切割图案,利用等离子体刻蚀穿透晶圆组;
或,
沿所述切割图案,利用等离子体刻蚀切割所述晶圆组的第一部分;在晶圆组的表面施加压力使得所述晶圆组与所述第一部分对应的第二部分分离。
可选地,在所述利用等离子体刻蚀穿透晶圆组之后,
或,
在所述晶圆组与所述第一部分对应的第二部分分离之后,
分离不同所述晶圆层。
可选地,所述在所述晶圆组的至少一个表面形成具有切割图案的遮罩层,包括:
在所述晶圆组的至少一个表面形成阻挡层;
在所述阻挡层的表面涂覆光刻胶;
在所述光刻胶上形成切割图案。
可选地,所述方法还包括:
在所述沿所述切割图案,同步切割所述晶圆组中的至少两个晶圆层之后,去除晶圆组表面的遮罩层。
可选地,产生所述等离子体的气体包括以下至少之一:氧气、氮气、氯基气体、氟基气体、惰性气体。
可选地,所述阻挡层的材料包括以下至少之一:不定性碳、氮氧化硅、氮化硅。
通过本发明实施例提供的上述半导体芯片制造方法,形成一个由至少两个晶圆层层叠形成的晶圆组;在所述晶圆组的至少一个表面形成具有切割图案的遮罩层;沿所述切割图案,同步切割所述晶圆组中的至少两个晶圆层,可实现同时对多个晶圆层的切割,相较于对每个晶圆层单独切割,本发明实施例提供的制造方法减少了遮罩层的数量,降低了晶圆切割成本,提高了晶圆切割效率;此外,相对于对单层晶圆进行切割,本发明实施例将多个晶圆层形成晶圆组,在切割时,各个晶圆层之间的相互作用可对切割产生的作用力起到缓冲效果,避免了因为切割作用力过大造成的晶圆破损,降低了晶圆的破损率以及工艺难度,提高了芯片成品率。
附图说明
图1为本发明实施例提供的一种半导体芯片制造方法的流程示意图;
图2至图5为本发明实施例提供的一种半导体芯片制造方法示意图;
图6至图9为本发明实施例提供的另一种半导体芯片制造方法示意图。
具体实施方式
下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻的理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在本申请实施例中,术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
需要说明的是,本发明实施例所记载的技术方案之间,在不冲突的情况下,可以任意组合。
因此,如图1所示,本发明实施例提供一种半导体芯片制造方法,包括:
步骤S10:形成一个由至少两个晶圆层层叠形成的晶圆组;
步骤S20:在所述晶圆组的至少一个表面形成具有切割图案的遮罩层;
步骤S30:沿所述切割图案,同步切割所述晶圆组中的至少两个晶圆层。
在本发明实施例中,所述步骤S10可包括以下至少之一:
方式一:
对于至少两个晶圆层,在每个晶圆层的一个表面形成第一键合区域,在形成有第一键合区域的表面的相反面形成第二键合区域;将一个晶圆层的第一键合区域与另一晶圆层的第一键合区域或第二键合区域对准并进行键合,使得两个晶圆层之间形成电连接,形成层叠的晶圆组;
方式二:
对至少两个晶圆层进行熔胶键合。进行熔胶键合时,对每个晶圆层的至少一个表面进行化学处理,使处理后的表面彼此之间具有吸附力,然后对至少两个晶圆层通过处理后的表面进行键合,形成层叠的晶圆组。
在本发明实施例中,对于晶圆组,在形成遮罩层之前,所述方法可包括:通过化学机械研磨的方式处理晶圆组的至少一个表面,以减薄晶圆组的厚度。通过减薄晶圆组的厚度,可减少需要刻蚀的厚度,提高切割效率,进而提高半导体芯片制造效率。
在一些发明实施例中,步骤S20包括以下至少之一:
在所述晶圆组的第一表面形成具有切割图案的第一遮罩层;
在所述晶圆组的第二表面形成具有切割图案的第二遮罩层,其中,所述第二表面为所述第一表面的相反面。
在本发明实施例中,可仅在晶圆组的一个表面形成遮罩层,则在切割时仅从晶圆组具有遮罩层的表面进行单面切割;也可在晶圆组相反的两个表面均形成遮罩层,即形成所述第一遮罩层和第二遮罩层,其中,所述第一遮罩层和第二遮罩层的切割图案可以相同也可以不同。在切割时,可通过第一遮罩层与第二遮罩层对晶圆组进行双面切割。
随着晶圆组厚度的增加,待切割深度加深,仅从一个表面切割透所述晶圆组的工艺难度逐渐增大,且切割深度越深,切割质量逐渐变差。因此,可通过在晶圆组相反的两个表面均形成遮罩层,通过双面切割的方式,减小从每一个表面切割时需要切割的深度,降低工艺难度,提高切割效率与质量,进而提高芯片质量。
在一些实施例中,所述切割图案包括:
用于同时切割至少两个晶圆层的第一类切割通道;
用于单独切割一个晶圆层的第二类切割通道。
在本发明实施例中,若晶圆层之间需要切割的图案不同,可在所述晶圆组的至少一个表面形成同时包含第一类切割通道和第二类切割通道的遮罩层;沿所述第一类切割通道,同时切割所述晶圆组中的至少两个晶圆层;沿所述第二类切割通道,单独切割一个晶圆层,以满足不同的切割需求。
在一些发明实施例中,步骤S20包括:
在所述晶圆组的至少一个表面形成阻挡层;
在所述阻挡层的表面涂覆光刻胶;
在所述光刻胶上形成切割图案。
在本实施例中,所述阻挡层的材料可包括以下至少之一:不定性碳、氮氧化硅、氮化硅。
在本发明实施例中,所述阻挡层材料用于保护晶圆组,保证在切割过程中,仅按照切割图案对晶圆组进行切割。
在本实施例中,光刻胶可为正性光刻胶或负性光刻胶。正性光刻胶在受到紫外光曝光后,其曝光区域变得容易溶解,在显影液中曝光区域被洗去,从而在光刻胶中形成与掩膜版图形相同的图形。负性光刻胶在受到紫外光曝光后,其曝光区域硬化变得不能溶解,经过显影后,负性光刻胶中形成的图形与掩膜版图形相反。
所述光刻胶可以将预设切割道的图案从掩膜版中转移到光刻胶中,便于按照切割图案对晶圆组进行刻蚀;此外,保留在晶圆组表面的光刻胶还可在后续工艺中,保护光刻胶下方的材料。
在本发明实施例中,通过对光刻胶曝光,直接在晶圆组表面形成切割图案,进而依据切割图案对晶圆组进行等离子体刻蚀切割,切割方式简单,且通过等离子体刻蚀方式进行切割产生的切痕宽度较窄,切割质量高,提高了晶圆上可布置的芯片数量以及芯片的成品率,对多个晶圆层形成的晶圆组也能轻松完成切割。此外,由于本发明实施例提供的切割方法不需要对晶圆进行聚焦,因此即使晶圆组中包括不透光层,也可顺利进行切割。
在一些发明实施例中,所述步骤S30包括:
沿所述切割图案,利用等离子体刻蚀穿透晶圆组;
或,
沿所述切割图案,利用等离子体刻蚀切割所述晶圆组的第一部分;在晶圆组的表面施加压力使得所述晶圆组与所述第一部分对应的第二部分分离。
在本发明实施例中,通过等离子体刻蚀来切割晶圆组,可减小对于芯片边缘的损伤,提高芯片质量。
当晶圆组的厚度较小时,需要切割的深度较小,可采用直接沿所述切割图案,利用等离子体刻蚀穿透所述晶圆组的方式。随着晶圆组的厚度增大,仅使用等离子体刻蚀的方法穿透晶圆组所需的时间增长,且对晶圆第一部分进行等离子体刻蚀切割后,待切割的第二部分在晶圆组中深度较深,使得切割难度更大,难以保证切割质量。因此,可先切割晶圆组的第一部分,然后在晶圆组的表面施加压力使得晶圆组的第二部分分离。相对于继续通过离子刻蚀的方式分离第二部分,施加压力分离第二部分所需的时间短,操作更简单,降低了工艺难度,提高了晶圆组的切割效率。
在本发明实施例中,当沿切割图案切割晶圆组时,可以直接将晶圆组刻蚀穿透,形成相互分离的部分;或可以不完全切割整个晶圆组,而是仅仅沿着切割图案切割预设厚度的晶圆层,即切割所述晶圆组的第一部分,在不完全切割之后,晶圆组还是一个整体,但在具有切割图案的一个表面被切割出具有一定深度的切痕。当对晶圆组进行不完全切割后,可在晶圆组的一个表面施加压力,使得所述晶圆组与第一部分对应的第二部分分离,使晶圆组分裂开,形成相互分离的部分。
在一些发明实施例中,所述方法还包括:
在利用等离子体刻蚀穿透晶圆组之后,
或,
在晶圆组与所述第一部分对应的第二部分分离之后,分离不同所述晶圆层。
在本发明实施例中,所述分离所述晶圆层的方法可包括:采用紫外线照射被穿透的晶圆组或第二部分分离后的晶圆组,降低每个晶圆层之间的作用力,将所述晶圆层分离,形成相互分离的单层芯片。
通过将多个晶圆层键合,并在切割分离所述晶圆组之后分离所述晶圆层,可同时实现对多个晶圆层的切割,相对于对每一个晶圆层分别形成遮罩层后进行切割,本实施例提供的方法节约了切割过程中的遮罩层数量,降低了工艺成本,提高了切割效率。
在一些发明实施例中,产生所述等离子体的气体包括以下至少之一:氧气、氮气、氯基气体、氟基气体、惰性气体。
在本发明实施例中,所述氯基气体可包括包含氯元素的气体,例如:氯气、氯化硼、氯化碳等。
在本发明实施例中,所述氟基气体可包括包含氟元素的气体,例如:氟化碳、氟化氮、氟化氢、氟气等。
本发明实施例中,所述惰性气体可包括:氦气、氩气等。
在本发明实施例中,用于产生等离子体的气体可为一种气体或包括多种气体的混合气体,具体用于产生等离子体的气体可根据切割的晶圆层的材料选择。在进行刻蚀时,由于组成每个晶圆层结构的材料不同,切割时可通过分段刻蚀的方式,根据需要刻蚀的材料的不同选择相应的气体进行切割。例如:当需要刻蚀氧化物时,可采用氟基气体,例如采用四氟化碳(CF4),被分解产生不同类型的反应活性基团,其中,活性氟轰击氧化物,形成易于挥发的生成物,达到刻蚀效果,产生的生成物通过真空系统从刻蚀反应器中被抽出;在刻蚀硅时,可采用氯气,其与硅反应产生的氯化硅容易挥发,亦可通过真空系统抽出。此外,在刻蚀过程中,也可加入一些其他气体,例如氩气,具有较大质量的氩原子可轰击晶圆层,达到物理刻蚀的作用。
在一些发明实施例中,所述方法还包括:
在所述沿所述切割图案,同步切割所述晶圆组中的至少两个晶圆层之后,去除晶圆组表面的遮罩层。
在本发明实施例中,可通过湿法刻蚀方法去除遮罩层。所使用的化学刻蚀试剂根据遮罩层材料的不同而不同。例如可用乙酸去除光刻胶;当阻挡层材料是氮化硅时,可用热磷酸去除阻挡层材料。
以下结合上述任意实施例提供几个具体示例:
示例1:
在半导体器件制造工艺中,包含通过多条分割线将具有多个器件区域的晶圆分成单独的芯片的过程。该制造工艺通常包括用于调节晶圆厚度的研磨步骤和沿分割线切割晶圆以获得单独的芯片的切割步骤。
一方面,可采用机械切割的方式切割晶圆,例如采用金刚石作为划片刀对晶圆进行切割。但机械切割的切痕比较宽,通常为200至300μm,因此在晶圆上进行芯片布局时,相邻芯片间的间隔较宽,限制了晶圆上可以布置的芯片数量,降低了封装密度。此外,在进行机械切割时会产生热量和碎屑,需要在切割过程中进行冷却以及清洗;且机械切割过程中产生的震动和应力容易导致晶圆破碎,降低了芯片的成品率。
另一方面,还可采用激光切割的方式切割晶圆。但是,在对晶圆进行激光切割时,需要激光在晶圆的表面或者内部进行聚焦。如果晶圆中存在不透光层,则无法进行激光切割。如果对多层晶圆进行切割,则需要激光对每一层晶圆聚焦,工艺难度大且耗时长,成品率低。
下面结合图2至图5对一种半导体芯片制造方法进行介绍,所述方法包括:
将第一晶圆11与第二晶圆12进行键合,使第一晶圆11与第二晶圆12之间形成电连接,构成晶圆组10;
减薄第一晶圆11不与第二晶圆12接触的表面,减薄第二晶圆12不与第一晶圆接触11的表面;
在第二晶圆12减薄后的不具有电路结构的表面形成阻挡层(hard mask)21,在阻挡层21的表面形成光刻胶(PR)22,构成遮罩层20;
曝光光刻胶22,在遮罩层20中形成至少一个切割道30,构成切割图案;
沿切割图案,利用等离子体分段刻蚀、同步切割晶圆组10,将晶圆组10切割透,形成相互分离的部分;
去除所述遮罩层20,清洗相互分离的部分,形成半导体芯片。
在本发明实施例中,应用等离子体切割方法可以避免机械切割法只能切割直线的限制,可以一次性切割光罩定义的任何图案从而得到任何形状和大小的晶粒,使得各种形状、大小甚至功能的芯片产品能够放入同一片晶圆并最大化利用晶圆的表面积。这在多项目晶圆投片时具有重要的意义。
示例2:
对于具有遮光层的晶圆层,也可使用发明实施例提供的方法制作半导体芯片。下面结合图6至图9对另一种半导体芯片制造方法进行介绍,所述方法包括:
将第一晶圆11与第二晶圆12进行键合,将第三晶圆13与第二晶圆12进行键合,使第一晶圆11与第二晶圆12之间、第二晶圆12与第三晶圆13之间均形成电连接,构成晶圆组10;其中,第二晶圆12与第三晶圆13均包含不透光层14;
减薄第一晶圆11不与第二晶圆12接触的表面,减薄第三晶圆13不与第二晶圆12接触的表面;
在第三晶圆13减薄后的表面形成阻挡层(hard mask)21,在阻挡层21的表面形成光刻胶(PR)22,构成遮罩层20;
曝光光刻胶22,在遮罩层20中形成至少一个切割道30,构成切割图案;
沿切割图案,利用等离子体分段刻蚀、同步切割晶圆组10,直至切割至晶圆组10中预设深度时停止,即切割所述晶圆组10的第一部分,此时晶圆组10仍是完整的整体,但在晶圆组10中形成预设深度的切痕;
在晶圆组10没有遮罩层的表面施加压力,使得晶圆组10与所述第一部分对应的第二部分分离,将晶圆组10完全分开,形成相互分离的部分;
去除所述遮罩层20,清洗相互分离的部分,形成半导体芯片。
在本申请所提供的实施例中,应该理解到,所揭露的装置、系统与方法,可以通过其他的方式实现。以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种半导体芯片制造方法,其特征在于,包括:
形成一个由至少两个晶圆层层叠形成的晶圆组;
在所述晶圆组的至少一个表面形成具有切割图案的遮罩层,所述切割图案包括用于同时切割至少两个晶圆层的第一类切割通道,以及用于单独切割一个晶圆层的第二类切割通道;
沿所述第一类切割通道,同步切割所述晶圆组中的至少两个晶圆层,或者沿所述第二类切割通道,单独切割一个所述晶圆层;
所述在所述晶圆组的至少一个表面形成具有切割图案的遮罩层,包括:
在所述晶圆组的第一表面形成具有切割图案的第一遮罩层;
在所述晶圆组的第二表面形成具有切割图案的第二遮罩层,其中,所述第二表面为所述第一表面的相反面;
其中,所述形成具有切割图案的遮罩层,包括:
在所述晶圆组的至少一个表面形成阻挡层,所述阻挡层用于在切割过程中保护所述晶圆组;
在所述阻挡层的表面涂覆光刻胶;
在所述光刻胶上形成所述切割图案。
2.根据权利要求1所述的制造方法,其特征在于,所述沿所述第一类切割通道,同步切割所述晶圆组中的至少两个晶圆层,包括:
沿所述第一类切割通道,利用等离子体刻蚀穿透晶圆组;
或,
沿所述第一类切割通道,利用等离子体刻蚀切割所述晶圆组的第一部分;在晶圆组的表面施加压力使得所述晶圆组与所述第一部分对应的第二部分分离。
3.根据权利要求2所述的制造方法,其特征在于,包括:
在所述利用等离子体刻蚀穿透晶圆组之后,
或,
在所述晶圆组与所述第一部分对应的第二部分分离之后,
分离不同所述晶圆层。
4.根据权利要求1所述的制造方法,其特征在于,所述方法还包括:
在所述沿所述第一类切割通道,同步切割所述晶圆组中的至少两个晶圆层之后,去除晶圆组表面的遮罩层。
5.根据权利要求2所述的制造方法,其特征在于,产生所述等离子体的气体包括以下至少之一:氧气、氮气、氯基气体、氟基气体、惰性气体。
6.根据权利要求1所述的制造方法,其特征在于,所述阻挡层的材料包括以下至少之一:不定性碳、氮氧化硅、氮化硅。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910248959.XA CN109979879B (zh) | 2019-03-29 | 2019-03-29 | 半导体芯片制造方法 |
| CN202210054875.4A CN114530414A (zh) | 2019-03-29 | 2019-03-29 | 半导体芯片制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910248959.XA CN109979879B (zh) | 2019-03-29 | 2019-03-29 | 半导体芯片制造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210054875.4A Division CN114530414A (zh) | 2019-03-29 | 2019-03-29 | 半导体芯片制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109979879A CN109979879A (zh) | 2019-07-05 |
| CN109979879B true CN109979879B (zh) | 2022-02-25 |
Family
ID=67081634
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910248959.XA Active CN109979879B (zh) | 2019-03-29 | 2019-03-29 | 半导体芯片制造方法 |
| CN202210054875.4A Pending CN114530414A (zh) | 2019-03-29 | 2019-03-29 | 半导体芯片制造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210054875.4A Pending CN114530414A (zh) | 2019-03-29 | 2019-03-29 | 半导体芯片制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN109979879B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021138794A1 (en) | 2020-01-07 | 2021-07-15 | Yangtze Memory Technologies Co., Ltd. | Methods for multi-wafer stacking and dicing |
| CN115922923B (zh) * | 2022-12-30 | 2025-07-11 | 苏州隐冠半导体技术有限公司 | 一种压电陶瓷切割方法及切割设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327798A (ja) * | 2003-04-25 | 2004-11-18 | Toshiba Corp | 半導体装置の製造方法 |
| CN104979187A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的分割方法 |
| US9245814B2 (en) * | 2013-04-05 | 2016-01-26 | Hoya Corporation | Substrate assembly, method of manufacturing substrate assembly and method of manufacturing chip package |
| CN107777657A (zh) * | 2016-08-25 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法和电子装置 |
| CN108117042A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
| CN108962821A (zh) * | 2017-05-19 | 2018-12-07 | 正恩科技有限公司 | 用于半导体制程的分离方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1322574C (zh) * | 1999-07-30 | 2007-06-20 | 日本板硝子株式会社 | 在切割区中设置的槽的结构及其应用 |
| JP2003249465A (ja) * | 2002-02-26 | 2003-09-05 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US20130095581A1 (en) * | 2011-10-18 | 2013-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thick window layer led manufacture |
| US9048283B2 (en) * | 2012-06-05 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid bonding systems and methods for semiconductor wafers |
| CN106340571B (zh) * | 2016-09-12 | 2019-05-14 | 华灿光电(浙江)有限公司 | 一种发光二极管及其制作方法 |
| CN109062011A (zh) * | 2018-07-26 | 2018-12-21 | 长鑫存储技术有限公司 | 光刻方法、刻蚀方法及半导体结构 |
-
2019
- 2019-03-29 CN CN201910248959.XA patent/CN109979879B/zh active Active
- 2019-03-29 CN CN202210054875.4A patent/CN114530414A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327798A (ja) * | 2003-04-25 | 2004-11-18 | Toshiba Corp | 半導体装置の製造方法 |
| US9245814B2 (en) * | 2013-04-05 | 2016-01-26 | Hoya Corporation | Substrate assembly, method of manufacturing substrate assembly and method of manufacturing chip package |
| CN104979187A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的分割方法 |
| CN107777657A (zh) * | 2016-08-25 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法和电子装置 |
| CN108117042A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
| CN108962821A (zh) * | 2017-05-19 | 2018-12-07 | 正恩科技有限公司 | 用于半导体制程的分离方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109979879A (zh) | 2019-07-05 |
| CN114530414A (zh) | 2022-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6642127B2 (en) | Method for dicing a semiconductor wafer | |
| CN110574151B (zh) | 用于形成微电子系统或器具的方法 | |
| US6803247B2 (en) | Method for dividing semiconductor wafer | |
| JP3910843B2 (ja) | 半導体素子分離方法及び半導体素子分離装置 | |
| CN103563053B (zh) | 半导体芯片的制造方法 | |
| CN103650128B (zh) | 使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割 | |
| TWI654709B (zh) | 切割晶圓背側上具有焊料凸塊的晶圓 | |
| CN104412377A (zh) | 用于高晶粒破裂强度与清洁侧壁的激光划线及等离子体蚀刻 | |
| CN105359256A (zh) | 用于高管芯破裂强度和平滑的侧壁的激光划片和等离子体蚀刻 | |
| CN104380437A (zh) | 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割 | |
| JP6302644B2 (ja) | ウェーハの加工方法 | |
| JP6730891B2 (ja) | ウエーハの加工方法 | |
| KR100824466B1 (ko) | 레이저 다이싱을 위한 방법 및 장치 | |
| JP6987448B2 (ja) | 小径ウェーハの製造方法 | |
| TWI775973B (zh) | 工件加工方法 | |
| JP2010182753A (ja) | ウエーハの分割方法 | |
| CN109979879B (zh) | 半导体芯片制造方法 | |
| JP6903375B2 (ja) | デバイスチップの製造方法 | |
| CN100505211C (zh) | 半导体芯片和半导体晶片的制造方法 | |
| JP2020102588A (ja) | ウェーハの加工方法 | |
| CN111293069B (zh) | 器件芯片的制造方法 | |
| JP2016058578A (ja) | 分割方法 | |
| JP6573803B2 (ja) | 半導体ウエーハの分割方法 | |
| JP6315470B2 (ja) | 分割方法 | |
| JP2008103433A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |