CN109977069B

CN109977069B - 一种设备

Info

Publication number: CN109977069B
Application number: CN201711459971.2A
Authority: CN
Inventors: 吴君和; 刘品强
Original assignee: Huawei Technologies Co Ltd
Current assignee: XFusion Digital Technologies Co Ltd
Priority date: 2017-12-28
Filing date: 2017-12-28
Publication date: 2021-04-20
Anticipated expiration: 2037-12-28
Also published as: CN109977069A

Abstract

本发明实施例公开了一种设备，属于电子技术领域。所述设备包括一个主节点和至少一个从节点，主节点包括四个主CPU、主PCH、第一CPLD，每个从节点包括四个从CPU、第二CPLD，第一CPLD与主PCH和四个主CPU电性连接，每个从节点中的第二CPLD与四个从CPU电性连接，主节点与每个从节点电性连接；主PCH用于产生PMSYNC信号和第一时钟信号，并将其发送至第一CPLD；第一CPLD用于将接收到PMSYNC信号和第一时钟信号发送至四个主CPU；第二CPLD用于接收主PCH产生的PMSYNC信号，获取第二时钟信号，向四个从CPU发送第二时钟信号，当检测到第二时钟信号的第一类跳变沿时，向四个从CPU发送PMSYNC信号；从CPU用于根据第二时钟信号的第二类跳变沿，接收PMSYNC信号。采用本发明，可以防止PMSYNC信号接收错误。

Description

一种设备

技术领域

本申请涉及电子技术领域，特别涉及一种设备。

背景技术

目前，为了增加服务器的处理能力，可以在服务器中设置有多个节点(比如两个节点)，其中，每个节点可以包括4个中央处理器(Central Processing Unit，CPU)和平台控制单元(Platform Controller Hub，PCH)。另外，可以将其中一个节点设置为主节点，其他节点为从节点。为了防止服务器掉电时内存数据丢失，服务器中往往会设置有掉电时对内存数据进行保存的机制，其中，主节点包括还可以包括状态同步信号驱动器(PMSYNCBUFFER)、从节点还可以包括PMSYNC BUFFER。

具体的，当检测到掉电时，主节点的PCH可以产生状态同步信号(PMSYNC信号)和时钟信号，进而，可以通过主节点中的PMSYNC BUFFER透传给主节点中的4个CPU，并通过主节点中的PMSYNC BUFFER和从节点中的PMSYNC BUFFER透传给从节点中的4个CPU，从而，所有CPU可以通过接收到的PMSYNC信号和时钟信号，得到主PCH产生的PMSYNC信号，进而，可以对当前的内存数据进行保存。

在实现本申请的过程中，发明人发现相关技术至少存在以下问题：

基于上述处理方式，从节点中的CPU通过多个PMSYNC BUFFER才能接收到时钟信号和PMSYNC信号，往往多个PMSYNC BUFFER会造成传输延时，某些情况下，对时钟信号的延迟时长和对PMSYNC信号的延迟时长不一致，这样，从节点的CPU根据接收到的时钟信号的上升沿，接收PMSYNC信号时，会导致时钟信号的上升沿对应PMSYNC信号的跳变沿，从而，导致PMSYNC信号接收错误。

发明内容

为了解决相关技术中存在的PMSYNC信号接收错误的问题，本发明实施例提供了一种设备。所述技术方案如下：

第一方面，提供了一种设备，该设备包括一个主节点和至少一个从节点，主节点包括四个主CPU、主PCH、第一复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)，至少一个从节点中的每个从节点包括四个从CPU、第二CPLD，其中：第一CPLD分别与主PCH和四个主CPU电性连接，至少一个从节点中的每个从节点中的第二CPLD分别与对应从节点中的四个从CPU电性连接，主节点分别与至少一个从节点中的每个从节点电性连接；主PCH，用于产生状态同步PMSYNC信号和第一时钟信号，并将PMSYNC信号和第一时钟信号发送至第一CPLD；第一CPLD，用于将接收到PMSYNC信号和第一时钟信号发送至四个主CPU；至少一个从节点中的每个从节点包括的第二CPLD，用于接收主节点中的主PCH产生的PMSYNC信号，获取对应从节点产生的第二时钟信号，分别向对应从节点中的四个从CPU发送第二时钟信号，并当检测到第二时钟信号的第一类跳变沿时，分别向对应从节点中的四个从CPU发送PMSYNC信号；至少一个从节点中的每个从节点包括的四个从CPU，用于根据接收到的第二时钟信号的第二类跳变沿，接收PMSYNC信号，其中，第一类跳变沿与第二类跳变沿不同。

本发明实施例所示的方案，本发明实施例提供的设备可以称为多路分框式设备，其中，可以是8路分框式设备(此种情况，该设备可以包括一个主节点和一个从节点)、也可以是16路分框式设备(此种情况，该设备可以包括一个主节点和三个从节点)，也可以是32路分框式设备(此种情况，该设备可以包括一个主节点和七个从节点)。也即，该设备可以包括一个主节点和至少一个从节点，主节点可以包括四个主CPU、第一CPLD和主PCH(其中，主CPU可以是主节点中的CPU，第一CPLD可以是主节点中的CPLD，主PCH可以是主节点中的PCH)。其中，第一CPLD可以包括多个输入端和多个输出端，主PCH可以包括多个输出端，主PCH的多个输出端中可以包括PMSYNC信号第一输出端和时钟信号第一输出端。第一CPLD可以通过输入端与主PCH电性连接，通过多个输出端分别与四个主CPU11电性连接。具体的，第一CPLD的第一输入端可以与主PCH的PMSYNC信号第一输出端电性连接，第一CPLD的第二输入端可以与主PCH的时钟信号第一输出端电性连接，第一CPLD的四个输出端中的每个输出端可以与四个主CPU中的一个主CPU电性连接。至少一个从节点中的每个从节点可以包括四个从CPU、第二CPLD(其中，从CPU可以是从节点中的CPU，第二CPLD可以是从节点中的CPLD)，其中，第二CPLD可以包括多个输出端，第二CPLD的四个输出端中的每个输出端可以与对应从节点中的四个从CPU中的一个CPU电性连接。另外，主节点可以与至少一个从节点中的每个从节点通过线缆建立连接。

当设备出现掉电情况时，主PCH可以产生PMSYNC信号和时钟信号(可称为第一时钟信号)，其中，第一时钟信号可以用于四个主CPU接收PMSYNC信号，第一时钟信号也可称为PMSYNC时钟信号。主PCH产生PMSYNC信号和第一时钟信号后，可以通过PMSYNC信号第一输出端将PMSYNC信号发送至第一CPLD，通过时钟信号第一输出端将第一时钟信号发送至第一CPLD。相应的，第一CPLD可以接收主PCH发送的PMSYNC信号和第一时钟信号，进而，可以分别向四个主CPU11发送(或透传)接收到的PMSYNC信号和第一时钟信号。相应的，四个主CPU可以接收第一CPLD发送的PMSYNC信号和第一时钟信号，其中，主PCH到四个主CPU之间的线缆的长度可以小于预设长度阈值。另外，在设备的工作过程中，主PCH可以一直产生第一时钟信号，并可以通过第一CPLD将产生的第一时钟信号透传至四个主CPU，此种情况下，四个主CPU还可以根据第一时钟信号执行其他业务处理。也就是说，该设备在工作过程中，可以一直产生第一时钟信号，当出现掉电情况时，可以产生PMSYNC信号。

对于至少一个从节点中的每个从节点，该从节点中的第二CPLD可以用于获取该从节点产生的时钟信号(可以称为第二时钟信号)，进而，可以将获取到的第二时钟信号分别发送至该从节点中的四个从CPU，相应的，该从节点的四个从CPU可以接收第二CPLD发送的第二时钟信号。除此之外，该从节点中的第二CPLD还可以用于接收主PCH产生的PMSYNC信号，依照主PCH的时序，当检测到第二时钟信号的第一类跳变沿时，可以将接收到的PMSYNC信号分别发送至该从节点中的四个从CPU。相应的，该从节点的四个从CPU可以根据接收到的第二时钟信号，接收第二CPLD发送的PMSYNC信号，即四个从CPU可以在第二时钟信号的第二类跳变沿，对PMSYNC信号进行采样，得到主PCH发送的PMSYNC信号，其中，第一类跳变沿与第二类跳变沿不同，当第一类跳变沿是下降沿时，第二类跳变沿为上升沿，当第一类跳变沿为上升沿时，第二类跳变沿为下降沿。这样，可以使得输入到从CPU的PMSYNC信号的跳变沿发生在第二时钟信号的第一类跳变沿之后，第二类跳变沿之前，即可以防止从CPU接收到的第二时钟信号的第二类跳变沿对应PMSYNC信号的跳变沿，从而，可以防止PMSYNC信号接收错误。

在一种可能的实现方式中，第二时钟信号的频率与第一时钟信号的频率相同。

在一种可能的实现方式中，主节点包括的四个主CPU，用于根据第一时钟信号的第二类跳变沿，接收PMSYNC信号，并对当前的内存数据进行保存；至少一个从节点中的每个从节点包括的四个从CPU，用于根据第二时钟信号的第二类跳变沿，接收PMSYNC信号，并对当前的内存数据进行保存。

本发明实施例所示的方案，主节点1的四个主CPU接收到第一CPLD发送的PMSYNC信号和第一时钟信号后，可以基于接收到的第一时钟信号的第二类跳变沿，接收PMSYNC信号，进而，可以对当前的内存数据进行存储。对于至少一个从节点中的每个从节点，该从节点中的四个从CPU21根据第二时钟信号的第二类跳变沿，接收到PMSYNC信号后，可以对当前的内存数据进行保存。这样，以便下次再次启动时，设备还可以是恢复到掉电前的状态。

在一种可能的实现方式中，第一类跳变沿是下降沿，第二类跳变沿是上升沿。

本发明实施例所示的方案，四个主CPU可以在第一时钟信号的上升沿，接收PMSYNC信号。每个从节点中的第二CPLD可以在对应从节点2本地产生的第二时钟信号的下降沿，向对应从节点中的四个从CPU发送PMSYNC信号，每个从节点中的四个从CPU可以在第二时钟信号的上升沿，接收PMSYNC信号。

在一种可能的实现方式中，设备还包括第三CPLD，其中，第三CPLD设置在杂散信号板(MISC)上；主节点通过第一CPLD、第三CPLD分别与至少一个从节点中每个从节点中的第二CPLD电性连接；至少一个从节点中每个从节点中的第二CPLD，用于通过第一CPLD、第三CPLD接收主节点中的主PCH产生的PMSYNC信号。

本发明实施例所示的方案，主节点和每个从节点可以通过设备包括的第三CPLD电性连接。具体的，第一CPLD还可以包括第五输出端(其中，第五输出端不同于与四个主CPU连接的四个输出端)，第一CPLD的第五输出端可以与第三CPLD3的输入端电性连接(其中，第一CPLD的第五输出端可以通过连接器(CON)与第三CPLD3的输入端电性连接)，第三CPLD3的输出端可以分别与每个从节点中的第二CPLD电性连接。此种情况下，第一CPLD接收到PMSYNC信号后，除了向四个主CPU发送PMSYNC信号外，还可以向第三CPLD发送PMSYNC信号，进而，第三CPLD可以分别向每个从节点中第二CPLD发送PMSYNC信号，即每个从节点中的第二CPLD，可以通过第一CPLD、第三CPLD接收主节点中的主PCH产生的PMSYNC信号。

在一种可能的实现方式中，主节点还包括主NC(节点互联芯片)，至少一个从节点中的每个从节点还包括从NC；主NC分别与主PCH的PMSYNC信号第二输出端、至少一个从节点中每个从节点中的从NC电性连接，至少一个从节点中每个从节点中的从NC与对应从节点中的第二CPLD电性连接；至少一个从节点中每个从节点中的第二CPLD，用于通过主NC、对应从节点中的从NC接收主节点中的主PCH产生的PMSYNC信号。

本发明实施例所示的方案，主节点和每个从节点可以通过主节点中的主NC和从节点中的从NC电性连接。具体的，主PCH还可以包括PMSYNC信号第二输出端，主PCH的PMSYNC信号第二输出端可以与主NC的输入端电性连接，主NC的输出端与每个从节点中的从NC的输入端电性连接，每个从节点中的从NC可以与对应从节点的第二CPLD电性连接。此种情况下，主PCH产生PMSYNC信号后，除了将其发送至第一CPLD，还可以将其发送至主NC。相应的，主NC可以接收主PCH发送的PMSYNC信号，进而，可以将其发送至每个从节点中的从NC。每个从节点中的从NC接收到主NC发送的PMSYNC信号后，可以将其发送至对应从节点的第二CPLD，即每个从节点中的第二CPLD，可以通过主NC、对应从节点中的从NC接收主节点中的主PCH产生的PMSYNC信号。

在一种可能的实现方式中，主NC包括FIFO(First Input First Output，先进先出)；主NC，用于当检测到PMSYNC信号开始标志时，开始接收PMSYNC信号，并将接收到的PMSYNC信号写到FIFO，将接收到的PMSYNC信号发送至至少一个从节点中的每个从节点的从NC，当检测到PMSYNC信号结束标志时，终止接收PMSYNC信号。

本发明实施例所示的方案，主NC可以包括FIFO，其中，FIFO可以用于缓存主NC接收到的PMSYNC信号，可以是1k FIFO，PMSYNC信号中可以包括PMSYNC信号开始标志和PMSYNC信号结束标志。具体的，主PCH向主NC发送PMSYNC信号后，主NC可以通过高频时钟检测到PMSYNC信号中的PMSYNC信号开始标志，进而，可以开始接收PMSYNC信号，并将接收到的PMSYNC信号写到FIFO，将存储到FIFO中的PMSYNC信号发送至每个从节点的从NC，当检测到PMSYNC信号结束标志时，终止接收PMSYNC信号。也就是说，主NC当检测到PMSYNC信号开始标志时，可以开始接收PMSYNC信号，将其存储到FIFO中，当检测到PMSYNC信号结束标志时，可以终止接收PMSYNC信号，并且在接收PMSYNC信号的过程中，可以将接收到的PMSYNC信号发送至每个从节点中的从NC，其中，PMSYNC信号可以是0和1构成的数字信号。另外，主NC中还可以包括NI Module(线缆模块)，即主NC可以通过NI Module将主PCH产生的PMSYNC信号发送至每个从节点中的从NC。

在一种可能的实现方式中，至少一个从节点中的每个从节点包括的第二CPLD，用于接收主节点中的主PCH产生的PMSYNC信号，产生第二时钟信号。

本发明实施例所示的方案，每个从节点本地产生的第二时钟信号可以是从节点中的第二CPLD产生的。此种情况下，每个从节点包括的第二CPLD，可以用于接收主节点中的主PCH产生的PMSYNC信号，并且产生第二时钟信号。另外，在设备的工作过程中，每个从节点中的第二CPLD可以一直产生第二时钟信号，并持续向对应从节点中的四个从CPU发送第二时钟信号。

在一种可能的实现方式中，至少一个从节点中的每个从节点还包括从PCH；至少一个从节点中的每个从节点包括的从PCH，用于产生第二时钟信号，向对应从节点中的第二CPLD发送第二时钟信号；至少一个从节点中的每个从节点包括的第二CPLD，用于接收主节点中的主PCH产生的PMSYNC信号，接收对应从节点中的从PCH发送的第二时钟信号。

本发明实施例所示的方案，每个从节点还可以包括从PCH，其中，从PCH可以是从节点中的PCH。此种情况下，从节点本地产生的第二时钟信号可以是通过从PCH产生的。具体的，每个从节点包括的从PCH24，可以用于产生第二时钟信号，向对应从节点中的第二CPLD发送第二时钟信号。相应的，每个从节点包括的第二CPLD，可以用于接收主节点中的主PCH产生的PMSYNC信号，并可以接收对应从节点中的从PCH发送的第二时钟信号。另外，在设备的工作过程中，每个从节点中的从PCH可以一直产生第二时钟信号，并持续向对应从节点中的第二CPLD发送第二时钟信号，相应的，第二CPLD也可以一直向对应从节点中的四个从CPU发送第二时钟信号。

在一种可能的实现方式中，至少一个从节点中的每个从节点包括的第二CPLD包括FIFO；至少一个从节点中的每个从节点包括的第二CPLD，用于当检测到PMSYNC信号开始标志时，开始接收PMSYNC信号，并将接收到的PMSYNC信号写到FIFO，当检测到PMSYNC信号结束标志时，终止接收PMSYNC信号。

本发明实施例所示的方案，每个从节点包括的第二CPLD可以包括FIFO，其中，FIFO可以用于缓存接收到的主PCH13产生的PMSYNC信号，可以是1k FIFO。具体的，每个从节点中的第二CPLD接收到主PCH发送的PMSYNC信号后，可以通过高频时钟检测到PMSYNC信号中的PMSYNC信号开始标志，进而，可以开始接收PMSYNC信号，并将接收到的PMSYNC信号写到FIFO，当检测到PMSYNC信号结束标志时，终止接收PMSYNC信号，当检测到第二时钟信号的第一类跳变沿时，分别向对应从节点中的四个从CPU发送PMSYNC信号。

本发明实施例提供的技术方案带来的有益效果是：

本发明实施例中，一种设备，该设备包括一个主节点和至少一个从节点，主节点包括四个主中央处理器CPU、主平台控制单元PCH、第一复杂可编程逻辑器件CPLD，至少一个从节点中的每个从节点包括四个从CPU、第二CPLD，其中：第一CPLD分别与主PCH和四个主CPU电性连接，至少一个从节点中的每个从节点中的第二CPLD分别与对应从节点中的四个从CPU电性连接，主节点分别与至少一个从节点中的每个从节点电性连接；主PCH，用于产生状态同步PMSYNC信号和第一时钟信号，并将PMSYNC信号和第一时钟信号发送至第一CPLD；第一CPLD，用于将接收到PMSYNC信号和第一时钟信号分别发送至四个主CPU；至少一个从节点中的每个从节点包括的第二CPLD，用于接收主节点中的主PCH产生的PMSYNC信号，获取对应从节点产生的第二时钟信号，分别向对应从节点中的四个从CPU发送第二时钟信号，并当检测到第二时钟信号的第一类跳变沿时，分别向对应从节点中的四个从CPU发送PMSYNC信号；至少一个从节点中的每个从节点包括的四个从CPU，用于根据第二时钟信号的第二类跳变沿，接收PMSYNC信号，其中，第一类跳变沿与第二类跳变沿不同。这样，可以使得输入到从CPU的PMSYNC信号的跳变沿发生在第二时钟信号的第一类跳变沿之后，第二类跳变沿之前，即可以防止从CPU接收到的第二时钟信号的第二类跳变沿对应PMSYNC信号的跳变沿，从而，可以防止PMSYNC信号接收错误。

附图说明

图1是本发明实施例提供的一种设备示意图；

图2是本发明实施例提供的一种设备示意图；

图3是本发明实施例提供的一种设备示意图；

图4是本发明实施例提供的一种设备示意图；

图5是本发明实施例提供的一种设备示意图；

图6是本发明实施例提供的一种设备示意图；

图7是本发明实施例提供的一种设备示意图；

图8是本发明实施例提供的一种设备示意图；

图9是本发明实施例提供的一种设备示意图。

图例说明

1、主节点 2、从节点

11、主CPU 12、第一CPLD

13、主PCH 14、主NC

21、从CPU 22、第二CPLD

23、从NC 24、从PCH

221、第二CPLD的FIFO 141、主NC的FIFO

具体实施方式

图1是本发明实施例提供的一种设备。参见图1，该设备可以包括一个主节点1和至少一个从节点2，主节点1包括四个主CPU11、第一CPLD12、主PCH13，至少一个从节点中的每个从节点2包括四个从CPU21、第二CPLD22，其中：第一CPLD12分别与主PCH13和四个主CPU11电性连接，至少一个从节点中的每个从节点2中的第二CPLD22分别与对应从节点中的四个从CPU21电性连接，主节点1分别与至少一个从节点中的每个从节点2电性连接；主PCH13，用于产生PMSYNC信号和第一时钟信号，并将PMSYNC信号和第一时钟信号发送至第一CPLD12；第一CPLD12，用于将接收到PMSYNC信号和第一时钟信号发送至四个主CPU11；至少一个从节点中的每个从节点2包括的第二CPLD22，用于接收主节点1中的主PCH13产生的PMSYNC信号，获取对应从节点产生的第二时钟信号，分别向对应从节点中的四个从CPU21发送第二时钟信号，并当检测到第二时钟信号的第一类跳变沿时，分别向对应从节点中的四个从CPU21发送述PMSYNC信号；至少一个从节点中的每个从节点2包括的四个从CPU21，用于根据接收到的第二时钟信号的第二类跳变沿，接收PMSYNC信号，其中，第一类跳变沿与第二类跳变沿不同。

在实施中，本发明实施例提供的设备可以称为多路分框式设备，其中，可以是8路分框式设备(此种情况，该设备可以包括一个主节点和一个从节点)、也可以是16路分框式设备(此种情况，该设备可以包括一个主节点和三个从节点)，也可以是32路分框式设备(此种情况，该设备可以包括一个主节点和七个从节点)。也即，该设备可以包括一个主节点1和至少一个从节点2，主节点1可以包括四个主CPU11、第一CPLD12和主PCH13(其中，主CPU11可以是主节点中的CPU，第一CPLD12可以是主节点中的CPLD，主PCH13可以是主节点中的PCH)。其中，第一CPLD12可以包括多个输入端和多个输出端，主PCH13可以包括多个输出端，主PCH13的多个输出端中可以包括PMSYNC信号第一输出端和时钟信号第一输出端。第一CPLD12可以通过输入端与主PCH13电性连接，通过多个输出端分别与四个主CPU11电性连接。具体的，第一CPLD12的第一输入端可以与主PCH13的PMSYNC信号第一输出端电性连接，第一CPLD12的第二输入端可以与主PCH13的时钟信号第一输出端电性连接，第一CPLD12的四个输出端中的每个输出端可以与四个主CPU11中的一个主CPU11电性连接。至少一个从节点中的每个从节点2可以包括四个从CPU21、第二CPLD22(其中，从CPU21可以是从节点中的CPU，第二CPLD可以是从节点中的CPLD，从节点中的CPU的结构可以是与主节点中的CPU的结构相同)，其中，第二CPLD22可以包括多个输出端，第二CPLD22的四个输出端中的每个输出端可以与对应从节点中的四个从CPU21中的一个CPU21电性连接。另外，主节点1可以与至少一个从节点中的每个从节点2通过线缆建立连接。

当设备出现掉电情况时，主PCH13可以产生PMSYNC信号和时钟信号(可称为第一时钟信号)，其中，第一时钟信号可以用于四个主CPU11接收PMSYNC信号，第一时钟信号也可称为PMSYNC时钟信号。主PCH13产生PMSYNC信号和第一时钟信号后，可以通过PMSYNC信号第一输出端将PMSYNC信号发送至第一CPLD12，通过时钟信号第一输出端将第一时钟信号发送至第一CPLD12。相应的，第一CPLD12可以接收主PCH13发送的PMSYNC信号和第一时钟信号，进而，可以分别向四个主CPU11发送(或透传)接收到的PMSYNC信号和第一时钟信号。相应的，四个主CPU11可以接收第一CPLD12发送的PMSYNC信号和第一时钟信号，其中，主PCH13到四个主CPU11之间的线缆的长度可以小于预设长度阈值。另外，在设备的工作过程中，主PCH13可以一直产生第一时钟信号，并可以通过第一CPLD12将产生的第一时钟信号透传至四个主CPU11，此种情况下，四个主CPU11还可以根据第一时钟信号执行其他业务处理。也就是说，该设备在工作过程中，可以一直产生第一时钟信号，当出现掉电情况时，可以产生PMSYNC信号。

对于至少一个从节点中的每个从节点2，该从节点2中的第二CPLD22可以用于获取该从节点2产生的时钟信号(可以称为第二时钟信号)，进而，可以将获取到的第二时钟信号分别发送至该从节点2中的四个从CPU21，相应的，该从节点2的四个从CPU21可以接收第二CPLD22发送的第二时钟信号。除此之外，该从节点2中的第二CPLD22还可以用于接收主PCH13产生的PMSYNC信号，依照主PCH13的时序，当检测到第二时钟信号的第一类跳变沿时，可以将接收到的PMSYNC信号分别发送至该从节点2中的四个从CPU21。相应的，该从节点2的四个从CPU21可以根据接收到的第二时钟信号，接收第二CPLD22发送的PMSYNC信号，即四个从CPU21可以在第二时钟信号的第二类跳变沿，对PMSYNC信号进行采样，得到主PCH13发送的PMSYNC信号，其中，第一类跳变沿与第二类跳变沿不同，当第一类跳变沿是下降沿时，第二类跳变沿为上升沿，当第一类跳变沿为上升沿时，第二类跳变沿为下降沿。

可选的，第二时钟信号的频率可以与第一时钟信号的频率相同。

可选的，PMSYNC信号可以用于触发主CPU11和至少一个从节点中的每个从节点2中的四个从CPU21保存当前的内存数据。相应的，主节点1包括的四个主CPU11，用于根据第一时钟信号的第二类跳变沿，接收PMSYNC信号，并对当前的内存数据进行保存；至少一个从节点中的每个从节点2包括的四个从CPU21，用于根据第二时钟信号的第二类跳变沿，接收PMSYNC信号，并对当前的内存数据进行保存。

在实施中，主节点1的四个主CPU11接收到第一CPLD12发送的PMSYNC信号和第一时钟信号后，可以基于接收到的第一时钟信号的第二类跳变沿，接收PMSYNC信号，进而，可以对当前的内存数据进行存储。对于至少一个从节点中的每个从节点2，该从节点2中的四个从CPU21根据第二时钟信号的第二类跳变沿，接收到PMSYNC信号后，可以对当前的内存数据进行保存。这样，以便下次再次启动时，设备还可以是恢复到掉电前的状态。

可选的，第一类跳变沿可以是下降沿，第二类跳变沿可以是上升沿，即四个主CPU11可以在第一时钟信号的上升沿，接收PMSYNC信号。每个从节点2中的第二CPLD22可以在对应从节点2本地产生的第二时钟信号的下降沿，向对应从节点2中的四个从CPU21发送PMSYNC信号，每个从节点2中的四个从CPU21可以在第二时钟信号的上升沿，接收PMSYNC信号。

可选的，基于主节点1与每个从节点2电性连接的方式不同，主节点1与每个从节点2的连接方式可以多种多样，以下给出了几种不同的连接方式：

方式一，如图2所示，该设备还可以包括第三CPLD3，其中，第三CPLD设置在MISC4上；主节点1可以通过第一CPLD12、第三CPLD3分别与至少一个从节点中每个从节点2中的第二CPLD22电性连接；至少一个从节点中每个从节点2中的第二CPLD22，用于通过第一CPLD12、第三CPLD3接收主节点1中的主PCH13产生的PMSYNC信号。

在实施中，主节点1和每个从节点2可以通过设备包括的第三CPLD3电性连接。具体的，第一CPLD12还可以包括第五输出端(其中，第五输出端不同于与四个主CPU11连接的四个输出端)，第一CPLD12的第五输出端可以与第三CPLD3的输入端电性连接(其中，第一CPLD12的第五输出端可以通过连接器(CON)与第三CPLD3的输入端电性连接)，第三CPLD3的输出端可以分别与每个从节点2中的第二CPLD22电性连接。此种情况下，第一CPLD12接收到PMSYNC信号后，除了向四个主CPU11发送PMSYNC信号外，还可以向第三CPLD3发送PMSYNC信号，进而，第三CPLD3可以分别向每个从节点2中第二CPLD22发送PMSYNC信号，即每个从节点2中的第二CPLD22，可以通过第一CPLD12、第三CPLD3接收主节点1中的主PCH13产生的PMSYNC信号。

方式二，如图3所示，主节点1还可以包括主NC14，至少一个从节点中的每个从节点2还可以包括从NC23，其中，主NC14可以是主节点中的NC，从NC可以是从节点中的NC；主NC14可以分别与主PCH13的PMSYNC信号第二输出端、至少一个从节点中每个从节点2中的从NC23电性连接，至少一个从节点中每个从节点2中的从NC23可以与对应从节点2中的第二CPLD22电性连接；至少一个从节点中每个从节点2中的第二CPLD，可以用于通过主NC14、对应从节点2中的从NC23接收主节点1中的主PCH13产生的PMSYNC信号。

在实施中，主节点1和每个从节点2可以通过主节点1中的主NC14和从节点2中的从NC23电性连接。具体的，主PCH13还可以包括PMSYNC信号第二输出端，主PCH13的PMSYNC信号第二输出端可以与主NC14的输入端电性连接，主NC14的输出端与每个从节点2中的从NC23的输入端电性连接，每个从节点2中的从NC23可以与对应从节点的第二CPLD22电性连接。此种情况下，主PCH13产生PMSYNC信号后，除了将其发送至第一CPLD12，还可以将其发送至主NC14。相应的，主NC14可以接收主PCH13发送的PMSYNC信号，进而，可以将其发送至每个从节点2中的从NC23。每个从节点2中的从NC23接收到主NC14发送的PMSYNC信号后，可以将其发送至对应从节点的第二CPLD22，即每个从节点2中的第二CPLD22，可以通过主NC14、对应从节点中的从NC23接收主节点1中的主PCH13产生的PMSYNC信号。

可选的，如图4所示，主节点1可以包括多个主NC14，每个从节点2可以包括多个从NC23，其中，从NC23的数量与主NC14的数量相同，比如，主节点1可以包括两个主NC14，从节点2可以包括两个从NC23，这样，当某个主NC14或从NC23发生故障时，另一个主NC14或从NC23可以正常工作，以便设备可以正常工作，即可以执行掉电保存存储数据的功能。具体的，主PCH13的PMSYNC信号第二输出端可以分别与两个主NC14的输入端电性连接，两个主NC14中每个主NC14的输出端与每个从节点2中的两个从NC23中的一个从NC23的输入端电性连接，每个从节点2中的两个从NC23可以与对应从节点的第二CPLD22电性连接。此种情况下，主PCH13产生PMSYNC信号后，除了将其发送至第一CPLD12，还可以将其发送至两个主NC14。相应的，两个主NC14可以接收主PCH13发送的PMSYNC信号，进而，每个主NC14可以将PMSYNC信号发送至每个从节点2中与其电性连接的从NC23。每个从节点2中的两个从NC23接收到PMSYNC信号后，可以将其发送至对应从节点的第二CPLD22。

可选的，如图5所示，主NC14可以包括FIFO141，其中，FIFO141是存储器件；主NC14，可以用于当检测到PMSYNC信号开始标志时，开始接收PMSYNC信号，并将接收到的PMSYNC信号写到FIFO，将接收到的PMSYNC信号发送至至少一个从节点中的每个从节点的从NC，当通过检测器件检测到PMSYNC信号结束标志时，终止接收PMSYNC信号。

在实施中，主NC14可以包括FIFO141，其中，FIFO141可以用于缓存主NC接收到的PMSYNC信号，可以是1k FIFO，PMSYNC信号中可以包括PMSYNC信号开始标志和PMSYNC信号结束标志。具体的，主PCH13向主NC14发送PMSYNC信号后，主NC14可以通过高频时钟检测到PMSYNC信号中的PMSYNC信号开始标志，进而，可以开始接收PMSYNC信号，并将接收到的PMSYNC信号写到FIFO，将存储到FIFO中的PMSYNC信号发送至每个从节点2的从NC23，当检测到PMSYNC信号结束标志时，终止接收PMSYNC信号。也就是说，主NC14当检测到PMSYNC信号开始标志时，可以开始接收PMSYNC信号，将其存储到FIFO中，当检测到PMSYNC信号结束标志时，可以终止接收PMSYNC信号，并且在接收PMSYNC信号的过程中，可以将接收到的PMSYNC信号发送至每个从节点2中的从NC23，其中，PMSYNC信号可以是0和1构成的数字信号。另外，主NC中还可以包括NI Module(线缆模块)，即主NC可以通过NI Module将主PCH13产生的PMSYNC信号发送至每个从节点2中的从NC23。

另外，每个从节点2的从NC还可以包括缓存器(BUFFER)，其中，该BUFFER可以用于缓存主NC14发送的PMSYNC信号，该BUFFER可以是1k bit IO BUFFER。具体的，主NC14向每个从节点2中的从NC23发送PMSYNC信号后，从NC23可以接收PMSYNC信号，并将其存储到BUFFER中，进而，可以将BUFFER中的缓存的PMSYNC信号发送至对应从节点中的第二CPLD。此外，主NC14也可以包括BUFFER、从NC23中还可以包括FIFO，即主NC14和从NC23的内部结构可以相同，只是主NC14中的BUFFER不工作，从NC23中的FIFO不工作。

可选的，每个从节点2产生的第二时钟信号可以是通过从节点内的第二CPLD产生的，相应的，至少一个从节点中的每个从节点2包括的第二CPLD22，可以用于接收主节点1中的主PCH13产生的PMSYNC信号，产生第二时钟信号。

在实施中，每个从节点2本地产生的第二时钟信号可以是从节点2中的第二CPLD22产生的。此种情况下，每个从节点2包括的第二CPLD22，可以用于接收主节点1中的主PCH13产生的PMSYNC信号，并且产生第二时钟信号。另外，在设备的工作过程中，每个从节点2中的第二CPLD22可以一直产生第二时钟信号，并持续向对应从节点中的四个从CPU发送第二时钟信号。

可选的，如图6所示，至少一个从节点中的每个从节点2还可以包括从PCH24；至少一个从节点中的每个从节点2包括的从PCH24，可以用于产生第二时钟信号，向对应从节点中的第二CPLD发送第二时钟信号；至少一个从节点中的每个从节点2包括的第二CPLD22，可以用于接收主节点1中的主PCH13产生的PMSYNC信号，接收对应从节点2中的从PCH24发送的第二时钟信号。

在实施中，每个从节点2还可以包括从PCH24，其中，从PCH24可以是从节点中的PCH。此种情况下，从节点本地产生的第二时钟信号可以是通过从PCH24产生的。具体的，每个从节点2包括的从PCH24，可以用于产生第二时钟信号，向对应从节点中的第二CPLD22发送第二时钟信号。相应的，每个从节点2包括的第二CPLD22，可以用于接收主节点1中的主PCH13产生的PMSYNC信号，并可以接收对应从节点2中的从PCH24发送的第二时钟信号。另外，在设备的工作过程中，每个从节点2中的从PCH24可以一直产生第二时钟信号，并持续向对应从节点中的第二CPLD22发送第二时钟信号，相应的，第二CPLD22也可以一直向对应从节点中的四个从CPU发送第二时钟信号。

可选的，如图7所示，至少一个从节点中的每个从节点2包括的第二CPLD22包括FIFO221；至少一个从节点中的每个从节点2包括的第二CPLD22，可以用于当检测到PMSYNC信号开始标志时，开始接收PMSYNC信号，并将接收到的PMSYNC信号写到FIFO，当检测到PMSYNC信号结束标志时，终止接收PMSYNC信号。

在实施中，每个从节点2包括的第二CPLD22可以包括FIFO221，其中，FIFO221可以用于缓存接收到的主PCH13产生的PMSYNC信号，可以是1k FIFO。具体的，每个从节点2中的第二CPLD22接收到主PCH13发送的PMSYNC信号后，可以通过高频时钟检测到PMSYNC信号中的PMSYNC信号开始标志，进而，可以开始接收PMSYNC信号，并将接收到的PMSYNC信号写到FIFO，当检测到PMSYNC信号结束标志时，终止接收PMSYNC信号，当检测到第二时钟信号的第一类跳变沿时，分别向对应从节点中的四个从CPU发送PMSYNC信号。

另外，主节点包含的器件以及各器件之前的连接关系可以与从节点包含的器件以及各器件之前的连接关系相同，某些情况下，其中的某些器件可以不工作。这样，当主节点切换为从节点，从节点切换为主节点时，设备依然可以正常执行掉电保存内存数据的功能。另外，本方案的具体实现可以如图8或图9所示所示，其中，带有“*”的电阻表示电路中可以不包含该电阻，字符ohm表示欧姆，TXB0108是一种电平转换器，V_VCC_F1_1V8表示1.8伏特的上拉电压。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明一个实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种电子设备，其特征在于，所述电子设备包括一个主节点和至少一个从节点，所述主节点包括四个主中央处理器CPU、主平台控制单元PCH、第一复杂可编程逻辑器件CPLD，所述至少一个从节点中的每个从节点包括四个从CPU、第二CPLD，其中：

所述第一CPLD分别与所述主PCH和所述四个主CPU电性连接，所述至少一个从节点中的每个从节点中的第二CPLD分别与对应从节点中的四个从CPU电性连接，所述主节点分别与所述至少一个从节点中的每个从节点电性连接；

所述主PCH，用于产生状态同步PMSYNC信号和第一时钟信号，并将所述PMSYNC信号和第一时钟信号发送至所述第一CPLD；

所述第一CPLD，用于将接收到所述PMSYNC信号和第一时钟信号发送至所述四个主CPU；

所述至少一个从节点中的每个从节点包括的第二CPLD，用于接收所述主节点中的主PCH产生的所述PMSYNC信号，获取对应从节点产生的第二时钟信号，分别向对应从节点中的四个从CPU发送所述第二时钟信号，并当检测到所述第二时钟信号的第一类跳变沿时，分别向对应从节点中的四个从CPU发送所述PMSYNC信号；

所述至少一个从节点中的每个从节点包括的四个从CPU，用于根据接收到的第二时钟信号的第二类跳变沿，接收所述PMSYNC信号，其中，第一类跳变沿与第二类跳变沿不同。

2.根据权利要求1所述的电子设备，其特征在于，所述第二时钟信号的频率与所述第一时钟信号的频率相同。

3.根据权利要求1所述的电子设备，其特征在于，所述主节点包括的四个主CPU，用于根据所述第一时钟信号的第二类跳变沿，接收所述PMSYNC信号，并对当前的内存数据进行保存；

所述至少一个从节点中的每个从节点包括的四个从CPU，用于根据所述第二时钟信号的第二类跳变沿，接收所述PMSYNC信号，并对当前的内存数据进行保存。

4.根据权利要求1所述的电子设备，其特征在于，所述第一类跳变沿是下降沿，第二类跳变沿是上升沿。

5.根据权利要求1所述的电子设备，其特征在于，所述电子设备还包括第三CPLD，其中，所述第三CPLD设置在杂散信号板MISC上；

所述主节点中的所述第一CPLD通过所述第三CPLD分别与所述至少一个从节点中每个从节点中的第二CPLD电性连接；

所述至少一个从节点中每个从节点中的第二CPLD，用于通过所述第一CPLD、所述第三CPLD接收所述主节点中的主PCH产生的所述PMSYNC信号。

6.根据权利要求1所述的电子设备，其特征在于，所述主节点还包括主节点互联芯片NC，所述至少一个从节点中的每个从节点还包括从NC；

所述主NC分别与所述主PCH的PMSYNC信号第二输出端、所述至少一个从节点中每个从节点中的从NC电性连接，所述至少一个从节点中每个从节点中的从NC与对应从节点中的第二CPLD电性连接；

所述至少一个从节点中每个从节点中的第二CPLD，用于通过所述主NC、对应从节点中的从NC接收所述主节点中的主PCH产生的所述PMSYNC信号。

7.根据权利要求6所述的电子设备，其特征在于，所述主NC包括缓存器件FIFO；

所述主NC，用于当检测到PMSYNC信号开始标志时，开始接收所述PMSYNC信号，并将接收到的所述PMSYNC信号写到FIFO，将接收到的所述PMSYNC信号发送至所述至少一个从节点中的每个从节点的从NC，当检测到PMSYNC信号结束标志时，终止接收所述PMSYNC信号。

8.根据权利要求1-7任意一项所述的电子设备，其特征在于，所述至少一个从节点中的每个从节点包括的第二CPLD，用于接收所述主节点中的主PCH产生的所述PMSYNC信号，产生第二时钟信号。

9.根据权利要求1-7任意一项所述的电子设备，其特征在于，所述至少一个从节点中的每个从节点还包括从PCH；

所述至少一个从节点中的每个从节点包括的从PCH，用于产生所述第二时钟信号，向对应从节点中的第二CPLD发送所述第二时钟信号；

所述至少一个从节点中的每个从节点包括的第二CPLD，用于接收所述主节点中的主PCH产生的所述PMSYNC信号，接收对应从节点中的从PCH发送的所述第二时钟信号。

10.根据权利要求1-7任意一项所述的电子设备，其特征在于，所述至少一个从节点中的每个从节点包括的第二CPLD包括缓存器件FIFO；

所述至少一个从节点中的每个从节点包括的第二CPLD，用于当检测到PMSYNC信号开始标志时，开始接收所述PMSYNC信号，并将接收到的所述PMSYNC信号写到FIFO，当检测到PMSYNC信号结束标志时，终止接收所述PMSYNC信号。