CN109947226A - 一种mcu芯片的uart唤醒电路 - Google Patents

Abstract

本发明公开了一种MCU芯片的UART唤醒电路，包括时钟开启模块、信号滤波模块与唤醒检测模块，所述时钟开启模块连接UART外部接收PAD，其包括寄存器一、锁存器与门电路，时钟开启模块在接收到有效跳变沿时，开启内部时钟和UART模块时钟，以接收UART外部PAD的信息；信号滤波模块与时钟开启模块连接，其对外部PAD起到滤波作用，信号滤波模块在输入信号不是有效信号时，发出控制信号至时钟开启模块并让其关闭时钟，信号滤波模块内部具有同步电路、延时电路、滤波电路以及干扰标志产生电路。本发明在无时钟的深度睡眠模式下，能够实现快速唤醒，且不会丢失任何通信数据，可以定制唤醒匹配数据，并且能够防止误唤醒的现象。

Description

一种MCU芯片的UART唤醒电路

技术领域

本发明涉及电子电路领域，具体为一种MCU芯片的UART唤醒电路。

背景技术

UART通信模块是MCU芯片基础的模块。随着MCU在手持设备、物联网设备和可穿戴设备的应用越来越广泛，对低功耗需求也是愈发强烈。MCU芯片的低功耗模式一般分为睡眠模式和深度睡眠模式，睡眠模式只是关闭内核时钟，外设时钟可以打开，很容易实现UART接收数据唤醒，但是不关闭外设时钟，其功耗很难满足长期的睡眠模式，远高于深度睡眠模式；深度睡眠模式一般情况会关闭除了低速时钟外的所有时钟，其功耗更低，应用上也迫切需要一种唤醒方式，通过UART接口给MCU发送特定数据来唤醒处于深度睡眠模式的MCU。由于深度睡眠模式下，无法给UART模块提供时钟，因此需要一种可靠的UART唤醒电路。

发明内容

本发明的目的在于提供一种MCU芯片的UART唤醒电路，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种MCU芯片的UART唤醒电路，包括时钟开启模块、信号滤波模块与唤醒检测模块，所述时钟开启模块连接UART外部接收PAD，其包括寄存器一、锁存器与门电路，时钟开启模块在接收到有效跳变沿时，开启内部时钟和UART模块时钟，以接收UART外部PAD的信息，外部PAD经过门电路直接送入寄存器的时钟端，实现当外部PAD从1变成0时，形成一个触发让寄存器的输出变成1，达到在没有时钟的条件下时钟控制使能变成1的目的，另外方面，在寄存器输出清零逻辑在复位端进行实现，当来毛刺干扰、进入深度睡眠和唤醒对比数据不通过时，引起寄存器的复位，清零寄存器，使得时钟控制使能变成0；模块内部的锁存器，是为了防止时钟关闭产生毛刺专门加入的，当时钟信号为低电平时，时钟控制信号才能变化；信号滤波模块与时钟开启模块连接，其对外部PAD起到滤波作用，信号滤波模块在输入信号不是有效信号时，发出控制信号至时钟开启模块并让其关闭时钟，信号滤波模块内部具有同步电路、延时电路、滤波电路以及干扰标志产生电路，外部PAD首先经过两个寄存器的同步采样，解决输入PAD变化导致寄存器亚稳态的问题，经过同步后的PAD信号，送入滤波电路，滤波电路是先用寄存器进行1拍延时信号和延时前的信号，两者同为1才为1，同为0输出才为0，那么会滤除只有1个1或者1个0的输入信号。在时钟启动模块打开时钟控制信号后，延时一段时间去检测经过滤波之后的信号，如果还是为高电平，那么外部PAD是干扰信号；如果是低电平，那么是正常信号。本发明中的延时电路，实现一种从打开时钟控制信号开始的延时，直接采用时钟控制信号作为延时电路的复位端，当时钟控制信号打开后复位释放开始延时。延时指定时钟周期后，判断经过滤波的PAD信号，检查是否为干扰信号。干扰标志产生电路采用一个寄存器来实现，在指定延时时间，当经过滤波的信号，存在干扰，寄存器会锁定产生一个干扰标志信号。

优选的，唤醒检测模块与信号滤波模块连接，唤醒检测模块包括目标寄存器与接收数据寄存器，唤醒检测模块接收外部PAD接收的信息，并将其与内部设定期望唤醒数据进行对比，接收寄存器在特定的时刻点对经过滤波后外部PAD的信号进行采样，得到接收数据，和目标寄存器进行一一比较后，如果比较通过产生中断信号，否则产生匹配失败信号。

优选的，唤醒检测模块在对比通过时向内核发出中断，同时唤醒时钟和内核，唤醒检测模块在对比不通过时不会唤醒内核，其关闭时钟继续进入深度睡眠模式。

优选的，信号滤波模块把外部PAD信号经过同步电路同步后，只有在有效电平大于1个时钟的信号才能通过，另外在延时电路的特定延时后，检查滤波电路输出电平的有效性。

优选的，唤醒检测模块采用外部PAD输入直接连接寄存器一的时钟端，寄存器一的输出端再经过锁存器后打开内部时钟。

与现有技术相比，本发明的有益效果是：

本发明在无时钟的深度睡眠模式下，能够实现快速唤醒，且不会丢失任何通信数据；可以定制唤醒匹配数据，并且能够防止误唤醒的现象。

附图说明

图1为本发明的整体电路框图；

图2为本发明时钟开启模块的电路图；

图3为本发明信号滤波模块实施图；

图4为本发明唤醒检测模块实施图。

图中：1、时钟开启模块；101、寄存器一；102、锁存器；2、信号滤波模块；201、同步电路；202、延时电路；203、二选一选择器一；204、二选一选择器二；205、寄存器二；206、寄存器三；207、寄存器四；208、寄存器五；3、唤醒检测模块；301、目标寄存器；302、接收数据寄存器；303、二选一选择器三。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1-4，本发明提供的一种技术方案：一种MCU芯片的UART唤醒电路，包括时钟开启模块1、信号滤波模块2与唤醒检测模块3，所述时钟开启模块1连接UART外部接收PAD，其包括寄存器一101、锁存器102与门电路，时钟开启模块1在接收到有效跳变沿时，开启内部时钟和UART模块时钟，以接收UART外部PAD的信息；所述信号滤波模块2与时钟开启模块1连接，其对外部PAD起到滤波作用，信号滤波模块2在输入信号不是有效信号时，发出控制信号至时钟开启模块1并让其关闭时钟，信号滤波模块2内部具有同步电路201、延时电路202、滤波电路以及干扰标志产生电路。

唤醒检测模块3与信号滤波模块2连接，唤醒检测模块3包括目标寄存器301与接收数据寄存器302，唤醒检测模块3接收外部PAD接收的信息，并将其与内部设定期望唤醒数据进行对比。

唤醒检测模块3在对比通过时向内核发出中断，同时唤醒时钟和内核，唤醒检测模块3在对比不通过时不会唤醒内核，其关闭时钟继续进入深度睡眠模式。

信号滤波模块2还包括二选一选择器一203、二选一选择器二204、寄存器二205、寄存器三206、寄存器四207与寄存器五208，信号滤波模块2把外部PAD信号经过同步电路201同步后，只有在有效电平大于1个时钟的信号才能通过，另外在延时电路202的特定延时后，检查滤波电路输出电平的有效性。

唤醒检测模块3还包括二选一选择器三303，唤醒检测模块采用外部PAD输入直接连接寄存器一101的时钟端，寄存器一101的输出端再经过锁存器后打开内部时钟。

在进入深度睡眠之前，需要打开UART深度睡眠唤醒的使能，配置唤醒匹配的目标数据；接着，进入深度睡眠模式后，关闭时钟控制使能，达到模拟时钟模块源头关闭，以至MCU内部时钟全部关闭；然后，开始检测UART外部PAD，当接收到UART外部PAD的下降沿，开启时钟控制使能，以打开内部时钟和UART模块时钟；对外部PAD接收到信号进行低电平检测，滤波后仍然是低电平的，表示为有效电平，进入到下一步，如果滤波后是高电平，表示为干扰信号，从而重新关闭内部时钟。

唤醒检测模块3接收外部PAD的数据，等待一整帧的数据接收完毕后，和唤醒比配的目标数据进行对比，如果匹配向内核发出中断，唤醒MCU；如果不匹配，重新关闭时钟使能和进入深度睡眠模式。

工作原理：在时钟开启模块1内部，由一个寄存器一101、一个锁存器102和几个门电路组成。外部PAD经过反相器送入寄存器一101的时钟端，实现当外部PAD从1变成0后形成一个时钟，把寄存器一101的D端数据送入到输出端Q，当UART的低功耗唤醒使能打开时，寄存器一101的D端信号为1，当PAD从1变成0时，输出端Q变成1；经过和时钟软件使能相或送入锁存器102的D端，由于输出时钟控制使能为低电平时，Clk信号为0，所以当输出时钟控制使能为低电平时候，锁存器102的使能EN是打开的，只要或门输出为高电平，时钟控制使能就为高电平。匹配失败信号、低功耗脉冲信号和干扰标志信号经过或门后，直接连接寄存器一101的复位端，达到三者有任何一个信号有效，可以使得寄存器一101的输出变成0，当或门输出为0后，锁存器102的使能EN为Clk取反，只有在Clk为0时，输出信号时钟控制使能才会变成0，防止了时钟关闭时产生毛刺。

在信号滤波模块2内部，由同步电路201、延时电路202、滤波电路和干扰标志产生电路组成。外部PAD首先经过同步电路201中的两个寄存器的同步采样，送入滤波电路，滤波电路是先用寄存器二205进行1拍延时信号和同步电路201的输出信号，两者相或和相与；寄存器三206输出反馈到二选一选择器一203的选择端，当寄存器三206输出值为0时，二选一选择器一203选择相与的输入，也就是说只有当寄存器二205和同步电路201输出信号都为1时，寄存器三206输出才能改变成1，否则还是保持为0；当寄存器三206输出值为1时，二选一选择器一203选择相或的输入，也就是说只有当寄存器二205和同步电路201输出信号都为0时，寄存器三206才能改变成0，否则寄存器三206还是输出为1。也就是寄存器二205和同步电路201输出信号两者不同时，寄存器三206的输出不会改变，以此达到滤波的效果。延时电路202中的寄存器直接采用时钟控制信号作为复位端，当时钟控制信号为0，寄存器一直处于复位，当时钟控制信号为1，复位释放。本实施实例用了4拍时钟周期的延时，在复位释放后需要4拍时钟周期的延时，延时电路202才能输出为1，延时电路202的输出一方面经过取反，另一方经过寄存器四207打一拍，两者送入与门，输出一个从时钟控制信号从0变成1的时刻点后，延时4拍后的脉冲信号，脉冲持续时间为1个时钟周期。与门输出为延时脉冲信号，和滤波后PAD信号相与后，接入二选一选择器二204的选择端；表示只有当延时脉冲来了之后检查滤波后PAD信号，如果PAD信号为1，二选一选择器二204的选择端变成1，选择1’b1的输入端，当时钟来了之后，寄存器五208的输出变成1，当寄存器五208变成1后，下一个时钟二选一选择器二204的选择端即使为0，寄存器五208的D端选择输出Q端，所以寄存器五208的值会一直保持1，产生干扰标志信号。

在唤醒匹配模块3内部，由目标寄存器301和接收数据寄存器302组成，接收数据寄存器302为UART Bit0的接收寄存器，采用比特计数器BitCnt等于0和波特率计算器BRCnt为0.5BR进行相与后，送入二选一选择器三303的选择端，只有当两者都为1时，打开二选一选择器选择滤波后的PAD信号，接收数据寄存器302采样滤波后的PAD信号。也就是说，接收数据寄存器302在比特计数器BitCnt为0而且在一个UART ETU的中间位置，对滤波后的PAD信号就行采样，得到接收位0数据，而目标寄存器301存放了期望位0数据，两者送入异或门进行比较得到位0的结果，同理得到位1、位2等结果，把各个结果进行相或，如果没有任何一个不同，输出唤醒信号为1，匹配失败信号为0。如果有1个信号不同，输出唤醒信号为0，匹配失败信号为1，达到只有和目标寄存器全部相同才产生中断信号。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (5)

1.一种MCU芯片的UART唤醒电路，其特征在于，包括时钟开启模块、信号滤波模块与唤醒检测模块，所述时钟开启模块连接UART外部接收PAD，其包括寄存器一、锁存器与门电路，时钟开启模块在接收到有效跳变沿时，开启内部时钟和UART模块时钟，以接收UART外部PAD的信息；所述信号滤波模块与时钟开启模块连接，其对外部PAD起到滤波作用，信号滤波模块在输入信号不是有效信号时，发出控制信号至时钟开启模块并让其关闭时钟，信号滤波模块内部具有同步电路、延时电路、滤波电路以及干扰标志产生电路。

2.根据权利要求1所述的一种MCU芯片的UART唤醒电路，其特征在于：所述唤醒检测模块与信号滤波模块连接，唤醒检测模块包括目标寄存器与接收数据寄存器，唤醒检测模块接收外部PAD接收的信息，并将其与内部设定期望唤醒数据进行对比。

3.根据权利要求1所述的一种MCU芯片的UART唤醒电路，其特征在于：所述唤醒检测模块在对比通过时向内核发出中断，同时唤醒时钟和内核，唤醒检测模块在对比不通过时不会唤醒内核，其关闭时钟继续进入深度睡眠模式。

4.根据权利要求1所述的一种MCU芯片的UART唤醒电路，其特征在于：所述信号滤波模块把外部PAD信号经过同步电路同步后，只有在有效电平大于1个时钟的信号才能通过，另外在延时电路的特定延时后，检查滤波电路输出电平的有效性。

5.根据权利要求1所述的一种MCU芯片的UART唤醒电路，其特征在于：所述唤醒检测模块采用外部PAD输入直接连接寄存器一的时钟端，寄存器一的输出端再经过锁存器后打开内部时钟。