[go: up one dir, main page]

CN109947165A - 电压基准源电路及低功耗电源系统 - Google Patents

电压基准源电路及低功耗电源系统 Download PDF

Info

Publication number
CN109947165A
CN109947165A CN201910100081.5A CN201910100081A CN109947165A CN 109947165 A CN109947165 A CN 109947165A CN 201910100081 A CN201910100081 A CN 201910100081A CN 109947165 A CN109947165 A CN 109947165A
Authority
CN
China
Prior art keywords
tube
pmos tube
nmos tube
drain electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910100081.5A
Other languages
English (en)
Inventor
程珍娟
张靖恺
田锦程
蒋新喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dun Tai Electronics Co Ltd
FocalTech Systems Ltd
Original Assignee
Dun Tai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dun Tai Electronics Co Ltd filed Critical Dun Tai Electronics Co Ltd
Priority to CN201910100081.5A priority Critical patent/CN109947165A/zh
Priority to TW108108747A priority patent/TWI692923B/zh
Publication of CN109947165A publication Critical patent/CN109947165A/zh
Priority to PCT/CN2020/077287 priority patent/WO2020156588A1/zh
Priority to US17/389,580 priority patent/US11966245B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/468—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种电压基准源电路，用于产生一基准电压，该电压基准源电路包括依次电连接的启动电路、电流产生电路以及输出电压基准电路，该启动电路用于为该电压基准源电路提供启动电压和电流，以避免该电压基准源电路工作在零状态区，该电流产生电路用于为该输出电压基准电路产生工作电流，该输出电压基准电路用于根据该电流产生电路输出的工作电流实现零温度系数的基准电压输出。本发明还提供一种低功耗电源系统。该电压基准源电路及具有该电压基准源电路的低功耗电源系统，电路结构简单、抗噪声能力强、高稳定性且具有高性能。

Description

电压基准源电路及低功耗电源系统
技术领域
本发明涉及电源技术领域，尤其涉及一种电压基准源电路及低功耗电源系统。
背景技术
在消费类电子产品中，电池是电路系统的供电来源，为了提高电池的使用时间，一个方面就是降低降低电路系统在部分模式下的功耗，延长电池的使用寿命。
电源系统主要包括电压基准电路以及电压调节器电路，在低功耗模式应用下，为了降低功耗，目前常用的方案之一是降低电压基准电路的功耗，以及需要常开启电压调节器电路。虽然降低了功耗，但是同时会损失电路的性能，抗噪声能力，在非低功耗模式工作时，电源系统的性能达不到设计要求。
本发明提出了一种超低功耗的电源系统方案。在低功耗模式下，电源系统功耗非常低，在正常工作模式下，通过系统控制进入正常工作模式电源系统，为整个系统提供高稳定性，高抗噪能力，以及高系能的电源。
电源系统中常用的参考电压源Band gap，如图1所示，利用VBE的负温度系数以及△VBE＝k*VT的正温度系数，进行温度补偿之后，可以得到零温度系数，且在能隙附近的参考电压VREF。为了满足低功耗要求，必然要降低Bandgap core的电流。但是已经有文献指出，在Bandgap core的电流降低时，Bandgap电路的抗噪声能力非常差，衬底噪声或者电源噪声，均容易引起Bandgap的电压震荡下降。所以在有噪声的系统中，低功耗的能隙结构的Bandgap功耗无法做到几十nA的量级。
图2所示为现有的一种低功耗电压基准源电路的电路图，MOS管PM3与MOS管PM4组成电流镜，通过该电流镜将电流产生单元产生的电流镜像到电压输出负载单元，使MOS管PM3所在支路得到与I成比例的电流βI，该比例由MOS管PM3和MOS管PM4的长度决定，所以有参考电压Vref的表达式为：
其中，MOS管M1’、MOS管M2’、MOS管M5’及MOS管M7’均需要工作在亚阈值区，MOS管M3’、MOS管M4’及MOS管M6’均需要工作在饱和区，因此在设计时要需要考虑各个晶体管的工作状态。在低功耗应用中，工作在饱和区的器件都为倒比管，尺寸比较大，如此将会占用更多的布局面积。此外，为了降低在低功耗模式应用下的功耗，通常的做法是降低在低功耗模式时需要开启模块的功耗。但是功耗的降低，必然会损失电路的其他性能，例如抗噪声能力、电路的瞬态响应能力等。如此，系统在正常工作时的电源指标满足不了高性能的系统要求。
发明内容
鉴于上述内容，有必要提供一种高抗噪性能及实现零温度系数电压输出的电压基准源电路及具有该电压基准源电路的低功耗电源系统。
本发明一方面提供一种电压基准源电路，用于产生一基准电压，该电压基准源电路包括依次电连接的启动电路、电流产生电路以及输出电压基准电路；
该启动电路用于为该电压基准源电路提供启动电压，以避免该电压基准源电路工作在零状态区；
该电流产生电路用于为该输出电压基准电路产生工作电流；及
该输出电压基准电路用于根据该电流产生电路输出的工作电流实现零温度系数的基准电压输出。
作为一种优选方案，该启动电路包括第一PMOS管、第一NMOS管及第二NMOS管，该第一PMOS管的源极与第一电源连接，该第一PMOS管的栅极接地，该第一PMOS管的漏极连接该第一NMOS管的栅极，该第一NMOS管的漏极及源极分别引出第一启动信号输出端和第二启动信号输出端，向该电流产生电路提供启动信号，该第二NMOS管的漏极连接该第一NMOS管的栅极，该第二NMOS管的源极接地，该第二NMOS管的源极还连接该第一NMOS管的源极，该第二NMOS管的栅极连接到基准电压输出端。
作为一种优选方案，该电流产生电路包括第三NMOS管、第二PMOS管、第三PMOS管、第四NMOS管及第五NMOS管，该第三NMOS管的源极连接该第二NMOS管的源极，该第三NMOS管的栅极连接该第三NMOS管的漏极，该第三NMOS管的漏极还连接该第二PMOS管的漏极，该第二PMOS管的源极连接该第一电源，该第二PMOS管的栅极连接该第一NMOS管的漏极，该第二PMOS管的栅极还连接该第三PMOS管的栅极，该第三PMOS管的源极连接该第一电源，该第三PMOS管的漏极连接该第四NMOS管的漏极，该第四NMOS管的栅极连接该第三NMOS管的栅极，该第四NMOS管的源极连接该第五NMOS管的漏极，该第五NMOS管的源极接地，该第五NMOS管的栅极连接该基准电压输出端。
作为一种优选方案，该输出电压基准电路包括第四PMOS管、第五PMOS管、第六NMOS管、第七NMOS管及第八NMOS管，该第四PMOS管的源极连接该第一电源，该第四PMOS管的栅极连接该第三PMOS管的漏极，该第四PMOS管的漏极连接该第五PMOS管的漏极，该第五PMOS管的栅极连接该第五PMOS管的漏极，该第五PMOS管的栅极还连接该第六NMOS管的栅极，该第五PMOS管的源极连接该第六NMOS管的漏极，该第六NMOS管的源极连接该第五NMOS管的源极，该第七NMOS管的栅极连接该第四PMOS管的栅极，该第七NMOS管的源极连接该第一电源，该第七NMOS管的漏极连接该第八NMOS管的漏极及栅极，该第八NMOS管的源极连接该第六NMOS管的漏极，该第八NMOS管的漏极作为该基准电压输出端。
本发明另一方面提供一种低功耗电源系统，该低功耗电源系统包括电压调节器电路及上述任意一项所述的电压基准源电路，该电压调节器电路电连接该电压基准源电路，该电压调节器电路用于接收该基准电压，并用于对该基准电压以预设比例进行放大后输出供电电源。
作为一种优选方案，该电压调节器电路包括依次电连接的第一支路、第二支路及第三支路，该第一支路包括第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管及第十NMOS管，该第六PMOS管的栅极连接该第三PMOS管的漏极，该第六PMOS管的源极连接第二电源，该第六PMOS管的漏极连接该第七PMOS管的源极及第八PMOS管的源极，该第七PMOS管的栅极连接该基准电压输出端以接收该基准电压，该第七PMOS管的漏极连接该第九NMOS管的漏极，该第九NMOS管的栅极连接该第十NMOS管的栅极，该第九NMOS管的源极接地，该第九NMOS管的源极还连接该第十NMOS的源极，该第八PMOS管的漏极连接该第十NMOS管的漏极，该第八PMOS管的漏极还连接该第二支路，该第八PMOS管的栅极连接该第三支路。
作为一种优选方案，该第二支路包括第九PMOS管及第十一NMOS管，该第九PMOS管的栅极连接该第九PMOS管的漏极，该第九PMOS管的源极连接该第二电源，该第九PMOS管的漏极连接该第十一NMOS管的漏极，该第十一NMOS管的栅极连接该第八PMOS管的漏极，该第十一NMOS管的源极接地。
作为一种优选方案，该第三支路包括第十PMOS管、可调电阻器、电阻及电容，该第十PMOS管的栅极连接该第九PMOS管的栅极，该第十PMOS管的源极连接该第二电源，该第十PMOS管的漏极连接该可调电阻器的第一端，该可调电阻器的第二端通过该电阻接地，该可调电阻器的第二端与该电阻之间的第一节点连接该第九NMOS管的栅极，该第十PMOS管的漏极与该可调电阻器的第一端之间的第二节点作为供电电压输出端。
作为一种优选方案，该第三支路还包括电容，该电容的第一端连接该供电电压输出端，该电容的第二端接地。
作为一种优选方案，该电压调节器电路包括第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管、第十NMOS管、电阻及可调电阻器，该第六PMOS管的源极连接第二电源，该第六PMOS管的栅极连接该第六PMOS管的漏极，该第六PMOS管的栅极还连接该第七PMOS管的栅极，该第七PMOS管的源极连接该第二电源，该第七PMOS管的漏极连接该第八PMOS管的栅极，该第八PMOS管的源极连接该第二电源，该第八PMOS管的漏极依次通过该可调电阻器及电阻接地，该第七PMOS管的漏极连接该第十NMOS管的漏极，该第十NMOS管的栅极连接该基准电压输出端，该第十NMOS管的源极及该第九NMOS管的源极通过电流源接地，该第九NMOS管的漏极连接该第六PMOS管的漏极，该第九NMOS管的栅极连接于该可调电阻器与该电阻之间的节点，该第八PMOS管的漏极与该可调电阻器之间的节点作为供电电源输出端。
本发明电压基准源电路及具有该电压基准源电路的低功耗电源系统，通过该电压基准源电路产生零温度系数的基准电压，并通过该电压调节器电路将该基准电压以预设比例进行放大后输出供电电源。如此，本发明提供的低功耗电源系统，电路结构简单、抗噪声能力强、高稳定性且具有高性能。
附图说明
图1为现有的参考电压源的能隙结构的电路图。
图2为现有的电压基准源电路的电路图。
图3为本发明较佳实施方式的低功耗电源系统的方框图。
图4为图3中电压基准源电路的电路图。
图5为图3中电压调节器电路的第一实施方式的电路图。
图6为图2中电压调节器电路的第二实施方式的电路图。
主要元件符号说明
电压基准源电路 100
电压调节器电路 200
低功耗电源系统 300
正常模式电源系统 400
启动电路 10
电流产生电路 20
输出电压基准电路 30
第一支路 40
第二支路 50
第三支路 60
MOS管 M1-M29
电阻 R1、R3
可调电阻器 R2、R4
电容 C1、C2
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
请参阅图3，图3是本发明低功耗电源系统300的方框图。该低功耗电源系统300包括电压基准源电路100及电压调节器电路200。该电压基准源电路100电连接于该电压调节器电路200，该电压基准源电路100用于产生一基准电压，该电压调节器电路用于接收该基准电压，并对该基准电压以预设比例放大后输出供电电源。
本实施方式中，如图3所示，在正常工作模式时下，处理系统(图未示)将直接打开正常工作模式的使能信号以触发正常模式电源系统400开始工作，该正常模式电源系统400的性能可以满足系统要求。该低功耗电源系统300并不会影响正常工作模式下的正常模式电源系统400的工作性能。在低功耗模式下，电源系统的功耗非常低，在正常工作模式下，通过系统控制进入正常模式电源系统400，从而为整个系统提供高稳定性、高抗噪能力以及高性能的电源。如此既可以满足低功耗模式的低功耗要求，同时又不会降低正常工作模式下的工作性能。
请参阅图4，图4为该电压基准源电路100较佳实施方式的电路图。本实施方式中，该电压基准源电路100包括依次电连接的启动电路10、电流产生电路20以及输出电压基准电路30。
该启动电路10用于为该电压基准源电路100提供启动电压和电流，以避免该电压基准源电路100工作在零状态区。该电流产生电路20用于为该输出电压基准电路30产生工作电流。该输出电压基准电路30用于根据该电流产生电路20输出的工作电流实现零温度系数的基准电压输出。
本实施方式中，该启动电路10包括PMOS管M1、NMOS管M2及NMOS管M3。该PMOS管M1的源极与电源VDD1连接，该PMOS管M1的栅极接地，该NMOS管M2的栅极连接于该PMOS管M1的漏极与该NMOS管M3的漏极之间的节点A，该NMOS管M2的漏极及源极分别引出第一启动信号输出端和第二启动信号输出端，向该电流产生电路20提供启动信号，该NMOS管M2的漏极连接该NMOS管M2的栅极，该NMOS管M3的源极接地，该NMOS管M3的源极还连接该NMOS管M2的源极，该NMOS管M3的栅极连接到基准电压输出端VREF。
该电流产生电路20包括NMOS管M4、PMOS管M5、PMOS管M6、NMOS管M7及NMOS管M8。该NMOS管M4的源极连接该NMOS管M3的源极，该NMOS管M4的栅极连接该NMOS管M4的漏极，该NMOS管M4的漏极还连接该PMOS管M5的漏极，该PMOS管M5的源极连接该电源VDD1，该PMOS管M5的栅极连接该NMOS管M2的漏极，该PMOS管M5的栅极还连接该PMOS管M6的栅极，该PMOS管M6的源极连接该电源VDD1，该PMOS管M6的漏极连接该PMOS管M6的栅极，该PMOS管M6的栅极还连接到该NMOS管M7的漏极，该NMOS管M7的栅极连接该NMOS管M4的栅极，该NMOS管M7的源极连接该NMOS管M8的漏极，该NMOS管M8的源极接地，该NMOS管M8的栅极连接该基准电压输出端VREF。
该输出电压基准电路30包括PMOS管M9、PMOS管M10、NMOS管M11、NMOS管M12及NMOS管M13。该PMOS管M9的源极连接该电源VDD1，该PMOS管M9的栅极连接该PMOS管M6的漏极，该PMOS管M9的漏极连接该PMOS管M10的漏极，该PMOS管M10的栅极连接该PMOS管M10的漏极，该PMOS管M10的栅极还连接该NMOS管M11的栅极，该PMOS管M10的源极连接该NMOS管M11的漏极，该NMOS管M11的源极连接该NMOS管M8的源极，该NMOS管M12的栅极连接该PMOS管M9的栅极，该NMOS管M12的源极连接该电源VDD1，该NMOS管M12的漏极连接该NMOS管M13的漏极及栅极，该NMOS管M13的源极连接该NMOS管M11的漏极与该PMOS管M10的源极之间的节点，该NMOS管M13的漏极作为该基准电压输出端VREF输出该基准电压。
在该启动电路10中，由于该PMOS管M1为倒比管串联。在该电源VDD1上电时，基准电压输出端VREF为低电平，该节点A的电压接近VDD1，该NMOS管M2导通，以将该PMOS管M6的栅极电位拉低，该输出电压基准电路30电路启动，当该基准电压逐渐升高时，以使得该NMOS管M3管导通，该节点A的电压被拉低，此时该NMOS管M2截止，将不会影响输出电压基准电路30正常工作。
该NMOS管M8的栅信号由该基准电压控制，该基准电压为接近阈值电压的零温度系数电压，因此可实现正温度系数跨导。
该NMOS管M4、该NMOS管M7以及该NMOS管M8构成的电路产生PTAT(proportional toabsolute temperature，与绝对温度成正比)电流，该PMOS管M10、该NMOS管M11和该NMOS管M13构成的电路形成零温度系数的电压，通过调整该PMOS管M10、该NMOS管M11和该NMOS管M13的W/L的比例，实现零温度系数电压。
本发明采用了亚阈值区工作的MOS管栅源极电压的差值，以此来产生正温度系数电流。
该电压基准源电路100中的启动电路10、电流产生电路20及输出电压基准电路30的器件可以全部工作在亚阈值区，以减小器件尺寸，达到最小的版图面积。
该电压基准源电路提供电流的温度特性，具体推导如下：
由于该NMOS管M4及该NMOS管M7工作在亚阈值区，其漏端电流电压特性如下表达式所示：
VGS为其栅源电压，VTH为其阈值电压，VT为热电压，η为一个非理想因子。
W/L为MOS器件的宽长比，COX为单位面积栅氧化层电容。
当VDS>3VT时，漏端电流表达式(1)可以简化为：
由(4)可以得到栅源电压表达式为：
MOS管构成的MOS电阻表达式为：
由此得出该NMOS管M8的电流为：
忽略该NMOS管M4及该NMOS管M7的衬偏效应，将(5)、(6)带入(7)可以得到该NMOS管M8电流表达式为：
其中，KMR、K1、K2分别为该NMOS管M8、该NMOS管M4、该NMOS管M7的宽长比。
输出参考电压表达式为：
VREF＝VGS4-VGS3+VGS7(9)
其中，ID7＝IP，ID4＝3*IP。代入(9),得到
在VREF-VTH0<<κT，ηVT<<κT的条件下，(10)对温度求导得出：
若得VREF＝VTH0
此时的偏置电流为：
通过(12)可以看到电流IP为一个与工艺角无关的正温度系数电流。
请参考图5，图5为该电压调节器电路200第一实施方式的电路图，在本实施方式中，该电压调节器电路200包括依次电连接的第一支路40、第二支路50以及第三支路60。
该第一支路40包括PMOS管M14、PMOS管M15、PMOS管M16、NMOS管M17及NMOS管M18。该PMOS管M14的栅极连接该PMOS管M6的漏极，该PMOS管M14的源极连接电源VDD2，该PMOS管M14的漏极连接该PMOS管M15及PMOS管M16的源极，该PMOS管M15的栅极连接该基准电压输出端VREF以接收该基准电压，该PMOS管M15的漏极连接该NMOS管M17的漏极，该NMOS管M17的栅极连接该NMOS管M18的栅极，该NMOS管M17的源极接地，该NMOS管M17的源极还连接该NMOS管M18的源极，该PMOS管M16的漏极连接该NMOS管M18的漏极，该PMOS管M16的漏极还连接该第二支路50，该PMOS管M16的栅极连接该第三支路60。
该第二支路50包括PMOS管M19及NMOS管M20。该PMOS管M19的栅极连接该PMOS管M19的漏极，该PMOS管M19的源极连接该电源VDD2，该PMOS管M19的漏极连接该NMOS管M20的漏极，该NMOS管M20的栅极连接该PMOS管M16的漏极，该NMOS管M20的源极接地。
该第三支路60包括PMOS管M21、电阻R1、可调电阻器R2及电容C1。该PMOS管M21的栅极连接该PMOS管M19的栅极，该PMOS管M21的源极连接该电源VDD2，该PMOS管M21的漏极连接该可变电阻器R2的第一端，该可调电阻器R2的第二端通过该电阻接地。该可调电阻器R2的第二端与该电阻R1之间的节点P1连接该NMOS管M17的栅极，该PMOS管M21的漏极与该可调电阻器R2的第一端之间的节点P2作为供电电源输出端VOUT。该电容C1的第一端连接该供电电压输出端VOUT，该电容C1的第二端接地。
本实施方式中，各个支路电流比较小，为了降低各个节点的寄生电容，器件的尺寸设计比较小，该PMOS管M14、该PMOS管M15、该PMOS管M16、该NMOS管M17、该NMOS管M18及该NMOS管M20均工作在亚阈值区。该PMOS管M19可用于提高该电压调节器电路200的电源抑制比(PSRR)。
该第二支路50用于隔离该PMOS管M21大的寄生电容与该第一支路40大的输出电阻形成一个靠近原点的极点。其中，该电容C1的电容值>100nF，从而使得补偿更加简单。
其中，该电压调节器电路200的供电电压记为VOUT满足以下表达式：
其中R1为该电阻R1的阻值，R2为该可变电阻器R2的阻值，VREF为基准电压值。由上可知，该电压调节器电路200对该基准电压VREF以预设比例放大后得到该供电电压VOUT。该可变电阻器R2的阻值可调，该供电电压VOUT的大小可与该可变电阻器R2的阻值成正比例关系。
请继续参阅图6，图6为该电压调节器电路200第二实施方式的电路图。
本实施方式中，该电压调节器电路200包括PMOS管M25、PMOS管M26、PMOS管M27、NMOS管M28、NMOS管M29、电阻R3、可调电阻器R4及电容C2。
该PMOS管M25的源极连接该电源VDD4，该PMOS管M25的栅极连接该PMOS管M25的漏极，该PMOS管M25的栅极还连接该PMOS管M26的栅极，该PMOS管M26的源极连接该电源VDD2，该PMOS管M26的漏极连接该PMOS管M27的栅极，该PMOS管M27的源极连接该电源VDD2，该PMOS管M27的漏极依次通过该可变电阻器R4及电阻R3接地，该PMOS管M26的漏极连接该NMOS管M29的漏极，该NMOS管M29的栅极连接该基准电压输出端VREF，该NMOS管M29的源极及该NMOS管M28的源极通过电流源接地，该NMOS管M28的漏极连接该PMOS管M25的漏极，该NMOS管M28的栅极连接于该可变电阻器R4与该电阻R3之间的节点P3，该PMOS管M27的漏极与该可调电阻器R4之间的节点P4作为供电电源输出端VOUT。该电容C4的第一端连接该供电电压输出端VOUT，该电容C4的第二端接地。
上述低功耗电源系统300通过该电压基准源电路100产生零温度系数的基准电压，并通过该电压调节器电路200将该基准电压以预设比例进行放大后输出供电电源。如此，本发明提供的低功耗电源系统，电路结构简单、抗噪声能力强、高稳定性且具有高性能。
本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。

Claims (10)

1.一种电压基准源电路，用于产生一基准电压，其特征在于，该电压基准源电路包括依次电连接的启动电路、电流产生电路以及输出电压基准电路；
该启动电路用于为该电压基准源电路提供启动电压，以避免该电压基准源电路工作在零状态区；
该电流产生电路用于为该输出电压基准电路产生工作电流；及
该输出电压基准电路用于根据该电流产生电路输出的工作电流实现零温度系数的基准电压输出。
2.如权利要求1所述的电压基准源电路，其特征在于，该启动电路包括第一PMOS管、第一NMOS管及第二NMOS管，该第一PMOS管的源极与第一电源连接，该第一PMOS管的栅极接地，该第一PMOS管的漏极连接该第一NMOS管的栅极，该第一NMOS管的漏极及源极分别引出第一启动信号输出端和第二启动信号输出端，向该电流产生电路提供启动信号，该第二NMOS管的漏极连接该第一NMOS管的栅极，该第二NMOS管的源极接地，该第二NMOS管的源极还连接该第一NMOS管的源极，该第二NMOS管的栅极连接到基准电压输出端。
3.如权利要求2所述的电压基准源电路，其特征在于，该电流产生电路包括第三NMOS管、第二PMOS管、第三PMOS管、第四NMOS管及第五NMOS管，该第三NMOS管的源极连接该第二NMOS管的源极，该第三NMOS管的栅极连接该第三NMOS管的漏极，该第三NMOS管的漏极还连接该第二PMOS管的漏极，该第二PMOS管的源极连接该第一电源，该第二PMOS管的栅极连接该第一NMOS管的漏极，该第二PMOS管的栅极还连接该第三PMOS管的栅极，该第三PMOS管的源极连接该第一电源，该第三PMOS管的漏极连接该第四NMOS管的漏极，该第四NMOS管的栅极连接该第三NMOS管的栅极，该第四NMOS管的源极连接该第五NMOS管的漏极，该第五NMOS管的源极接地，该第五NMOS管的栅极连接该基准电压输出端。
4.如权利要求3所述的电压基准源电路，其特征在于，该输出电压基准电路包括第四PMOS管、第五PMOS管、第六NMOS管、第七NMOS管及第八NMOS管，该第四PMOS管的源极连接该第一电源，该第四PMOS管的栅极连接该第三PMOS管的漏极，该第四PMOS管的漏极连接该第五PMOS管的漏极，该第五PMOS管的栅极连接该第五PMOS管的漏极，该第五PMOS管的栅极还连接该第六NMOS管的栅极，该第五PMOS管的源极连接该第六NMOS管的漏极，该第六NMOS管的源极连接该第五NMOS管的源极，该第七NMOS管的栅极连接该第四PMOS管的栅极，该第七NMOS管的源极连接该第一电源，该第七NMOS管的漏极连接该第八NMOS管的漏极及栅极，该第八NMOS管的源极连接该第六NMOS管的漏极，该第八NMOS管的漏极作为该基准电压输出端。
5.一种低功耗电源系统，其特征在于，该低功耗电源系统包括电压调节器电路及如权利要求1-4任一项所述的电压基准源电路，该电压调节器电路电连接该电压基准源电路，该电压调节器电路用于接收该基准电压，并用于对该基准电压以预设比例进行放大后输出供电电源。
6.如权利要求5所述的低功耗电源系统，其特征在于，该电压调节器电路包括依次电连接的第一支路、第二支路及第三支路，该第一支路包括第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管及第十NMOS管，该第六PMOS管的栅极连接该第三PMOS管的漏极，该第六PMOS管的源极连接第二电源，该第六PMOS管的漏极连接该第七PMOS管的源极及第八PMOS管的源极，该第七PMOS管的栅极连接该基准电压输出端以接收该基准电压，该第七PMOS管的漏极连接该第九NMOS管的漏极，该第九NMOS管的栅极连接该第十NMOS管的栅极，该第九NMOS管的源极接地，该第九NMOS管的源极还连接该第十NMOS的源极，该第八PMOS管的漏极连接该第十NMOS管的漏极，该第八PMOS管的漏极还连接该第二支路，该第八PMOS管的栅极连接该第三支路。
7.如权利要求6所述的低功耗电源系统，其特征在于，该第二支路包括第九PMOS管及第十一NMOS管，该第九PMOS管的栅极连接该第九PMOS管的漏极，该第九PMOS管的源极连接该第二电源，该第九PMOS管的漏极连接该第十一NMOS管的漏极，该第十一NMOS管的栅极连接该第八PMOS管的漏极，该第十一NMOS管的源极接地。
8.如权利要求7所述的低功耗电源系统，其特征在于，该第三支路包括第十PMOS管、可调电阻器、电阻及电容，该第十PMOS管的栅极连接该第九PMOS管的栅极，该第十PMOS管的源极连接该第二电源，该第十PMOS管的漏极连接该可调电阻器的第一端，该可调电阻器的第二端通过该电阻接地，该可调电阻器的第二端与该电阻之间的第一节点连接该第九NMOS管的栅极，该第十PMOS管的漏极与该可调电阻器的第一端之间的第二节点作为供电电压输出端。
9.如权利要求8所述的低功耗电源系统，其特征在于，该第三支路还包括电容，该电容的第一端连接该供电电压输出端，该电容的第二端接地。
10.如权利要求5所述的低功耗电源系统，其特征在于，该电压调节器电路包括第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管、第十NMOS管、电阻及可调电阻器，该第六PMOS管的源极连接第二电源，该第六PMOS管的栅极连接该第六PMOS管的漏极，该第六PMOS管的栅极还连接该第七PMOS管的栅极，该第七PMOS管的源极连接该第二电源，该第七PMOS管的漏极连接该第八PMOS管的栅极，该第八PMOS管的源极连接该第二电源，该第八PMOS管的漏极依次通过该可调电阻器及电阻接地，该第七PMOS管的漏极连接该第十NMOS管的漏极，该第十NMOS管的栅极连接该基准电压输出端，该第十NMOS管的源极及该第九NMOS管的源极通过电流源接地，该第九NMOS管的漏极连接该第六PMOS管的漏极，该第九NMOS管的栅极连接于该可调电阻器与该电阻之间的节点，该第八PMOS管的漏极与该可调电阻器之间的节点作为供电电源输出端。
CN201910100081.5A 2019-01-31 2019-01-31 电压基准源电路及低功耗电源系统 Pending CN109947165A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910100081.5A CN109947165A (zh) 2019-01-31 2019-01-31 电压基准源电路及低功耗电源系统
TW108108747A TWI692923B (zh) 2019-01-31 2019-03-14 電壓基準源電路及低功耗電源系統
PCT/CN2020/077287 WO2020156588A1 (zh) 2019-01-31 2020-02-28 电压基准源电路及低功耗电源系统
US17/389,580 US11966245B2 (en) 2019-01-31 2021-07-30 Voltage reference source circuit and low power consumption power supply system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910100081.5A CN109947165A (zh) 2019-01-31 2019-01-31 电压基准源电路及低功耗电源系统

Publications (1)

Publication Number Publication Date
CN109947165A true CN109947165A (zh) 2019-06-28

Family

ID=67007408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910100081.5A Pending CN109947165A (zh) 2019-01-31 2019-01-31 电压基准源电路及低功耗电源系统

Country Status (4)

Country Link
US (1) US11966245B2 (zh)
CN (1) CN109947165A (zh)
TW (1) TWI692923B (zh)
WO (1) WO2020156588A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020156588A1 (zh) * 2019-01-31 2020-08-06 敦泰电子（深圳）有限公司 电压基准源电路及低功耗电源系统
CN112000171A (zh) * 2020-09-04 2020-11-27 中筑科技股份有限公司 一种应用于低功耗超声气体流量计的电压基准源电路
CN115617112A (zh) * 2022-09-26 2023-01-17 北京时代民芯科技有限公司 一种低噪声高psrr的ldo电路
CN119690188A (zh) * 2025-02-24 2025-03-25 苏州贝克微电子股份有限公司 一种小体积高稳定性的电源电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741890B (zh) * 2020-12-01 2021-10-01 國立陽明交通大學 電壓參考電路與低功率消耗感測器
CN114301281B (zh) * 2021-12-27 2025-09-19 上海贝岭股份有限公司 电荷泵及包括其的电子设备
CN114489225A (zh) * 2022-03-18 2022-05-13 湖南国科微电子股份有限公司 一种带隙基准电路、带隙基准芯片及电源管理芯片
CN114721459B (zh) * 2022-04-06 2023-09-01 深圳市中芯同创科技有限公司 一种多个mos管组成的高稳定性低功耗线性稳压集成电路
US12093069B2 (en) * 2022-09-06 2024-09-17 Sandisk Technologies Llc Low line-sensitivity and process-portable reference voltage generator circuit
CN116931641B (zh) * 2023-07-28 2024-02-27 湖北汽车工业学院 一种低功耗高精度的无电阻型cmos基准电压源
CN119806272B (zh) * 2024-12-31 2025-10-10 重庆邮电大学 一种无三极管的低压低功耗带隙基准源电路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101109972A (zh) * 2007-08-23 2008-01-23 复旦大学 无bjt结构的新型cmos电压基准源
CN102183991A (zh) * 2011-03-18 2011-09-14 清华大学 一种极低功耗带隙基准源
CN102289243A (zh) * 2011-06-30 2011-12-21 西安电子科技大学 Cmos带隙基准源
CN203982254U (zh) * 2014-07-14 2014-12-03 衢州市沃思电子技术有限公司 自启动带隙基准源
CN104536504A (zh) * 2014-12-12 2015-04-22 长沙景嘉微电子股份有限公司 一种自启动基准电路
CN105676938A (zh) * 2016-03-04 2016-06-15 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种超低功耗高电源抑制比电压基准源电路
CN105786081A (zh) * 2016-03-30 2016-07-20 上海华虹宏力半导体制造有限公司 基准电压源电路
CN105955390A (zh) * 2016-07-01 2016-09-21 唯捷创芯(天津)电子技术股份有限公司 低压差线性稳压器模块、芯片及通信终端
CN107450652A (zh) * 2017-08-02 2017-12-08 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种电压基准源电路
CN107562111A (zh) * 2017-10-10 2018-01-09 珠海市杰理科技股份有限公司 直流稳压电源和电压调节方法
US20180120879A1 (en) * 2016-10-27 2018-05-03 Qualcomm Incorporated Voltage regulator with enhanced power supply rejection ratio and load-transient performance

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266509A (ja) * 1987-04-23 1988-11-02 Mitsubishi Electric Corp 基準電圧回路
JP2003007837A (ja) * 2001-06-27 2003-01-10 Denso Corp 基準電圧回路
JP2007133533A (ja) 2005-11-09 2007-05-31 Nec Electronics Corp 基準電圧生成回路
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
US11269368B2 (en) * 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
CN106647911B (zh) * 2016-12-27 2018-07-17 广州中大微电子有限公司 一种适用于低功耗rfid阅读器的多功能ldo电路
CN108241398B (zh) * 2018-01-16 2019-05-07 承德九合电子科技有限公司 一种低功耗无电阻基准电压源及电源装置
CN108958347A (zh) * 2018-07-19 2018-12-07 池州睿成微电子有限公司 一种带负反馈的基准电路
CN109947165A (zh) * 2019-01-31 2019-06-28 敦泰电子有限公司 电压基准源电路及低功耗电源系统

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101109972A (zh) * 2007-08-23 2008-01-23 复旦大学 无bjt结构的新型cmos电压基准源
CN102183991A (zh) * 2011-03-18 2011-09-14 清华大学 一种极低功耗带隙基准源
CN102289243A (zh) * 2011-06-30 2011-12-21 西安电子科技大学 Cmos带隙基准源
CN203982254U (zh) * 2014-07-14 2014-12-03 衢州市沃思电子技术有限公司 自启动带隙基准源
CN104536504A (zh) * 2014-12-12 2015-04-22 长沙景嘉微电子股份有限公司 一种自启动基准电路
CN105676938A (zh) * 2016-03-04 2016-06-15 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种超低功耗高电源抑制比电压基准源电路
CN105786081A (zh) * 2016-03-30 2016-07-20 上海华虹宏力半导体制造有限公司 基准电压源电路
CN105955390A (zh) * 2016-07-01 2016-09-21 唯捷创芯(天津)电子技术股份有限公司 低压差线性稳压器模块、芯片及通信终端
US20180120879A1 (en) * 2016-10-27 2018-05-03 Qualcomm Incorporated Voltage regulator with enhanced power supply rejection ratio and load-transient performance
CN107450652A (zh) * 2017-08-02 2017-12-08 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种电压基准源电路
CN107562111A (zh) * 2017-10-10 2018-01-09 珠海市杰理科技股份有限公司 直流稳压电源和电压调节方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020156588A1 (zh) * 2019-01-31 2020-08-06 敦泰电子（深圳）有限公司 电压基准源电路及低功耗电源系统
US11966245B2 (en) 2019-01-31 2024-04-23 Focaltech Electronics (Shenzhen) Co., Ltd. Voltage reference source circuit and low power consumption power supply system
CN112000171A (zh) * 2020-09-04 2020-11-27 中筑科技股份有限公司 一种应用于低功耗超声气体流量计的电压基准源电路
CN115617112A (zh) * 2022-09-26 2023-01-17 北京时代民芯科技有限公司 一种低噪声高psrr的ldo电路
CN119690188A (zh) * 2025-02-24 2025-03-25 苏州贝克微电子股份有限公司 一种小体积高稳定性的电源电路

Also Published As

Publication number Publication date
TW201939864A (zh) 2019-10-01
US11966245B2 (en) 2024-04-23
US20210356982A1 (en) 2021-11-18
TWI692923B (zh) 2020-05-01
WO2020156588A1 (zh) 2020-08-06

Similar Documents

Publication Publication Date Title
CN109947165A (zh) 电压基准源电路及低功耗电源系统
CN102053645B (zh) 一种宽输入电压高电源抑制比基准电压源
CN106774580B (zh) 一种快速瞬态响应高电源抑制比的ldo电路
CN102609031B (zh) 一种高度集成的低功耗基准源
CN210691138U (zh) 线性稳压器电路
CN106155152A (zh) 一种具有高电源抑制比特性的带隙基准电路
CN109062317A (zh) 恒流驱动电路及相应的光电烟雾报警电路
CN108874008A (zh) 一种具有双反馈的ldo电路
CN109062310A (zh) 一种带高阶曲率补偿的低功耗带隙基准电路
CN220323803U (zh) 一种快响应的无片外电容ldo电路
CN107272818A (zh) 一种高压带隙基准电路结构
CN107402594A (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN114967811B (zh) 一种提高psr性能的无片外电容ldo
CN111796619A (zh) 一种防止低压差线性稳压器输出电压过冲的电路
CN108594924A (zh) 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN102467145A (zh) 一种采用高压耗尽nmos管结构的高压转低压电源电路
CN108052153A (zh) 新型cmos结构的ldo线性稳压器
CN110475190A (zh) 一种mems传感器及启动电路
CN109634337A (zh) 一种幅度可调的低温度系数升压电路
CN105224006B (zh) 一种低压cmos基准源
CN116520925A (zh) 一种宽输入电压范围自基准线性稳压器
CN108227815B (zh) 应用于低电压输出的自适应动态偏置ldo电路
CN212586761U (zh) 一种基于低压放大器的易集成稳压电路
CN110320953A (zh) 一种输出电压可调的基准电压源
CN115328250B (zh) 一种基于dibl效应补偿的低功耗cmos电压基准源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190628

RJ01 Rejection of invention patent application after publication