CN109903721B - 一种基于倍频os-pwm算法的led驱动电路 - Google Patents

Abstract

本发明公开一种基于倍频OS‑PWM算法的LED驱动电路，属于电路技术领域。所述基于倍频OS‑PWM算法的LED驱动电路包括复位电路、译码电路、SRAM控制电路、MBIST电路、PWM控制电路、PWM生成电路、低灰处理电路和开路检测电路。所述复位电路生成换帧复位信号；所述译码电路完成指令译码操作；所述SRAM控制电路完成SRAM读写逻辑控制；所述MBIST电路完成SRAM校验；所述PWM控制电路完成PWM计数器相关逻辑控制；所述PWM生成电路生成PWM输出；所述低灰处理电路实现下鬼影、首行等低灰处理操作；所述开路检测电路完成开路LED检测和屏蔽。本发明解决小间距LED驱动芯片存在的刷新率较低、低灰色阶均匀性差、鬼影、首行偏暗、开路十字架等问题，减小电路面积，降低成本，并得到成功应用。

Description

一种基于倍频OS-PWM算法的LED驱动电路

技术领域

本发明涉及电路技术领域，特别涉及一种基于倍频OS-PWM算法的LED驱动电路。

背景技术

LED作为新型半导体照明材料，凭借其功耗低、寿命长、体积小、成本低、高效安全以及绿色无污染等优点，在照明设备、显示屏及其他电子设备中得到广泛应用。

小点间距LED显示屏具有无缝拼接、色彩自然真实、画面清晰、模块化维护、显示均匀性好的等优点，满足显示屏对高清晰、高细腻和近距离欣赏显示效果的需求，逐渐成为研究热点。多路恒流LED驱动芯片具有匹配性好、精准电流控制、高灰度显示、极佳显示效果等优点，在小间距LED驱动芯片中得到广泛应用。

在传统多路恒流LED驱动芯片中，多采用PWM方式进行显示控制，通过控制LED亮/暗的时间，达到不同灰阶亮度的显示效果。当所显示的灰阶亮度较低时，也即LED在工作周期内的发光时间较短，而连续不发光的时间则较长，此时人眼容易感觉到闪烁现象。在小点间距LED显示屏中，传统的PWM存在刷新率较低、灰度等级不高、低灰效果不理想等问题，无法满足显示屏对画面真实细腻、色彩逼真的要求。传统PWM控制方式，会出现闪烁现象，刷新率低、灰度等级不高；由于寄生电容的影响，会出现鬼影、低灰白平衡色偏、首行偏暗、低灰色块不均、开路十字架等显示缺陷。

发明内容

本发明的目的在于提供一种基于倍频OS-PWM算法的LED驱动电路，应用于小点间距多通道恒流LED驱动芯片，解决小间距LED驱动芯片存在的刷新率较低、低灰色阶均匀性差、鬼影、首行偏暗、开路十字架等问题，使显示画面更加清晰、细腻真实。

为解决上述技术问题，本发明提供一种基于倍频OS-PWM算法的LED驱动电路，包括：

复位电路，生成换帧复位信号；

译码电路，完成指令译码操作；

SRAM控制电路，完成SRAM读写逻辑控制；

MBIST电路，完成SRAM校验；

PWM控制电路，完成PWM计数器相关逻辑控制；

PWM生成电路，生成PWM输出；

低灰处理电路，实现下鬼影、首行等低灰处理操作；

开路检测电路，完成开路LED检测和屏蔽。

可选的，所述复位电路生成换帧复位信号RSTN，用于在换帧时复位内部控制信号；通过插入延时单元，将信号CMD_VSYNC进行延时，得到信号CMD_VSYNC_D，将上述两个信号组合产生换帧复位信号RSTN，即：

RSTN＝～CMD_VSYNC|CMD_VSYNC_D。

可选的，所述译码电路根据输入的LE长度，解析成数据输入、寄存器读写、SDO输出和测试模式；其中，

LE的长度是指当LE为高电平时，DCLK的上升沿个数，每帧先发EN_OP，然后再配置寄存器，配置每个寄存器前需要先发PRE_ACT。

可选的，所述SRAM控制电路将输入的数据、地址解析成相应的SRAM控制信号；采用DCLK作为读写时钟，通过增加16×16bit的缓存，预先读取下一行数据；

同时发生读写操作时，优先处理写操作，VSYNC后的第一帧数据需预先发送一组DCLK，增加写溢出保护电路。

可选的，所述MBIST电路完成SRAM校验，当LE长度包含15个LE上升沿个数，使能SRAM校验状态，进入MBIST调试；SRAM输入选择不同的信号，包含数据输入/出、W/R控制、地址、时钟。

可选的，所述PWM控制电路产生PWM计数器9位CNT1和7位CNT2、行计数器、以及EN_GHOST和首行偏暗调节指示信号；9位CNT1用于计数每组PWM周期时钟数，7位CNT2用于计数打散组数，9位CNT1和7位CNT2组合，采用倍频技术，实现PWM计数控制；其中，

所述倍频技术具体为：9位CNT1采用双沿计数的方式，双沿计数时钟基于GCLK，在GCLK的上升沿和下降沿进行反转，异或产生；关闭倍频，上升沿计数，开启倍频，双沿计数，可以减少一半电路面积。

可选的，所述PWM生成电路采用OS-PWM算法，将一组数据的导通时间打散成若干个相对较短的时间段，每个较短的时间段均保持原先的占空比，以增加LED显示屏的整体刷新率。

可选的，所述OS-PWM算法具体为：将PWM数据打散，就可以避免低灰条件下的闪烁问题；将16位数据分为9位的高位数据MSB和7位的低位数据LSB；

由于高9位的MSB的数据在图像显示中占有主要作用的地位，故采用将MSB的计数打散的方式来提高LED显示屏的刷新率；MSB的计数周期打散后将重复计数多次，再加上一次LSB的计数周期，就可以达到和未分解的PWM一样的分辨率。

可选的，所述低灰处理电路针对首行偏暗给出了调节方法，预留时间使电容提前放电，改善首行偏暗问题；针对下鬼影采用预留时间泄放电荷，解决下鬼影问题；针对低灰白平衡，增加寄存器调节设计。

可选的，所述开路检测电路通过检测开路LED的灯珠，将已开路的LED灯信息记录下来，在显示过程中不点亮开路LED灯珠。

本发明具有以下有益效果：

(1)本发明在OS-PWM显示算法基础之上，采用时钟倍频技术，提升整体刷新率，同时使算法复杂度降低一半，整体面积减小40％；

(2)针对显示均匀性差、鬼影、第一行偏暗、开路十字架等问题，对OS-PWM算法进行补充设计，有效地解决了上述问题；

(3)本发明给出了一种通用的设计方法，适用于多通道恒流LED驱动芯片显示控制，具体参数可根据需求自行定义，灵活性和适用性强。

附图说明

图1是本发明提供的基于倍频OS-PWM算法的LED驱动电路的整体架构图；

图2是复位信号产生时序图；

图3是LED驱动电路配置寄存器时序图；

图4是SRAM控制电路的状态跳转图；

图5是OS-PWM算法打散控制图；

图6是OS-PWM算法32行扫16通道显示控制图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种基于倍频OS-PWM算法的LED驱动电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

本发明提供了一种基于倍频OS-PWM算法的LED驱动电路，适用于多通道恒流LED驱动芯片。如图1所示，为LED驱动电路的整体架构图，所述基于倍频OS-PWM算法的LED驱动电路包括复位电路、译码电路、SRAM控制电路、MBIST电路、PWM控制电路、PWM生成电路、低灰处理电路和开路检测电路；具体的，所述复位电路生成换帧复位信号；所述译码电路完成指令译码操作；所述SRAM控制电路完成SRAM读写逻辑控制；所述MBIST电路完成SRAM校验；所述PWM控制电路完成PWM计数器相关逻辑控制；所述PWM生成电路生成PWM输出；所述低灰处理电路实现下鬼影首行等低灰处理操作；所述开路检测电路完成开路LED检测和屏蔽。

图2为复位信号产生时序图，所述复位电路产生换帧复位信号RSTN，用于在换帧时复位内部相关控制信号。通过插入延时单元，将信号CMD_VSYNC进行延时，得到信号CMD_VSYNC_D；将上述两个信号组合产生换帧复位信号RSTN，即：RSTN＝～CMD_VSYNC|CMD_VSYNC_D。

表1为指令译码电路译码表，根据输入的LE长度，解析成相对应的数据输入、寄存器读写、SDO输出和测试模式。LE的长度是指当LE为高电平时，DCLK的上升沿个数。每帧先发EN_OP，然后再配置寄存器，配置每个寄存器前需要先发信号PRE_ACT，指令系统表如表1所示。通过一个4位的计数器，计数LE长度，即DCLK上升沿个数。在信号LE_IN的下降沿，根据该计数器的值，将LE_IN译码成相应的指令。

表1指令译码电路译码表

图3为LED驱动电路配置寄存器时序图，在信号LE_IN的下降沿，根据写不同寄存器的指令，将数据写入到相应寄存器，各寄存器复位信号为上电复位信号，复位后为默认值。具体流程如下：

(1)时刻A到B，发送EN_OP指令(12个DCLK的LE高电平)，使能通道；

(2)时刻C到D，发送PRE_ACT指令(14个DCLK的LE高电平)；

(3)时刻E到F，发送WR_CFG1指令(4个DCLK的LE高电平)，将16位串行数据WR_REG1通过SDI写入寄存器1；

(4)时刻G到H，发送PRE_ACT指令(14个DCLK的LE高电平)，此时SDO串行输出RD_REG1的值；

(5)时刻I到J，发送WR_CFG2指令(6个DCLK的LE高电平)，将16位串行数据WR_REG2通过SDI写入寄存器2；

(6)时刻K到L，发送PRE_ACT指令(14个DCLK的LE高电平)，此时SDO串行输出RD_REG2的值。

图4为SRAM控制电路状态跳转图，该电路主要将输入的数据、地址解析成相应的SRAM控制信号。通过“DATA_LATCH”命令锁存灰度数据1个16bit数据作为通道15的第一行数据，第2个16bit数据作为通道14的第一行数据，第17个16bit数据作为通道15的第二行数据。内建16KB单SRAM的创新架构，用于缓存多行灰度数据。根据地址最高位，将SRAM划分为两个8KB，一块显示进行图像显示，另一块写入下一帧数据。采用DCLK作为读写时钟，无需限制DCLK与GCLK关系，通过增加16×16bit的缓存，预先读取下一行数据。同时发生读写操作时，优先处理写操作。VSYNC(vertical synchronization，垂直同步)后的第一帧数据需预先发送一组DCLK，增加写溢出保护功能。

图5为OS-PWM算法打散控制图，以应用本发明的32扫16通道恒流LED驱动芯片为例，16位灰度数据，拥有65536种灰度。如果在传统PWM模式下，LED灯珠在低灰度时将有相当长的熄灭时间，造成人眼可辨的闪烁。而利用SPWM技术将PWM数据打散，就可以避免低灰条件下的闪烁问题。将16位数据分为9位的高位数据MSB和7位的低位数据LSB。由于高9位的MSB的数据在图像显示中占有主要作用的地位，故采用将MSB的计数打散的方式来提高LED显示屏的刷新率。MSB的计数周期打散后将重复计数多次，再加上一次LSB的计数周期，就可以达到和未分解的PWM一样的分辨率。将一个显示周期T分为128/256等分，每份以9位511t/255t为基础，和一个低位数据的计时时钟周期t，组成512/256个计数周期。这样总计仍为512t*128＝65536t＝T(256t*256＝65536t＝T)，总灰度不变，但刷新率提高了128/256倍。

表2为刷新倍率表，显示一帧数据共需要65536个时钟，在倍频关闭的情况下，打散128/256组分别需要512/256个时钟，倍率依次为1/2倍。在倍频开启的情况下，上升沿和下降沿同时计数，所需要的时钟个数减少一半，即同样一帧数据，散128/256组则分别需要256/128个时钟，在相同时间内，刷新率提升一倍，即2/4倍。

表2刷新倍率表

表3为倍频计数器选择表，PWM控制电路产生PWM计数器9位CNT1和7位CNT2，行计数器，以及下鬼影和首行偏暗调节指示信号。9位CNT1用于计数每组PWM周期时钟数，由奇计数器CNT1_ODD和偶数计数器CNT1_EVEN组合产生，7位CNT2用于计数打散组数，9位CNT1和7位CNT2组合实现PWM计数控制。在倍频关闭的情况下，CNT1_EVEN不工作，9位CNT1直接由CNT1_ODD得到，在时钟上升沿跳变。在倍频开启的情况下，CNT1_ODD在时钟上升沿跳变，CNT1_EVEN在时钟下降沿跳变，最终的9位CNT在时钟高电平选择CNT1_EVEN，时钟低电平选择CNT1_ODD。

表3倍频计数器选择表

图6所示为OS-PWM算法32行扫16通道显示控制图，以应用本发明的32扫16通道恒流LED驱动芯片为例，在每一个打散周期内，从0-31行依次进行切换输出。考虑到不同的应用场景，将打散情况设计为可配置：128组和256组，分组数可配，但总的GCLK周期不变，由此便可得到不同的刷新率。分组数目越多，打散情况越好，刷新率越高，但同时输出开关的开关频率也越高。在每一个打散的组中，PWM波形的脉宽将会最大可能平均。比如OS-PWM模式被配置为打散128组，分别命名为GROUP0、GROUP1……GROUP127，如果灰度为128，每组脉宽的最大可能平均将会为1个GCLK周期，如果灰度为132，除了GROIJP0、GROUP64、GROUP32、GROUP96中的脉宽为2个GCLK周期，其他仍为1个GCLK周期，即平均后多余的4个灰度将会平均分配到4组里，每组之间隔32组以达到尽可能的平均分布。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (1)

1.一种基于倍频OS-PWM算法的LED驱动电路，其特征在于，包括：

复位电路，生成换帧复位信号；

译码电路，完成指令译码操作；

SRAM控制电路，完成SRAM读写逻辑控制；

MBIST电路，完成SRAM校验；

PWM控制电路，完成PWM计数器相关逻辑控制；

PWM生成电路，生成PWM输出；

低灰处理电路，实现下鬼影、首行等低灰处理操作；

开路检测电路，完成开路LED检测和屏蔽；

所述SRAM控制电路将输入的数据、地址解析成相应的SRAM控制信号；采用DCLK作为读写时钟，通过增加16×16bit的缓存，预先读取下一行数据；同时发生读写操作时，优先处理写操作，VSYNC后的第一帧数据需预先发送一组DCLK，增加写溢出保护电路；

所述MBIST电路完成SRAM校验，当LE长度包含15个LE上升沿个数，使能SRAM校验状态，进入MBIST调试；SRAM输入选择不同的信号，包含数据输入/出、W/R控制、地址、时钟；

所述PWM控制电路产生PWM计数器9位 CNT1和7位 CNT2、行计数器、以及EN_GHOST和首行偏暗调节指示信号；9位 CNT1用于计数每组PWM周期时钟数，7位 CNT2用于计数打散组数，9位 CNT1和7位 CNT2组合，采用倍频技术，实现PWM计数控制；其中，所述倍频技术具体为：9位 CNT1采用双沿计数的方式，双沿计数时钟基于GCLK，在GCLK的上升沿和下降沿进行反转，异或产生；关闭倍频，上升沿计数，开启倍频，双沿计数，可以减少一半电路面积；

所述PWM生成电路采用OS-PWM算法，将一组数据的导通时间打散成若干个相对较短的时间段，每个较短的时间段均保持原先的占空比，以增加LED显示屏的整体刷新率；所述OS-PWM算法具体为：将PWM数据打散，就可以避免低灰条件下的闪烁问题；将16位数据分为9位的高位数据MSB和7位的低位数据LSB；由于高9位的MSB的数据在图像显示中占有主要作用的地位，故采用将MSB的计数打散的方式来提高LED显示屏的刷新率；MSB的计数周期打散后将重复计数多次，再加上一次LSB的计数周期，就可以达到和未分解的PWM一样的分辨率；

所述复位电路生成换帧复位信号RSTN，用于在换帧时复位内部控制信号；通过插入延时单元，将信号CMD_VSYNC进行延时，得到信号CMD_VSYNC_D，将上述两个信号组合产生换帧复位信号RSTN，即：

RSTN=~CMD_VSYNC | CMD_VSYNC_D；

所述译码电路根据输入的LE长度，解析成数据输入、寄存器读写、SDO输出和测试模式；其中，

LE的长度是指当LE为高电平时，DCLK的上升沿个数，每帧先发EN_OP，然后再配置寄存器，配置每个寄存器前需要先发PRE_ACT；

所述低灰处理电路针对首行偏暗给出了调节方法，预留时间使电容提前放电，改善首行偏暗问题；针对下鬼影采用预留时间泄放电荷，解决下鬼影问题；针对低灰白平衡，增加寄存器调节设计；

所述开路检测电路通过检测开路LED的灯珠，将已开路的LED灯信息记录下来，在显示过程中不点亮开路LED灯珠。

Images