[go: up one dir, main page]

CN109901956A - 内存整体测试的系统及其方法 - Google Patents

内存整体测试的系统及其方法 Download PDF

Info

Publication number
CN109901956A
CN109901956A CN201711294684.0A CN201711294684A CN109901956A CN 109901956 A CN109901956 A CN 109901956A CN 201711294684 A CN201711294684 A CN 201711294684A CN 109901956 A CN109901956 A CN 109901956A
Authority
CN
China
Prior art keywords
memory
address
test
module
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711294684.0A
Other languages
English (en)
Inventor
李岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Electronics Tianjin Co Ltd
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201711294684.0A priority Critical patent/CN109901956A/zh
Priority to US16/009,548 priority patent/US10614905B2/en
Publication of CN109901956A publication Critical patent/CN109901956A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开一种内存整体测试的系统及其方法，其通过转换内存模块的物理地址范围为内存的逻辑地址范围后，依据内存的逻辑地址范围对内存进行读写测试，并在进行读写测试的过程中侦测与内存对应的错误信息时，将错误信息中的逻辑地址转换为相对应的内存模块的物理地址的技术手段，可以提高测试内存的测试覆盖率与有效性，也可以有效判断发生错误的内存模块，并达成避免测试过程中被操作系统结束执行的技术功效。

Description

内存整体测试的系统及其方法
技术领域
本发明涉及一种测试系统及其方法，特别指一种内存整体测试的系统及其方法。
背景技术
随着半导体制程技术不断提高，集成电路(IC)的设计规模越来越大，内存、处理器、南北桥等高度复杂的集成电路可能存在的缺陷类型越来越多。另一方面，随着集成电路的复杂度的提高，集成电路产品，特别是内存，在服务器、台式电脑或笔记本电脑、行动装置、以及消费性和商业电子的服务器等计算装置中被大量的使用。
在计算装置运行的过程中，若发生内存错误，除了可能产生错误的结果之外，也可以造成应用程序关闭，甚至导致计算装置当机的情况，尤其是服务器等计算装置的稳定性非常重要。由于内存的稳定性对于计算装置的稳定性影像非常大，为了增加服务器的稳定性，内存测试是一个必要的部分。
内存测试至少有单独对内存模块进行测试，通过BIOS对安装于计算装置中的内存模块进行测试，以及在计算装置的操作系统运行时测试所有内存。其中，在计算装置的操作系统运行时测试内存的方式，目前各家厂商大多使用内存耐压测试(RAM Stress Test,RST)程序来进行。虽然目前的内存耐压测试程序可测试内存的稳定度，但目前的内存耐压测试程序相当耗时，且在操作系统中进行测试无法完整的测试所有内存，此外，目前的内存耐压测试程序在测试的过程中发现错误时，只能取得错误的内存地址，但无法反映出发生错误的内存模块。
综上所述，可知现有技术中长期以来一直存在内存耐压测试程序的测试覆盖率低、有效性差、无法有效判断错误内存模块的问题，因此有必要提出改进的技术手段，来解决此问题。
发明内容
有鉴于现有技术存在内存耐压测试程序可能被操作系统结束执行的问题，本发明遂披露一种内存整体测试的系统及其方法，其中：
本发明所披露的内存整体测试的系统，应用于计算装置所执行的操作系统中，且计算装置包含做为内存的内存模块，本发明所披露的系统至少包含：地址映像模块，用以建立映像信息，映像信息包含内存的逻辑地址范围与内存模块的物理地址范围的对应关系；数据存取模块，用以依据映像信息转换内存模块的物理地址范围为内存的逻辑地址范围，并依据内存的逻辑地址范围对内存进行读写测试；错误侦测模块，用以侦测进行读写测试时所产生的与内存对应的错误信息；错误报告模块，用以依据映像信息将错误信息中的逻辑地址转换为相对应的内存模块的物理地址，并产生与逻辑地址对应的内存模块的模块信息，及用以输出物理地址及模块信息。
本发明所披露的内存整体测试的方法，应用于计算装置所执行的操作系统中，且计算装置包含做为内存的内存模块，本发明所披露的方法的步骤至少包括：建立映像信息，映像信息包含内存模块的物理地址范围与内存的逻辑地址范围的对应关系；依据映像信息转换内存模块的物理地址范围为内存的逻辑地址范围，并依据内存的逻辑地址范围对内存进行读写测试；侦测进行读写测试时所产生的与内存对应的错误信息；依据映像信息将错误信息中的逻辑地址转换为相对应的内存模块的物理地址，并产生与逻辑地址对应的内存模块的模块信息；输出物理地址及模块信息。
本发明所披露的系统与方法如上，与现有技术之间的差异在于本发明通过转换内存模块的物理地址范围为内存的逻辑地址范围后，依据内存的逻辑地址范围对内存进行读写测试，并在进行读写测试的过程中侦测与内存对应的错误信息时，将错误信息中的逻辑地址转换为相对应的内存模块的物理地址，借以解决现有技术所存在的问题，并可以达成避免测试过程中被操作系统结束执行的技术功效。
附图说明
图1为本发明所述的内存整体测试的系统架构图。
图2为本发明所述的内存整体测试的方法流程图。
符号说明：
100 计算装置
101 内存
110 操作系统
111 地址映像模块
113 数据存取模块
115 错误侦测模块
117 错误报告模块
具体实施方式
以下将配合附图及实施例来详细说明本发明的特征与实施方式，内容足以使任何本领域技术人员能够轻易地充分理解本发明解决技术问题所应用的技术手段并据以实施，借此实现本发明可达成的功效。
本发明可以在操作系统中执行，通过指定内存模块的物理地址范围的方式将内存分为多个小单元进行读写测试，并在读写测试的过程中侦测与内存对应的错误信息，借以在侦测到错误信息时依据错误信息判断发生读写错误的内存模块。
以下先以图1本发明所述的内存整体测试的系统架构图来说明本发明的系统运作。如图1所示，本发明的系统含有地址映像模块111、数据存取模块113、错误侦测模块115、以及错误报告模块117。
地址映像模块111负责建立映像信息。地址映像模块111所建立的映像信息包含内存101的逻辑地址范围与安装于计算装置100中的内存模块的物理地址范围之间的对应关系。例如，计算装置100中安装有两个内存模块，分别是4G与8G，则内存101的逻辑地址范围是0x0至0xBFFFFFFFFF，第一个内存模块的物理地址范围0x0至0xBFFFFFFFFF与内存101的逻辑地址范围0x0至0x3FFFFFFFFF对应，第二个内存模块的物理地址范围0x0至0x7FFFFFFFFF与内存101的逻辑地址范围0xC000000000至0xBFFFFFFFFF对应。
一般而言，地址映像模块111可以依据内存模块上的串行存在探测(SerialPresence Detect,SPD)芯片中所记录的数据、计算装置100或操作系统110所记录的系统设定、或是用户的设定取得安装于计算装置100中的内存模块的容量，另外，地址映像模块111也可以取得内存模块被计算装置100初始化的顺序(通常是内存模块被安装的内存插槽的插槽编号等，但本发明并不以此为限)，并依据所取得的内存模块的容量与顺序判断各个内存模块的物理地址范围，借以建立映像信息。
数据存取模块113负责对内存101进行读写测试。数据存取模块113可以先取得欲进行读写测试的内存模块的物理地址范围，再依据地址映像模块111所建立的映像信息将所取得的内存模块的物理地址范围转换为内存101的逻辑地址范围，并对转换出的内存101的逻辑地址范围对内存101进行读写测试。其中，数据存取模块113进行读写测试的内存101的逻辑地址范围在本发明中被称为“测试地址范围”。
为了增加读写测试的效率，数据存取模块113也可以将每一个内存模块的物理地址范围分割为多个地址范围较小的小单元，并依据地址映像模块111所建立的映像信息将分割出来的每一个小单元的地址范围转换为内存101中相对应的测试地址范围，同时，数据存取模块113也可以产生与计算装置100的处理核心数相同数量的多个测试执行序，并可以将所有的测试地址范围分配给各个测试执行序(thread)，使得每一个测试执行序都可以被分配到一个或多个小单元，借以对所分配到的小单元所对应的测试地址范围进行读写测试。每一个测试执行序可以使用Match Pattern的方式对小单元所对应的地址范围进行读写测试，例如：↑(W0)、↑(R0,W1)、↓(R1,W0)、↓(R0,W1)、↑(R1,W0)、↓(R0,W1)、↓(R1,W0)、↑(R0,W1)、↑R1，其中，“W”表示写入资料，“R”表示读出资料并比对，“↑”表示升序，“↓”表示降序，“0”表示0向量，“1”表示1向量，也就是说，“↑(W0)”表示升序写入0向量，“↑(R0,W1)”表示升序读取数据并比对数据是否与0向量相同后再升序写入1向量，依此类推。另外，需要说明的是，0向量与1向量共有五组，第一组为“0000000000000000”与“FFFFFFFFFFFFFFFF”，第二组为“0F0F0F0F0F0F0F0F”与“F0F0F0F0F0F0F0F0”，第三组为“5555555555555555”与“AAAAAAAAAAAAAAAA”，第四组为“3333333333333333”与“CCCCCCCCCCCCCCCC”，第五组为“7777777777777777”与“8888888888888888”，测试执行序可以依序使用五组0向量与1向量对同一个小单元所对应的地址范围进行读写测试。
一般而言，数据存取模块113可以产生用户程序以及核心程序。其中，用户程序可以存取内存101的特定逻辑地址，例如，上述的测试执行序；核心程序则可以配置进行读写测试的内存模块的物理地址范围，并依据地址映像模块111所建立的映像信息将所配置的内存模块的物理地址范围转换为对应的逻辑地址范围(也就是测试地址范围)，借以提供用户程序依据逻辑位置范围进行读写测试，另外，核心程序也可以在用户程序完成读写测试后，释放(free)用户程序进行读写测试的逻辑地址范围，并释放与用户程序进行读写测试的逻辑地址范围对应的物理地址范围。
在部分的实施例中，数据存取模块113也可以关闭计算装置100的高速缓存(cache)机制，借以让读写测试可以确实地在内存101中进行。
错误侦测模块115负责在数据存取模块113进行读写测试的同时，侦测是否有与内存101对应的错误信息被产生。
一般而言，错误侦测模块115可以监控内存101的错误检查与纠正计数器(ErrorChecking&Correcting counter,ECC counter)、监控计算装置100的基板管理控制器(Baseboard Management Controller,BMC)的事件记录(System Event Log,SEL)、检查操作系统110所产生的开机信息、和/或监控操作系统110所产生的硬件诊断记录，借以侦测是否有与内存101对应的错误信息被产生。
错误报告模块117负责依据地址映像模块111所建立的映像信息，将错误侦测模块115所侦测到的错误信息中的逻辑地址转换为相对应的内存模块的物理地址。
错误报告模块117也负责产生与错误侦测模块115所侦测到的错误信息中的逻辑地址对应的内存模块的模块信息。其中，错误报告模块117所产生的模块信息为方便确认内存模块的数据，例如，模块信息可以包含内存模块的厂商信息、型号、序号等可以由内存模块的串行存在探测芯片中取得的数据，模块信息也可以包含内存模块所安装的内存插槽的插槽编号和/或插槽位置。
错误报告模块117也负责输出转换出的物理地址以及所产生的模块信息。
接着以一个实施例来解说本发明的运作系统与方法，并请参照图2，本发明所述的内存整体测试的方法流程图。在本实施例中，假设计算装置100为服务器，且计算装置100中安装有4条16G的内存模块。
在计算装置100的操作系统110完成开机后，用户可以在操作系统110中执行包含本发明的应用程序，如此，地址映像模块111可以建立各个内存模块的物理地址范围与内存101的逻辑地址范围的对应关系(步骤210)。
之后，数据存取模块113可以依据地址映像模块111所建立的映像信息将各个内存模块的物理地址范围分别转换为内存101的逻辑地址范围，并依据转换后的内存101的逻辑地址范围对对内存101进行读写测试(步骤220)。在本实施例中，假设数据存取模块113可以呼叫核心程序，核心程序在执行后，可以将每一个内存模块的物理地址范围分割为多个小单元，也就是将内存101分割为多个小单元，并依据地址映像模块111所建立的映像信息将各个小单元的地址范围转换为对应的逻辑地址范围(也就是测试地址范围)，接着，数据存取模块113可以呼叫用户程序，用户程序在执行后，可以产生与计算装置100的处理核心数相同数量的多个测试执行序，并可以将各个小单元平均分配给各个测试执行序，使得各个测试执行序分别对所分配到的小单元所对应的测试地址范围进行读写测试。在每一个测试执行序完成一个小单元的读写测试后，核心程序可以先释放(free)完成读写测试的小单元所对应的测试地址范围(逻辑地址范围)，并释放与完成读写测试的小单元的地址范围(物理地址范围)。
在数据存取模块113对内存101进行读写测试的同时，错误侦测模块115可以持续的侦测是否有与内存101对应的错误信息被产生(步骤230)，直到数据存取模块113对内存101完成读写测试为止。在本实施例中，假设错误侦测模块115可以监控内存101的错误检查与纠正计数器、监控计算装置100的基板管理控制器的事件记录、使用dmesg指令检查操作系统110所产生的开机信息、和/或监控操作系统110所产生的硬件诊断记录文件(如mcelog)。
若错误侦测模块115在数据存取模块113对内存101进行读写测试的过程中都没有侦测到任何与内存101对应的错误信息，则错误报告模块117将可以不执行。而若错误侦测模块115在数据存取模块113对内存101进行读写测试的过程中侦测到与内存101对应的错误信息，则错误报告模块117可以依据地址映像模块111所建立的映像信息，将所侦测到的错误信息中的逻辑地址转换为其中一个内存模块的物理地址，并可以产生与错误信息中的逻辑地址对应的内存模块的模块信息(步骤250)，以及可以输出所产生的模块信息以及转换出的内存模块的物理地址(步骤260)。
如此，通过本发明，可以逐一依据内存模块中的物理地址范围进行读写测试，借以完整测试除操作系统110占用的所有内存101，避免现有内存测试程序在测试时占用海量内存导致操作系统110在读写测试的过程中判断内存不足而删除内存测试程序的问题。
上述的实施例中，在数据存取模块113对内存101进行读写测试(步骤220)时，更详细的说，在测试执行序对所分配到的测试地址范围进行读写测试前，核心程序可以先关闭计算装置100的高速缓存机制，并可以在测试执行序完成读写测试后开启计算装置100的高速缓存机制。
综上所述，可知本发明与现有技术之间的差异在于具有转换内存模块的物理地址范围为内存的逻辑地址范围后，依据内存的逻辑地址范围对内存进行读写测试，并在进行读写测试的过程中侦测与内存对应的错误信息时，将错误信息中的逻辑地址转换为相对应的内存模块的物理地址的技术手段，借由此技术手段可以解决现有技术所存在内存耐压测试程序的测试覆盖率低、有效性差、无法有效判断错误内存模块的问题，进而达成避免测试过程中被操作系统结束执行的技术功效。
再者，本发明的内存整体测试的方法，可实现于硬件、软件或硬件与软件的组合中，也可在计算机系统中以集中方式实现或以不同组件散布于若干互连的计算机系统的分散方式实现。
虽然本发明所说明的实施方式如上，惟所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域中的本领域技术人员，在不脱离本发明所披露的精神和范围的前提下，对本发明的实施的形式上及细节上作些许的更动润饰，均属于本发明的专利保护范围。本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种内存整体测试的系统，应用于计算装置所执行的操作系统中，其特征在于，该计算装置包含至少一内存模块，该些内存模块作为该计算装置的内存，该系统至少包含：
地址映像模块，用以建立映像信息，该映像信息包含该内存的逻辑地址范围与各该内存模块的物理地址范围的对应关系；
数据存取模块，用以将各该内存模块的物理地址范围分割为多个小单元，并依据该映像信息转换各该小单元的地址范围为对应的测试地址范围，及用以产生与该计算装置的处理核心数相同数量的多个测试执行序，并分配每一该测试执行序对至少一该小单元所对应的测试地址范围进行读写测试。
错误侦测模块，用以侦测进行该读写测试时所产生的与该内存对应的错误信息；及
错误报告模块，用以依据该映像信息将该错误信息中的逻辑地址转换为相对应的该内存模块的物理地址，并产生与该逻辑地址对应的内存模块的模块信息，及用以输出该物理地址及该模块信息。
2.如权利要求1所述的内存整体测试的系统，其特征在于，该错误侦测模块是监控该内存的错误检查与纠正计数器、监控该计算装置的基板管理控制器的事件记录、检查该操作系统的开机信息、和/或监控该操作系统的硬件诊断记录，借以侦测该错误信息。
3.如权利要求1所述的内存整体测试的系统，其特征在于，该数据存取模块还用以关闭该计算装置的高速缓存机制。
4.如权利要求1所述的内存整体测试的系统，其特征在于，该地址映像模块是依据各该内存模块上的串行存在探测芯片中所记录的数据、该计算设备或该操作系统所记录的设定、或是用户设定取得各该内存模块的物理地址范围。
5.如权利要求1所述的内存整体测试的系统，其特征在于，该模块信息包含厂商信息、型号、序号、和/或插槽位置。
6.一种内存整体测试的方法，应用于计算装置所执行的操作系统中，其特征在于，该计算装置包含至少一内存模块，该些内存模块做为该计算装置的内存，该方法至少包含下列步骤：
建立映像信息，该映像信息包含各该内存模块的物理地址范围与该内存的逻辑地址范围的对应关系；
依据该映像信息转换各该内存模块的物理地址范围为该内存的逻辑地址范围，并依据该内存的逻辑地址范围对该内存进行读写测试；
侦测进行该读写测试时所产生的与该内存对应的错误信息；
依据该映像信息将该错误信息中的逻辑地址转换为相对应的该内存模块的物理地址，并产生与该逻辑地址对应的内存模块的模块信息；及
输出该物理地址及该模块信息。
7.如权利要求6所述的内存整体测试的方法，其特征在于，依据该映像信息转换各该内存模块的物理地址范围为该内存的逻辑地址范围，并依据该内存的逻辑地址范围对该内存进行该读写测试的步骤为分割各该内存模块的物理地址范围为多个小单元，依据该映像信息转换各该小单元的地址范围为对应的测试地址范围，产生与该计算装置的处理核心数相同数量的多个测试执行序，并分配每一该测试执行序对至少一该小单元所对应的测试地址范围进行读写测试。
8.如权利要求6所述的内存整体测试的方法，其特征在于，侦测进行该读写测试时所产生的与该内存对应的该错误信息的步骤为监控该内存的错误检查与纠正计数器、监控该计算装置的基板管理控制器的事件记录、检查该操作系统的开机信息、和/或监控该操作系统的硬件诊断记录。
9.如权利要求6所述的内存整体测试的方法，其特征在于，该方法于对该内存进行该读写测试的步骤中，还包含关闭该计算装置的高速缓存机制的步骤。
10.如权利要求6所述的内存整体测试的方法，其特征在于，建立该映像信息的步骤，还包含依据各该内存模块上的串行存在探测芯片中所记录的数据、该计算设备或该操作系统所记录的设定、或是用户设定取得各该内存模块的物理地址范围的步骤。
CN201711294684.0A 2017-12-08 2017-12-08 内存整体测试的系统及其方法 Withdrawn CN109901956A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711294684.0A CN109901956A (zh) 2017-12-08 2017-12-08 内存整体测试的系统及其方法
US16/009,548 US10614905B2 (en) 2017-12-08 2018-06-15 System for testing memory and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711294684.0A CN109901956A (zh) 2017-12-08 2017-12-08 内存整体测试的系统及其方法

Publications (1)

Publication Number Publication Date
CN109901956A true CN109901956A (zh) 2019-06-18

Family

ID=66697153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711294684.0A Withdrawn CN109901956A (zh) 2017-12-08 2017-12-08 内存整体测试的系统及其方法

Country Status (2)

Country Link
US (1) US10614905B2 (zh)
CN (1) CN109901956A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110990204A (zh) * 2019-11-24 2020-04-10 苏州浪潮智能科技有限公司 内存压力测试方法、装置、设备及计算机可读存储介质
CN112053739A (zh) * 2020-09-04 2020-12-08 上海国微思尔芯技术股份有限公司 一种存储器检测方法和装置
CN112069009A (zh) * 2020-09-04 2020-12-11 广东小天才科技有限公司 一种在Recovery模式下进行压力测试的方法、装置和终端设备
CN112309481A (zh) * 2019-08-02 2021-02-02 神讯电脑(昆山)有限公司 Eeprom读写检测系统及其方法
CN113254321A (zh) * 2021-06-07 2021-08-13 恒为科技（上海）股份有限公司 一种评估处理器内存访问性能的方法及系统
CN114360627A (zh) * 2020-10-12 2022-04-15 合肥君正科技有限公司 一种轻量级tf卡检测工具
CN115599611A (zh) * 2022-09-26 2023-01-13 超聚变数字技术有限公司（Cn） 一种内存测试的方法、装置和计算机设备
WO2023035413A1 (zh) * 2021-09-08 2023-03-16 长鑫存储技术有限公司 一种读写测试方法及装置、计算机存储介质和电子设备
CN117080779A (zh) * 2023-10-16 2023-11-17 成都电科星拓科技有限公司 内存条插接装置、使内存控制器适配其的方法、工作方法
WO2023240719A1 (zh) * 2022-06-15 2023-12-21 长鑫存储技术有限公司 内存测试方法及装置、存储介质及电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11422876B2 (en) * 2019-08-02 2022-08-23 Microsoft Technology Licensing, Llc Systems and methods for monitoring and responding to bus bit error ratio events
CN113156919B (zh) * 2021-04-29 2023-09-08 日立楼宇技术（广州）有限公司 电梯操纵箱的检测方法、装置、系统、设备及存储介质
CN117612592B (zh) * 2024-01-23 2024-04-26 悦芯科技股份有限公司 一种用于存储芯片测试机向量产生器的突发扰码系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW392173B (en) * 1997-08-08 2000-06-01 Toshiba Corp Method for controlling non volatile semiconductor memory
CN101464835A (zh) * 2007-12-18 2009-06-24 英业达股份有限公司 操作系统的物理内存存取的方法
CN102073578A (zh) * 2009-11-23 2011-05-25 英业达股份有限公司 系统事件日志记录方法
CN104809039A (zh) * 2015-04-24 2015-07-29 英业达科技有限公司 基于物理内存分配映射的内存检测方法
CN107038098A (zh) * 2017-04-28 2017-08-11 郑州云海信息技术有限公司 一种可批量通过网络进行服务器内存诊断的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8285920B2 (en) * 2010-07-09 2012-10-09 Nokia Corporation Memory device with dynamic controllable physical logical mapping table loading
US9251087B2 (en) * 2011-02-11 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for virtual memory management
US20130117493A1 (en) * 2011-11-04 2013-05-09 International Business Machines Corporation Reliable Memory Mapping In A Computing System
US9075710B2 (en) * 2012-04-17 2015-07-07 SanDisk Technologies, Inc. Non-volatile key-value store
US9519575B2 (en) * 2013-04-25 2016-12-13 Sandisk Technologies Llc Conditional iteration for a non-volatile device
US9250995B2 (en) * 2013-05-29 2016-02-02 Seagate Technology Llc Protection of data in memory
US9043638B1 (en) * 2014-11-14 2015-05-26 Quanta Computer Inc. Method for enhancing memory fault tolerance
US9785570B2 (en) * 2015-03-09 2017-10-10 Samsung Electronics Co., Ltd. Memory devices and modules
US10325108B2 (en) * 2016-12-30 2019-06-18 Intel Corporation Method and apparatus for range based checkpoints in a storage device
CN107844431B (zh) * 2017-11-03 2022-01-25 合肥兆芯电子有限公司 映射表更新方法、存储器控制电路单元与存储器存储装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW392173B (en) * 1997-08-08 2000-06-01 Toshiba Corp Method for controlling non volatile semiconductor memory
CN101464835A (zh) * 2007-12-18 2009-06-24 英业达股份有限公司 操作系统的物理内存存取的方法
CN102073578A (zh) * 2009-11-23 2011-05-25 英业达股份有限公司 系统事件日志记录方法
CN104809039A (zh) * 2015-04-24 2015-07-29 英业达科技有限公司 基于物理内存分配映射的内存检测方法
CN107038098A (zh) * 2017-04-28 2017-08-11 郑州云海信息技术有限公司 一种可批量通过网络进行服务器内存诊断的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
电脑报: "《电脑故障排除轻松入门》", 31 March 2008, 重庆：电脑报电子音像出版社 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309481A (zh) * 2019-08-02 2021-02-02 神讯电脑(昆山)有限公司 Eeprom读写检测系统及其方法
CN110990204A (zh) * 2019-11-24 2020-04-10 苏州浪潮智能科技有限公司 内存压力测试方法、装置、设备及计算机可读存储介质
CN112053739B (zh) * 2020-09-04 2023-04-11 上海思尔芯技术股份有限公司 一种存储器检测方法和装置
CN112069009A (zh) * 2020-09-04 2020-12-11 广东小天才科技有限公司 一种在Recovery模式下进行压力测试的方法、装置和终端设备
CN112053739A (zh) * 2020-09-04 2020-12-08 上海国微思尔芯技术股份有限公司 一种存储器检测方法和装置
CN114360627A (zh) * 2020-10-12 2022-04-15 合肥君正科技有限公司 一种轻量级tf卡检测工具
CN113254321A (zh) * 2021-06-07 2021-08-13 恒为科技（上海）股份有限公司 一种评估处理器内存访问性能的方法及系统
CN113254321B (zh) * 2021-06-07 2023-01-24 上海恒为智能科技有限公司 一种评估处理器内存访问性能的方法及系统
WO2023035413A1 (zh) * 2021-09-08 2023-03-16 长鑫存储技术有限公司 一种读写测试方法及装置、计算机存储介质和电子设备
WO2023240719A1 (zh) * 2022-06-15 2023-12-21 长鑫存储技术有限公司 内存测试方法及装置、存储介质及电子设备
CN115599611A (zh) * 2022-09-26 2023-01-13 超聚变数字技术有限公司（Cn） 一种内存测试的方法、装置和计算机设备
CN115599611B (zh) * 2022-09-26 2025-11-18 超聚变数字技术有限公司 一种内存测试的方法、装置和计算机设备
CN117080779A (zh) * 2023-10-16 2023-11-17 成都电科星拓科技有限公司 内存条插接装置、使内存控制器适配其的方法、工作方法
CN117080779B (zh) * 2023-10-16 2024-01-02 成都电科星拓科技有限公司 内存条插接装置、使内存控制器适配其的方法、工作方法

Also Published As

Publication number Publication date
US20190180838A1 (en) 2019-06-13
US10614905B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
CN109901956A (zh) 内存整体测试的系统及其方法
US7284166B2 (en) Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays
JPH09127206A (ja) 選択した障害に関する障害情報を捕捉する集積回路試験用の方法および組込み型自己試験装置
CN106021014B (zh) 一种内存管理方法及装置
CN104809039B (zh) 基于物理内存分配映射的内存检测方法
JP5153774B2 (ja) 試験装置、プログラム、および、記録媒体
CN109117327A (zh) 一种硬盘检测方法及装置
CN103164316B (zh) 硬件监视器
CN108766501A (zh) 一种具有edac容错的存储器故障注入设计及验证方法
CN103137212A (zh) Sdram测试方法
CN111782448A (zh) 芯片自检测方法、装置、芯片、显示系统及存储介质
US8595557B2 (en) Method and apparatus for verifying memory testing software
US5442640A (en) Test and diagnosis of associated output logic for products having embedded arrays
CN115691632B (zh) 测试控制系统和方法
CN100446129C (zh) 一种内存故障测试的方法及系统
US10916322B2 (en) Testing memory cells by allocating an access value to a memory access and granting an access credit
US20080082874A1 (en) FBM generation device and FBM generation method
TWI733964B (zh) 記憶體整體測試之系統及其方法
CN114526925B (zh) 一种车辆的下线检测方法、装置、电子设备及存储介质
CN117290165A (zh) 一种芯片测试的方法、系统、装置及存储介质
Sun et al. A Novel Fault Diagnosis Mechanism based on MBIST for Embedded Memories
CN108231134B (zh) Ram良率补救方法及装置
CN117236277B (zh) 用于检查寄存器的方法及装置、电子设备
US11069422B1 (en) Testing multi-port array in integrated circuits
CN108132860A (zh) 依存储器模块的物理地址范围测试存储器的系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190618

WW01 Invention patent application withdrawn after publication