CN109888089A - 一种制备sot-mram底电极的方法 - Google Patents
一种制备sot-mram底电极的方法 Download PDFInfo
- Publication number
- CN109888089A CN109888089A CN201910079796.7A CN201910079796A CN109888089A CN 109888089 A CN109888089 A CN 109888089A CN 201910079796 A CN201910079796 A CN 201910079796A CN 109888089 A CN109888089 A CN 109888089A
- Authority
- CN
- China
- Prior art keywords
- sot
- mram
- preparing
- bottom electrode
- spin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明公开一种制备SOT‑MRAM底电极的方法，该方法是通过制备多层膜而非生长单一材料来制备SOT‑MRAM的底电极。所述的多层膜，每一层材料的选择为：具备强自旋‑轨道耦合的非磁材料的一种，或具备弱自旋‑轨道耦合的非磁材料中的一种，或铁磁材料中的一种。本发明方法制备工艺简单，与现有磁存储技术完全兼容。一方面，通过结合不同材料的优点，可制备高自旋霍尔电导率的材料，从而克服传统SOT‑MRAM底电极电阻率过高的问题，有利于降低SOT‑MRAM的功耗并提高器件集成度；另一方面，不同材料之间的界面可产生含有垂直方向分量的自旋流，从而有望实现垂直磁隧道结的无场翻转。
Description
技术领域
本发明涉及一种制备SOT-MRAM底电极的方法，尤其是一种通过制备多层膜而非生长单一材料来制备SOT-MRAM底电极的方法。属于非易失性存储器技术领域。
背景技术
利用自旋轨道矩(Spin orbit torque,SOT)对磁隧道结进行翻转的方式，理论上具有高速、低功耗的特点，并且在这一方式下，磁隧道结可以进行无限次擦写。因而基于此的磁随机存储器SOT-MRAM有望替代STT-MRAM成为未来主流存储器。
但是SOT-MRAM的实际应用依然有几个瓶颈。一个瓶颈是用于提供SOT的底电极材料的自旋霍尔电导率有待提升。自旋霍尔电导率是材料自旋霍尔角与电导率的乘积，其中自旋霍尔角是电流转化为自旋流的效率，效率越高，翻转磁隧道结所需的电流越低；而电导率则反映的是材料的导电性能，电导率越高，在一定外加电压下，底电极可以制备的长度越长，从而可以在其上集成更多的磁隧道结。因此，对于底电极材料而言，高自旋霍尔角和高电导率最好兼得，从而可以得到更高的自旋霍尔电导率，降低磁隧道结的翻转功耗并提高器件集成度。多年以来，各国研究者致力于寻找高自旋霍尔电导率的底电极材料，但是在同一种材料中，高自旋霍尔角和高电导率往往不可兼得。例如，金属钽和钨，只有在电阻率达到～200μΩ·cm时才呈现出较高的自旋霍尔角(分别为～-0.15和～-0.3)；而对于拓扑绝缘体，目前报道的自旋霍尔角可以超过1，但是其电阻率高达～1000μΩ·cm。
另一个瓶颈是需要外加面内磁场来实现垂直磁隧道结的决定性翻转，这一需求严重阻碍了SOT-MRAM的实际应用。多年来各国研究者提出了多种方案来解决这一问题，例如用楔形结构的器件、铁电材料或者层间耦合等，但是这些技术手段难于与现有的磁存储技术兼容。
发明内容
针对上述背景提到的SOT-MRAM底电极材料自旋霍尔电导率以及同一种材料中高自旋霍尔角和高电导率往往不可兼得以及需要外加磁场实现SOT决定性翻转的问题。本发明提供了一种制备SOT-MRAM底电极的方法。该方法制备工艺简单，与现有磁存储技术完全兼容。一方面，通过结合不同材料的优点，可制备高自旋霍尔电导率的材料，从而克服传统SOT-MRAM底电极电阻率过高的问题，有利于降低SOT-MRAM的功耗并提高器件集成度；另一方面，不同材料之间的界面可产生含有垂直方向分量的自旋流，从而有望实现垂直磁隧道结的无场翻转。
本发明是一种制备SOT-MRAM底电极的方法，通过制备多层膜而非生长单一材料来制备SOT-MRAM的底电极。
所述的多层膜，每一层材料的选择为：钽、钨、铂、拓扑绝缘体、MX2等具备强自旋-轨道耦合的非磁材料的一种；或者铜、银、金、钛、石墨烯等具备弱自旋-轨道耦合的非磁材料中的一种；或者钴、镍、铁镍合金等铁磁材料中的一种。其中，MX2是分子式形如MX2的具备强自旋-轨道耦合的二维非磁材料，如二硫化钼、二硫化钨、碲化钨等；
所述的多层膜的层数为不少于2层。
所述的多层膜结构，每一层的厚度在0至40纳米之间，且每一层材料的厚度无需保持一致。
所述的多层膜的生长方式是磁控溅射、分子束外延、原子层沉积、电子束蒸发和物理/化学气相沉积中的一种。
本发明提供了一种制备SOT-MRAM底电极的方法，其优点在于：该方法制备工艺简单，与现有磁存储技术完全兼容。一方面，通过结合不同材料的优点，可制备高自旋霍尔电导率的材料，从而克服传统SOT-MRAM底电极电阻率过高的问题，有利于降低SOT-MRAM的功耗并提高器件集成度；另一方面，不同材料之间的界面可产生含有垂直方向分量的自旋流，从而有望实现垂直磁隧道结的无场翻转。
附图说明
图1是利用该方法制备的SOT底电极材料。层数N满足N不小于2。
图2是本发明方法的一种典型应用。
1用本发明的方法制备的底电极
M1～MX第1到第x个磁隧道结(x≥1)
对于每一种技术方案，其具体实施方式不限于图中所述的方式。
具体实施方式
本发明提供一种制备SOT-MRAM底电极的方法。参照附图，进一步说明本发明的实质性特点。附图均为示意图，其中涉及的各功能层或区域的厚度，面积与体积等参数并非实际尺寸。
在此公开了详细的示例性实施例，其特定的结构细节和功能细节仅是描述特定实施例的目的，因此，可以以许多可选择的形式来实施本发明，即一种制备SOT-MRAM底电极的方法。且本发明不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明一种制备SOT-MRAM底电极的方法范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明的众所周知的元件，器件与子电路，以免混淆本发明的实施例的相关细节。
图1是利用该方法制备的SOT底电极材料。层数N满足N不小于2。每一层材料的厚度和种类都无需保持一致。
实施例1：
通过制备2层膜而非生长单一材料来制备SOT-MRAM的底电极。所述的2层膜，由下到上具体为厚度为2nm的铂及厚度为2nm的钨；该2层膜，通过磁控溅射的方式分别依次沉积。
实施例2：
通过制备2层膜而非生长单一材料来制备SOT-MRAM的底电极。所述的2层膜，由下到上具体为厚度为20nm的拓扑绝缘体及厚度为0.4nm的钨；该2层膜，通过分子束外延或者磁控溅射的方式生长拓扑绝缘体，通过磁控溅射的方式生长金属钨。
实施例3：
通过制备2层膜而非生长单一材料来制备SOT-MRAM的底电极。所述的2层膜，由下到上具体为厚度:40nm的拓扑绝缘体及厚度为1nm的铜；该2层膜，通过分子束外延或者磁控溅射的方式生长拓扑绝缘体，通过磁控溅射或者化学气相沉积的方式生长金属铜。
实施例4：
通过制备3层膜而非生长单一材料来制备SOT-MRAM的底电极。所述的3层膜，由下到上具体为厚度为3nm的钽、厚度为1nm的钴和厚度为1nm的钛；该3层膜依次可通过磁控溅射、分子束外延、原子层沉积等方式分别沉积。
实施例5：
通过制备7层膜而非生长单一材料来制备SOT-MRAM的底电极。所述的7层膜，由下到上具体为厚度为3nm的钽、厚度为1nm的钴、厚度为1nm的镍、厚度为1nm的钴、厚度为1nm的镍，厚度为1nm的钴、厚度为1nm的金；该7层膜依次可通过磁控溅射的方式分别沉积。
图2是该方法的一种典型应用，即用此方法制备的底电极来翻转磁隧道结。磁隧道结可以是垂直或者面内各向异性的。
Claims (9)
1.一种制备SOT-MRAM底电极的方法，其特征在于：该方法是通过制备多层膜而非生长单一材料来制备SOT-MRAM的底电极。
2.根据权利要求1所述的一种制备SOT-MRAM底电极的方法，其特征在于：所述的多层膜，每一层材料的选择为：具备强自旋-轨道耦合的非磁材料的一种，或具备弱自旋-轨道耦合的非磁材料中的一种，或铁磁材料中的一种。
3.根据权利要求2所述的一种制备SOT-MRAM底电极的方法，其特征在于：所述的具备强自旋-轨道耦合的非磁材料，包括钽、钨、铂、拓扑绝缘体、MX2；其中，MX2是分子式形如MX2的具备强自旋-轨道耦合的二维非磁材料。
4.根据权利要求3所述的一种制备SOT-MRAM底电极的方法，其特征在于：所述的二维非磁材料，包括二硫化钼、二硫化钨、碲化钨。
5.根据权利要求2所述的一种制备SOT-MRAM底电极的方法，其特征在于：所述的具备弱自旋-轨道耦合的非磁材料，包括铜、银、金、钛、石墨烯。
6.根据权利要求2所述的一种制备SOT-MRAM底电极的方法，其特征在于：所述的铁磁材料，包括钴、镍、铁镍合金。
7.根据权利要求1所述的一种制备SOT-MRAM底电极的方法，其特征在于：所述的多层膜的层数为不少于2层。
8.根据权利要求1所述的一种制备SOT-MRAM底电极的方法，其特征在于：所述的多层膜结构，每一层的厚度在0至40纳米之间，且每一层材料的厚度无需保持一致。
9.根据权利要求1所述的一种制备SOT-MRAM底电极的方法，其特征在于：所述的多层膜的生长方式，包括磁控溅射、分子束外延、原子层沉积、电子束蒸发、物理/化学气相沉积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910079796.7A CN109888089A (zh) | 2019-01-28 | 2019-01-28 | 一种制备sot-mram底电极的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910079796.7A CN109888089A (zh) | 2019-01-28 | 2019-01-28 | 一种制备sot-mram底电极的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109888089A true CN109888089A (zh) | 2019-06-14 |
Family
ID=66927106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910079796.7A Pending CN109888089A (zh) | 2019-01-28 | 2019-01-28 | 一种制备sot-mram底电极的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109888089A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113361223A (zh) * | 2021-06-09 | 2021-09-07 | 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) | 一种面向sot-mram相关电路的自旋电子工艺设计系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170076769A1 (en) * | 2015-09-14 | 2017-03-16 | Kabushiki Kaisha Toshiba | Magnetic memory |
| CN108292702A (zh) * | 2015-11-27 | 2018-07-17 | Tdk株式会社 | 磁阻效应元件、磁存储器、磁化反转方法及自旋流磁化反转元件 |
| CN108886061A (zh) * | 2017-02-27 | 2018-11-23 | Tdk株式会社 | 自旋流磁化旋转元件、磁阻效应元件及磁存储器 |
-
2019
- 2019-01-28 CN CN201910079796.7A patent/CN109888089A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170076769A1 (en) * | 2015-09-14 | 2017-03-16 | Kabushiki Kaisha Toshiba | Magnetic memory |
| CN108292702A (zh) * | 2015-11-27 | 2018-07-17 | Tdk株式会社 | 磁阻效应元件、磁存储器、磁化反转方法及自旋流磁化反转元件 |
| CN108886061A (zh) * | 2017-02-27 | 2018-11-23 | Tdk株式会社 | 自旋流磁化旋转元件、磁阻效应元件及磁存储器 |
Non-Patent Citations (1)
| Title |
|---|
| V.P. AMIN 等: ""Interface-Generated Spin Currents"", 《PHYSICAL REVIEW LETTER》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113361223A (zh) * | 2021-06-09 | 2021-09-07 | 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) | 一种面向sot-mram相关电路的自旋电子工艺设计系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105990519B (zh) | 非挥发性阻变存储器件及其制备方法 | |
| CN109755382B (zh) | 一种垂直磁电阻元件的顶覆盖层及其制作方法 | |
| CN105393375B (zh) | 一种金属掺杂的Ge-Sb-Te基多值存储相变材料及相变存储器 | |
| Verrelli et al. | Forming-free resistive switching memories based on titanium-oxide nanoparticles fabricated at room temperature | |
| CN102479925A (zh) | 具有高变比能力的电阻转变存储器结构及其制备方法 | |
| CN102945922B (zh) | 集记忆电阻与隧穿磁电阻的自旋记忆电阻器件及制备方法 | |
| US20220223784A1 (en) | Magnetic memory and preparation method thereof | |
| US11887640B2 (en) | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same | |
| Huang et al. | Improvement of resistive switching in NiO-based nanowires by inserting Pt layers | |
| WO2012166562A1 (en) | Graphene magnetic tunnel junction spin filters and methods of making | |
| KR102751409B1 (ko) | 스핀궤도 토크(spin-orbit torque, SOT) 기반 자기 터널 접합 및 이의 제조 방법 | |
| Huang et al. | Resistive switching of Sn-doped In 2 O 3/HfO 2 core–shell nanowire: geometry architecture engineering for nonvolatile memory | |
| CN104347226A (zh) | 一种基于磁性斯格明子层的磁性多层膜 | |
| US11871679B2 (en) | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same | |
| TW200952170A (en) | Resistance RAM device having a carbon nano-tube and method for manufacturing the same | |
| CN106784309A (zh) | 一种ots材料、选通管单元及其制作方法 | |
| US20100163419A1 (en) | Method for fabricating multi-component nanowires | |
| US20220392953A1 (en) | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same | |
| CN109888089A (zh) | 一种制备sot-mram底电极的方法 | |
| CN105161616B (zh) | 一种电场和磁场共同调控的多阻态忆阻器及其制备方法 | |
| Zou et al. | Surfactant-mediated growth of giant magnetoresistance multilayers | |
| CN111755600A (zh) | 一种基于复合纳米线网络结构的忆阻器 | |
| CN107123732B (zh) | 磁性纳米线器件、其制作方法与磁性纳米线的构筑方法 | |
| CN109524544A (zh) | 一种阻变存储器的制备方法 | |
| CN107452869A (zh) | 一种垂直型磁电阻元件及其制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190614 |
|
| RJ01 | Rejection of invention patent application after publication |