CN109786226A

CN109786226A - 半导体装置的形成方法

Info

Publication number: CN109786226A
Application number: CN201811360328.9A
Authority: CN
Inventors: 黄世钧; 陈秋翔; 叶雅雯; 沈育佃; 张博钦; 赖建文; 林纬良; 张雅惠; 严永松; 林立德; 林斌彦; 刘如淦; 林进祥
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2017-11-15
Filing date: 2018-11-15
Publication date: 2019-05-21
Also published as: US11239078B2; US20220157605A1; US20190148147A1; US10707081B2; US11862465B2; US20200335340A1; TW201923838A

Abstract

半导体装置的形成方法包括以光刻与蚀刻步骤形成第一硬遮罩于基板上的下方层上；形成多个侧壁间隔物图案，其具有第一侧壁部分与第二侧壁部分于第一硬遮罩的两侧侧壁上；蚀刻第一侧壁部分、蚀刻第一硬遮罩、与保留第二侧壁部分以桥接蚀刻的第一硬遮罩的间隙；以及采用第二硬遮罩，并对下方层进行工艺。

Description

半导体装置的形成方法

技术领域

本发明实施例关于细小线路的图案化方法，更特别关于采用方向性蚀刻法及/或方向性或双方向性离子布植法的微小线路图案化方法，其产生的图案化结构中的边缘对边缘或末端对末端的距离，小于光刻法所能达到的最小尺寸。

背景技术

随着装置(如笔记本电脑、手机、全球定位系统、与自动驾驶汽车系统)对强力计算能力的需求增加，以及全谱显示装置(如手机显示器、平板电视、与电脑屏幕)对高分辨率的需求增加，用以产生电子电路于基板晶圆上的图案化技术在图案化线路中的宽度方向上，将边缘对边缘或末端对末端的距离或长度推到可能的最小值。现有的次微米光刻技术与蚀刻方法采用遮罩以形成装置/电路图案于基板晶圆上。光刻技术采用电磁波如紫外线光刻、深紫外线光刻、x光刻、或类似方法。经由遮罩间隙所形成的最小尺寸受限于波长。其他方法如浸笔光刻或电子束光刻所形成的最小尺寸亦有其限制。由于合成的纳米结构如纳米管或纳米柱的尺寸小于光刻法的最小尺寸，可采用沉积法如化学气相沉积(包含低压化学气相沉积或等离子体增强化学气相沉积)、原子层沉积、物理气相沉积(如脉冲激光沉积、溅镀、或蒸镀)、或类似方法以成成纳米结构于基板上，即所谓的由下而上法。然而将形成的纳米结构对准基板上的电子装置非常具有挑战性且耗时，因此只能以实验室的规模而非工业规模进行。因此亟需在工业规模中，将细小线路图案的边缘对边缘距离推到新低的方法。

发明内容

本发明实施例提供的半导体装置的形成方法，包括：以光刻与蚀刻步骤形成第一硬遮罩于基板上的下方层上；形成多个侧壁间隔物图案，其具有第一侧壁部分与第二侧壁部分于第一硬遮罩的两侧侧壁上；蚀刻第一侧壁部分、蚀刻第一硬遮罩、与保留第二侧壁部分，以形成第二硬遮罩；以及采用第二硬遮罩，并对下方层进行工艺。

附图说明

图1(a)、2(a)、3(a)、4(a)、5(a)、6(a)、7(a)、与8(a)是本发明一实施例中，半导体装置的部分或整体于多种制作步骤中的部分上视图。

图1(b)、2(b)、与3(b)是图1(a)、2(a)、与3(a)的上视图所示的半导体装置沿着切线A-A的剖视图。

图4(b)、5(b)、6(b)、7(b)、与8(b)分别为对应4(a)、5(a)、6(a)、7(a)、与8(a)中未图示的剖线的剖视图。

图9(a)与9(b)是具有所需图案的半导体装置的上视图与剖视图。

图10(a)、11(a)、12(a)、13(a)、14(a)、15(a)、16(a)、17(a)、18(a)、19(a)、20(a)、与21(a)是本发明一实施例中，半导体装置的部分或整体于多种制作步骤中的部分上视图。

图10(b)、11(b)、与12(b)是图10(a)、11(a)、与12(a)的上视图所示的半导体装置沿着切线A-A的剖视图。

图13(b)、14(b)、15(b)、16(b)、17(b)、18(b)、19(b)、20(b)、与21(b)分别为对应图13(a)、14(a)、15(a)、16(a)、17(a)、18(a)、19(a)、20(a)、与21(a)中未图示的剖线的剖视图。

图22(a)、23(a)、24(a)、25(a)、26(a)、27(a)、28(a)、29(a)、与30(a)是本发明一实施例中，半导体装置的部分或整体于多种制作步骤中的部分上视图。

图22(b)、23(b)、与24(b)是图22(a)、23(a)、与24(a)的上视图所示的半导体装置沿着切线A-A的剖视图。

图25(b)、26(b)、27(b)、28(b)、29(b)、与30(b)分别为对应图25(a)、26(a)、27(a)、28(a)、29(a)、与30(a)中未图示的剖线的剖视图。

图31、32、与33是本发明一实施例中，半导体装置的部分或整体于多种制作步骤中的部分上视图。

图34、35、36、37、38、与39是本发明一实施例中，半导体装置于多种制作步骤中的剖视图。

d、w_H、w_m 宽度

g1、g1’ 顶部凹槽

g2、g2’ 中间凹槽

g3、g3’ 底部凹槽

M 掩模

w_M 长度

31-L、31-R 方向性离子布植步骤

100 基板

110、110’ 下方层

120、120”、500 硬遮罩层

120’ 图案化的硬遮罩层

130 光刻胶层

130’、530 图案化的光刻胶层

140 间隔物材料层

140’、140” 图案化的间隔物材料层

150 硬化的硬遮罩层

200、210 方向性蚀刻步骤

300 非等向蚀刻步骤

400 能量物种

510 位元线层

510’ 图案化的位元线层

520 金属线层

520’ 图案化的金属线层

520” 软化的金属线层

具体实施方式

应理解的是，下述公开内容提供许多不同实施例或实例以实施本发明的不同结构。特定构件与排列的实施例是用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者的间隔有其他额外构件而非直接接触。可由不同比例任意示出多种结构，以简化与清楚说明。

此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，用语“...的组成为”指的可为“包含”或“由…组成”。在本发明实施例中，叙述“A、B、与C的一者”指的是“A、B、及/或C”如A、B、C、A与B、A与C、B与C、或A与B与C，而非只有A、只有B、或只有C，除非特别说明。

图1(a)、1(b)、2(a)、2(b)、3(a)、3(b)、4(a)、4(b)、5(a)、5(b)、6(a)、6(b)、7(a)、7(b)、8(a)、与8(b)是本发明一些实施例中，按序进行半导体装置的形成步骤的多种阶段的附图。可以理解的是，在图1(a)至8(b)所示的步骤之前、之中、或之后可进行额外步骤，且方法的额外实施例可置换或省略一些下述步骤。可调换步骤/工艺的顺序。

图1(a)与1(b)是本发明一实施例中，半导体装置的部分或整体于制作步骤时的部分上视图与剖视图。如图1(a)与1(b)所示，采用基板100上的掩模M进行光刻与蚀刻。

基板100的组成可为多种材料，以符合装置或集成电路的合适功能，端视制作于基板100上的装置或集成电路而定。在一些实施例中，基板100包含单晶的半导体层于至少其表面部分上。基板100可包含单晶半导体材料，比如但不限于硅、锗、硅锗、碳化硅、锑化铟、磷化铟、砷化铟、砷化铟铝、砷化铟镓、砷化镓、磷化镓、锑化镓、磷锑化镓、或砷锑化镓。在一些实施例中，基板100的组成为结晶硅。在一些实施例中，基板100为分离布植氧、晶圆接合、及/或其他合适方法所制作的绝缘层上半导体基板，比如绝缘层上硅基板、绝缘层上硅锗基板、或绝缘层上锗基板。

在图1(a)与1(b)中，下方层110形成于基板100上。可图案化下方层110以达装置的合适功能，而下方层110的材料组成取决于下方层的形态与结构。在一些实施例中，下方层110的组成为半导体材料，比如但不限于硅、硅锗、或锗。在一些实施例中，可视情况采用离子布植法调整下方层110的半导体材料的能隙，以调整下方层110中的载子浓度，在其他实施例中，下方层110的组成为导电材料，其包含钴、镍、钨、钛、钽、铜、铝、氮化钛、氮化钽、或上述的多者，以形成电路或装置的接线。在一些实施例中，下方层110中的材料结构为结晶、多晶、纳米晶、或二维片材。此外，一些实施例中的下方层110为集成电路芯片、系统单芯片、或其部分，且包含多种被动与主动的微电子装置如电阻、多层电容、线圈电感、熔丝、二极管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体管、鳍状场效晶体管、全绕式栅极场效晶体管、其他合适构件、或上述的组合。在其他实施例中，下方层110为一或多层的介电材料如氧化硅、氮化硅、氮氧化硅、碳氮化硅、或碳氮氧化硅。

在图1(a)与1(b)中，硬遮罩层120形成于基板100与下方层110上。在一些实施例中，硬遮罩层120的材料组成可为但不限于氧化硅、氮化硅、碳化硅、或其他合适的硬遮罩材料、或上述的组合。硬遮罩层120的形成方法可为沉积工艺如化学气相沉积(包含低压化学气相沉积或等离子体增强化学气相沉积)、物理气相沉积、原子层沉积、或其他合适工艺。

在一些实施例中，以旋转涂布或自组装等方法形成光刻胶层130于硬遮罩层120上。光刻胶层130可为正光刻胶或负光刻胶。正光刻胶曝光的部分转变为溶于光刻胶显影剂中，而未曝光部分维持不溶于光刻胶显影剂中。负光刻胶曝光的部分转变为不溶光刻胶显影剂中，而未曝光部分溶于光刻胶显影剂中。

一些实施例在光刻胶层130上进行曝光前烘烤、曝光、曝光后烘烤、与显影等步骤。曝光步骤采用任何波长的电磁波或能量粒子，其可改变光刻胶层130的化学结构。曝光源包括波长为约436nm(g线)与约365nm(i线)的高压汞灯、波长为约248nm(氟化氪激光)与约193nm(氟化氩)的深紫外线、波长介于约10nm至约15nm的极紫外线、电子束、或X光。在一些实施例中，电磁波或能量粒子穿过掩模M的透明部分或开口至光刻胶层130。一些实施例不含极紫外线。一些实施例采用无掩模光刻，即以光学或电磁系统(在电子束的例子中)控制电磁波或能量粒子形成图案，而不需掩模。在无掩模光刻的方法中，图案化的精确度只取决于电磁光学物件而非掩模。在一些实施例中，采用其他技术形成光刻胶层130上的图案，且其他技术包括回旋光刻、原子力显微镜悬臂写入、或正电子束光刻。

显影光刻胶层130的步骤之后的结构，如图2(a)与2(b)所示。可溶解移除光刻胶层的曝光区与显影区以产生所需图案，或保留光刻胶层的曝光区与显影区作为所需图案，端视光刻胶层的材料而定。图案化的光刻胶层130’形成于硬遮罩层120上，其复制图1(a)与1(b)中的掩模M的形状所提供的图案。

如图3(a)与3(b)所示，采用图案化的光刻胶层130’作为蚀刻遮罩，在硬遮罩层120上进行蚀刻步骤以形成图案化的硬遮罩层120’。图4(a)与4(b)显示移除图案化的光刻胶层130’之后的结构。在一些实施例中，图案化的光刻胶层130’的移除方法为等离子体灰化步骤或湿式移除工艺。

图5(a)与5(b)显示对图案化的硬遮罩层120’进行自右至左(在x方向中)的方向性蚀刻。进行方向性蚀刻或表面的方向性蚀刻工艺(又称作水平方向蚀刻工艺)，以调整图案化的硬遮罩层120’的水平轮廓，以减少图案化的硬遮罩层120’中结构的边缘对边缘或末端对末端距离。方向性蚀刻法可通过宽度d的间隙区(见图6(a))，增加图5(a)中左侧垂直图案与右侧垂直图案之间的间隙。此外，方向性蚀刻法可通过减少宽度d的部分(见图6(a))，缩小图案化的硬遮罩层120’的左侧图案。对细小结构如图5(a)中的右侧图案而言，可选择性地并完全地移除细小结构，而对与被移除的细小结构相邻的图案化的硬遮罩层120’的其他部分没有影响(或影响最小化)。表面的方向性蚀刻工艺为选择性的干蚀刻工艺，其相对于基板100可选择性地蚀刻图案化的硬遮罩层120’。选择性的干蚀刻工艺相对于基板100的水平表面，可使蚀刻物种或能量物种朝向实质的水平方向，以达图案化的硬遮罩层120’的水平蚀刻。在本发明实施例中，实质上的水平方向通常指的是蚀刻物种或能量物种朝向基板100的水平表面，且相对于x-y平面中的水平表面具有约0°至约20°之间的角度，即实质上平行于基板的水平表面。在一些实施例中，角度小于或等于约10°。可调整不同数值的角度，端视所需的水平蚀刻而定。一些实施例可调整角度，使蚀刻物种或能量物种沿着x轴、y轴、或z轴。在一些实施例中，表面的方向性蚀刻工艺为等离子体蚀刻工艺，其经调整后可使等离子体沿着基板100上的面内方向(如沿着y方向)流动，因此可调整图5(a)中y轴方向上的左侧图案与右侧图案之间的间隙其水平轮廓。

可调整多种蚀刻参数以产生横向移动的蚀刻物种(自由基)，比如调整蚀刻剂组成、蚀刻温度、蚀刻时间、蚀刻压力、射频偏压、射频偏功率、蚀刻剂流速、晶圆倾斜程度、其他合适的蚀刻参数、或上述的组合。在一些实施例中，可调整射频偏压以达特定电场，使蚀刻物种相对于基板100上的表面沿着面内方向(如y轴方向)实质上水平地流动。在一些实施例中，可调整蚀刻物种使其具有能量物种的特定动量轮廓，比如沿着前线的蚀刻物种或能量物种的动量不同。举例来说，顶部路径中的蚀刻或能量物种动量，不同于底部路径中的蚀刻或能量物种动量。在一些实施例中，顶部路径中的蚀刻或能量物种动量，不同于底部路径上的中间路径中的蚀刻或能量物种动量。顶部路径中的蚀刻或能量物种动量，则与底部路径中的蚀刻或能量物种动量相同或不同。通过调整电磁控制，可沿着蚀刻前端调整蚀刻或高能量物种的能量以达任何组合。

图6(a)与6(b)是对图5(a)与5(b)中图案化的硬遮罩层120’进行方向性蚀刻步骤之后的结果。图9(a)与9(b)显示良好地控制硬遮罩层120”上的方向性蚀刻时，下方层110’中预期与所需的最终图案。相反地，图6(a)与6(b)显示未适当控制方向性蚀刻的例子。图案化的硬遮罩层120’其左侧图案宽度缩小距离d，而图5(a)与5(b)中图案化的硬遮罩层120‘其右侧较窄的遮罩图案在方向性蚀刻步骤后则被非预期地完全移除(预期在方向性蚀刻步骤后较小而非0)。因此新的策略或方法所施加的方向性蚀刻，可产生较窄的硬遮罩图案以达细小尺寸。上述方向性蚀刻窄化的图案化的硬遮罩层120’，比光刻所能达到的最小值还小。

如图7(a)与7(b)所示，采用方向性蚀刻后的硬遮罩层120”，并蚀刻下方层110’。在一些实施例中，蚀刻下方层110’所形成的图案依据方向性蚀刻后的硬遮罩层120”。

如图8(a)与8(b)所示，移除方向性蚀刻后的硬遮罩层120”。在图8(a)与8(b)中，保留图案化的下方层110’。

图9(a)与9(b)显示图案化的下方层110’中符合预期及所需的最终图案，其不同于图8(a)与8(b)所示的图案化的下方层110’的最终结果。具体而言，图9(a)与9(b)中右侧较小的所需图案，在图8(a)与8(b)中则不符预期地被完全移除。新的策略与方法可用以达到细小的线路图案，其图案宽度或边缘对边缘或末端对末端的距离，小于光刻与蚀刻方法所能达到的最小尺寸。

图10(a)至21(b)是本发明一实施例中，按序形成半导体装置的步骤的多种阶段的多种附图。应理解的是，在图10(a)至21(b)所示的步骤之前、之中、或之后可进行额外步骤，而方法的额外实施例可置换或省略一些下述步骤。可调换步骤/工艺的顺序。下述实施例采用的材料、设置、布局、尺寸、工艺、及/或步骤，可与图1(a)至9(b)所提及的内容相同或类似，因此可省略细节说明。

图10(a)至20(b)的步骤所形成的细小线路图案，其尺寸小于光刻与蚀刻法所能达到的最小尺寸。

图10(a)与10(b)是本发明一实施例中，半导体装置的部分或整体于多种制作步骤中的部分上视图与剖视图。图10(a)与10(b)采用基板100上的掩模M进行光刻与蚀刻步骤。基板100的组成可为多种材料，以符合装置或集成电路的合适功能，端视制作于基板100上的装置或集成电路而定。在一些实施例中，基板100包含单晶的半导体层于至少其表面部分上。基板100可包含单晶半导体材料，比如但不限于硅、锗、硅锗、碳化硅、锑化铟、磷化铟、砷化铟、砷化铟铝、砷化铟镓、砷化镓、磷化镓、锑化镓、磷锑化镓、或砷锑化镓。在一些实施例中，基板100的组成为结晶硅。在一些实施例中，基板100为分离布植氧、晶圆接合、及/或其他合适方法所制作的绝缘层上半导体基板，比如绝缘层上硅基板、绝缘层上硅锗基板、或绝缘层上锗基板。

在图10(a)与10(b)中，下方层110形成于基板100上。可图案化下方层110以达装置的合适功能，而下方层110的材料组成取决于下方层的形态与结构。在一些实施例中，下方层110的组成为半导体材料，比如但不限于硅、硅锗、或锗。在一些实施例中，可视情况采用离子布植法调整下方层110的半导体材料的能隙，以调整下方层110中的载子浓度，在其他实施例中，下方层110的组成为导电材料，其包含钴、镍、钨、钛、钽、铜、铝、氮化钛、氮化钽、或上述的多者，以形成电路或装置的接线。在一些实施例中，下方层110中的材料结构为结晶、多晶、纳米晶、或二维片材。此外，一些实施例中的下方层110为集成电路芯片、系统单芯片、或其部分，且包含多种被动与主动的微电子装置如电阻、多层电容、线圈电感、熔丝、二极管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体管、鳍状场效晶体管、全绕式栅极场效晶体管、其他合适构件、或上述的组合。在其他实施例中，下方层110为一或多层的介电材料如氧化硅、氮化硅、氮氧化硅、碳氮化硅、或碳氮氧化硅。

在图10(a)与10(b)中，硬遮罩层120形成于基板100与下方层110上。在一些实施例中，硬遮罩层120的材料组成可为但不限于氧化硅、氮化硅、碳化硅、或其他合适的硬遮罩材料、或上述的组合。硬遮罩层120的形成方法可为沉积工艺如化学气相沉积(包含低压化学气相沉积或等离子体增强化学气相沉积)、物理气相沉积、原子层沉积、或其他合适工艺。

一些实施例在光刻胶层130上进行曝光前烘烤、曝光、曝光后烘烤、与显影等步骤。曝光步骤采用任何波长的电磁波或能量粒子，其可改变光刻胶层130的化学结构。曝光源包括波长为约436nm(g线)与约365nm(i线)的高压汞灯、紫外线、波长为约248nm(氟化氪激光)与约193nm(氟化氩)的深紫外线、波长介于约10nm至约15nm的极紫外线、电子束、或X光。在一些实施例中，电磁波或能量粒子穿过掩模M的透明部分或开口至光刻胶层130。一些实施例采用无掩模光刻，即以光学或电磁系统(在电子束的例子中)控制电磁波或能量粒子形成图案，而不需掩模。在无掩模光刻的方法中，图案化的精确度只取决于电磁光学物件而非掩模。在一些实施例中，可采用其他技术以形成图案于光刻胶层130上，且其他技术包含回旋光刻、原子力显微镜悬臂写入、或正电子束光刻。

图11(a)与11(b)是显影光刻胶层130的步骤之后的结构。可溶解移除光刻胶层130的曝光区与显影区以产生所需图案，或保留光刻胶层130的曝光区与显影区作为所需图案，端视光刻胶层130的材料而定。图案化的光刻胶层130’形成于硬遮罩层120上，其复制图10(a)与10(b)中的掩模M的形状所提供的图案。

如图12(a)与12(b)所示，采用图案化的光刻胶层130’作为蚀刻遮罩，并在硬遮罩层120上进行蚀刻步骤以形成图案化的硬遮罩层120’。如图13(a)与13(b)所示的结构，移除图案化的硬遮罩层120’上的图案化的光刻胶层130’。在一些实施例中，图案化的光刻胶层130’的移除方法为等离子体灰化步骤或湿式移除工艺。保留的图案化的硬遮罩层120’具有边缘对边缘或末端对末端的长度w_M。下述步骤可进一步减少长度w_M。

如图14(a)与14(b)所示，顺应性地形成间隔物材料层140于基板100上，以覆盖图案化的硬遮罩层120’。在一些实施例中，间隔物材料层140的组成为一或多种绝缘材料如氧化硅、氧化铝、氧化铪、或氮氧化硅，且间隔物材料层140相对于硬遮罩层120具有蚀刻选择性。

如图15(a)与15(b)所示，进行非等向蚀刻步骤300以移除基板100上的间隔物材料层140。在一些实施例中，蚀刻间隔物材料层140，以自水平表面移除间隔物材料并保留间隔物材料层140的垂直部分。在采用氧化硅的间隔物材料的一些实施例中，此蚀刻步骤采用反应性离子蚀刻，其使用含四氟化碳、氟仿、及/或二氟化碳的等离子体。蚀刻化学剂可对包含间隔物材料层140的材料具有选择性。在一些实施例中，进行单一的非等向蚀刻。在其他实施例中，进行多重非等向蚀刻。

图16(a)与16(b)是图15(a)与15(b)的非等向蚀刻结果。实质上移除间隔物材料层140的水平部分，并保留图案化的间隔物材料层140’以接触图案化的硬遮罩层120’的侧壁。

如图17(a)与17(b)所示，进行自右至左的方向性蚀刻，以移除接触图案化的硬遮罩层120’的右侧侧壁的图案化的间隔物材料层140’的右侧垂直部分。方向性蚀刻的目的为露出图案化的硬遮罩层120’的右侧侧壁表面。在采用氧化硅的间隔物材料的一些实施例中，此蚀刻步骤采用反应性离子蚀刻，其使用含四氟化碳、氟仿、及/或二氟化碳的等离子体。蚀刻化学剂可对包含间隔物材料层140的材料具有选择性。在一些实施例中，进行单一的非等向蚀刻。在其他实施例中，进行多重非等向蚀刻。

图17(a)与17(b)的蚀刻步骤为方向性蚀刻或表面的方向性蚀刻工艺(又称作水平方向蚀刻工艺)，其一致地调整图案化的硬遮罩层120’的硬遮罩结构的水平轮廓，在结合图18(a)与18(b)的蚀刻步骤时可减少图案化的硬遮罩层120’中结构的边缘对边缘或末端对末端距离。图17(a)与17(b)中的方向性蚀刻法通过移除右侧的图案化的间隔物材料层140’，可增加图17(a)中的左侧垂直图案与右侧垂直图案之间的间隙。图17(a)与17(b)的蚀刻结果如图18(a)与18(b)所示。表面的方向性蚀刻工艺为选择性的干蚀刻工艺，其可选择性地蚀刻图案化的间隔物材料层140’。选择性的干蚀刻工艺相对于基板100的水平表面，可使蚀刻物种或能量物种朝向实质的水平方向，以达图案化的间隔物材料层140’的水平蚀刻。在本发明实施例中，实质上的水平方向通常指的是蚀刻物种或能量物种朝向基板100的水平表面，且相对于x-y平面中的水平表面具有约0°至约20°之间的角度，即实质上平行于基板的水平表面。在一些实施例中，角度小于或等于约10°。可调整不同数值的角度，端视所需的水平蚀刻而定。一些实施例可调整角度，使蚀刻物种或能量物种沿着x轴、y轴、或z轴。在一些实施例中，表面的方向性蚀刻工艺为等离子体蚀刻工艺，其经调整后可使等离子体沿着基板100上的面内方向(如沿着y方向)流动，因此可调整图17(a)中y轴方向上的左侧图案与右侧图案之间的间隙其水平轮廓。

可调整多种蚀刻参数以产生横向移动的蚀刻物种(自由基)，比如调整蚀刻剂组成、蚀刻温度、蚀刻时间、蚀刻压力、射频偏压、射频偏功率、蚀刻剂流速、晶圆倾斜程度、其他合适的蚀刻参数、或上述的组合。在一些实施例中，可调整射频偏压以达特定电场，使蚀刻物种相对于基板100上的表面沿着面内方向(如y轴方向)实质上水平地流动。在一些实施例中，可调整蚀刻物种使其具有能量物种的特定动量轮廓，比如沿着前线的蚀刻物种或能量物种的动量不同。举例来说，顶部路径中的蚀刻或能量物种动量，不同于底部路径中的蚀刻或能量物种动量。在一些实施例中，顶部路径中的蚀刻或能量物种动量，不同于底部路径上的中间路径中的蚀刻或能量物种动量。顶部路径中的蚀刻或能量物种动量，可与底部路径中的蚀刻或能量物种动量相同或不同。通过调整电磁控制，可沿着蚀刻前端调整蚀刻或高能量物种的能量以达任何组合。

在图案化的间隔物材料层140’的方向性蚀刻之后，进行另一方向性蚀刻步骤210，其目标为图案化的硬遮罩层120’其露出的侧壁表面，如图18(a)与18(b)所示。如图18(a)与18(b)所示，方向性蚀刻法的能量物种针对硬遮罩层120’的右侧侧壁表面。蚀刻剂的目标为图案化的硬遮罩层120’，而非图案化的间隔物材料层140’。在一些实施例中，蚀刻剂源气体包括无氧的含氟气体。在另一实施例中，蚀刻剂源气体亦包含氩气。图18(a)与18(b)的蚀刻步骤为方向性蚀刻或表面的方向性蚀刻工艺(又称作水平方向蚀刻工艺)，其直接调整图案化的硬遮罩层120’的硬遮罩结构的水平轮廓，可减少图案化的硬遮罩层120’中结构的边缘对边缘或末端对末端距离图18(a)与18(b)中的方向性蚀刻移除图案化的硬遮罩层120’的右侧垂直部分，并保留图案化的间隔物材料层140”。图18(a)与18(b)的蚀刻结果如图19(a)与19(b)所示。表面的方向性蚀刻工艺为选择性的干蚀刻工艺，其可选择性地蚀刻图案化的硬遮罩层120’。选择性的干蚀刻工艺相对于基板100的水平表面，可使蚀刻物种或能量物种朝向实质的水平方向，以达图案化的硬遮罩层120’的水平蚀刻。在本发明实施例中，实质上的水平方向通常指的是蚀刻物种或能量物种朝向基板100的水平表面，且相对于x-y平面中的水平表面具有约0°至约20°之间的角度，即实质上平行于基板的水平表面。在一些实施例中，角度小于或等于约10°。可调整不同数值的角度，端视所需的水平蚀刻而定。一些实施例可调整角度，使蚀刻物种或能量物种沿着x轴、y轴、或z轴。在一些实施例中，表面的方向性蚀刻工艺为等离子体蚀刻工艺，其经调整后可使等离子体沿着基板100上的面内方向(如沿着y方向)流动。

在一些实施例中，将图17(a)与17(b)及图18(a)与18(b)中的蚀刻参数(如蚀刻方向的角度)控制为相同。在其他实施例中，将图17(a)与17(b)及图18(a)与18(b)中的蚀刻参数(如蚀刻方向的角度)控制为不同。

图19(a)与19(b)显示图18(a)与18(b)中的方向性蚀刻结果。如图19(a)与19(b)所示，图案化的硬遮罩层120’的左侧图案缩小，而图案化的硬遮罩层120’的右侧图案被完全移除。在露出的图案化的硬遮罩层120’的方向性蚀刻步骤之后，可保留图案化的间隔物材料层140’，以形成两侧侧壁露出的图案化的间隔物材料层140”。

如图20(a)与20(b)所示，采用图案化的间隔物材料层140”进行蚀刻步骤。在一些实施例中，此蚀刻步骤为非等向蚀刻法。在图案化下方层110之后，以干蚀刻及/或湿蚀刻移除图案化的间隔物材料层140”(见图21(a)与21(b))。图案化的下方层110’的右侧图案具有图案化的间隔物材料层140”的尺寸，且其边缘对边缘或末端对末端长度小于其他光刻与蚀刻法所能达到的最小尺寸。调整间隔物材料层140的厚度，即可调整图案化的间隔物材料层140”的宽度。在一些实施例中，间隔物材料层140的厚度介于约5nm至约20nm之间，而图案化的间隔物材料层140”其宽度w_m(见图19(b))介于约3nm至约18nm之间。在一些实施例中，宽度w_m介于0.5nm至5nm之间。

在图10(a)、10(b)、11(a)、11(b)、12(a)、12(b)、13(a)、13(b)、14(a)、14(b)、15(a)、15(b)、16(a)、16(b)、17(a)、17(b)、18(a)、18(b)、19(a)、19(b)、20(a)、20(b)、21(a)、与21(b)的步骤之前、之中、或之后可进行额外步骤，且额外实施例可省略或置换一些所述步骤。在本发明其他可能的实施例中，可结合任何步骤。

图22(a)、22(b)、23(a)、23(b)、24(a)、24(b)、25(a)、25(b)、26(a)、26(b)、27(a)、27(b)、28(a)、28(b)、29(a)、29(b)、30(a)、与30(b)是本发明一实施例中，按序进行半导体装置的形成步骤的多种阶段的附图。可以理解的是，在图22(a)至30(b)所示的步骤之前、之中、或之后可进行额外步骤，且方法的额外实施例可置换或省略一些下述步骤。可调换步骤/工艺的顺序。

图22(a)、22(b)、23(a)、23(b)、24(a)、24(b)、25(a)、25(b)、26(a)、26(b)、27(a)、27(b)、28(a)、28(b)、29(a)、29(b)、30(a)、与30(b)显示形成图案化的下方层的步骤，其尺寸或边缘对边缘或末端对末端的长度小于光刻与蚀刻所能达到的最小尺寸，且不需采用图14(a)、14(b)、15(a)、15(b)、16(a)、16(b)、17(a)、17(b)、18(a)、18(b)、19(a)、19(b)、20(a)、与20(b)中的间隔物材料层140及相关步骤。

图22(a)与22(b)是本发明一实施例中，半导体装置的部分或整体于制作步骤中的部分上视图与剖视图。如图22(a)与22(b)所示，采用基板100上的掩模进行光刻与蚀刻。基板100的组成可为多种材料，以符合装置或集成电路的合适功能，端视制作于基板100上的装置或集成电路而定。在一些实施例中，基板100包含单晶的半导体层于至少其表面部分上。基板100可包含单晶半导体材料，比如但不限于硅、锗、硅锗、碳化硅、锑化铟、磷化铟、砷化铟、砷化铟铝、砷化铟镓、砷化镓、磷化镓、锑化镓、磷锑化镓、或砷锑化镓。在一些实施例中，基板100的组成为结晶硅。在一些实施例中，基板100为分离布植氧、晶圆接合、及/或其他合适方法所制作的绝缘层上半导体基板，比如绝缘层上硅基板、绝缘层上硅锗基板、或绝缘层上锗基板。

在图22(a)与22(b)中，下方层110形成于基板100上。可图案化下方层110以达装置的合适功能，而下方层110的材料组成取决于下方层的形态与结构。在一些实施例中，下方层110的组成为半导体材料，比如但不限于硅、硅锗、或锗。在一些实施例中，可视情况采用离子布植法调整下方层110的半导体材料的能隙，以调整下方层110中的载子浓度，在其他实施例中，下方层110的组成为导电材料，其包含钴、镍、钨、钛、钽、铜、铝、氮化钛、氮化钽、或上述的多者，以形成电路或装置的接线。在一些实施例中，下方层110中的材料结构为结晶、多晶、纳米晶、或二维片材。此外，一些实施例中的下方层110为集成电路芯片、系统单芯片、或其部分，且包含多种被动与主动的微电子装置如电阻、多层电容、线圈电感、熔丝、二极管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体管、鳍状场效晶体管、全绕式栅极场效晶体管、其他合适构件、或上述的组合。在其他实施例中，下方层110为一或多层的介电材料如氧化硅、氮化硅、氮氧化硅、碳氮化硅、或碳氮氧化硅。

在图22(a)与22(b)中，硬遮罩层120形成于基板100与下方层110上。在一些实施例中，硬遮罩层120的材料组成可为但不限于氧化硅、氮化硅、碳化硅、或其他合适的硬遮罩材料、或上述的组合。硬遮罩层120的形成方法可为沉积工艺如化学气相沉积(包含低压化学气相沉积或等离子体增强化学气相沉积)、物理气相沉积、原子层沉积、或其他合适工艺。

一些实施例在光刻胶层130上进行曝光前烘烤、曝光、曝光后烘烤、与显影等步骤。曝光步骤采用任何波长的电磁波或能量粒子，其可改变光刻胶层130的化学结构。曝光源包括波长为约436nm(g线)与约365nm(i线)的高压汞灯、波长为约248nm(氟化氪激光)与约193nm(氟化氩)的深紫外线、波长介于约10nm至约15nm的极紫外线、电子束、或X光。在一些实施例中，电磁波或能量粒子穿过掩模M的透明部分或开口至光刻胶层130。一些实施例采用无掩模光刻，即以光学或电磁系统(在电子束的例子中)控制电磁波或能量粒子形成图案，而不需掩模。在无掩模光刻的方法中，图案化的精确度只取决于电磁光学物件而非掩模。在一些实施例中，可采用其他技术以形成图案于光刻胶层130上，且其他技术包含回旋光刻、原子力显微镜悬臂写入、或正电子束光刻。

图23(a)与23(b)是显影光刻胶层130的步骤之后的结构。可溶解移除光刻胶层的曝光区与显影区以产生所需图案，或保留光刻胶层的曝光区与显影区作为所需图案，端视光刻胶层的材料而定。图案化的光刻胶层130’形成于硬遮罩层120上，其复制图23(a)与23(b)中的掩模M的形状所提供的图案。

如图24(a)与24(b)所示，采用图案化的光刻胶层130’作为蚀刻遮罩，并在硬遮罩层120上进行蚀刻步骤，以形成图案化的硬遮罩层120’。如图25(a)与25(b)所示，移除图案化的光刻胶层130’。在一些实施例中，以等离子体灰化步骤或湿式移除工艺移除图案化的光刻胶层130’。

如图26(a)与26(b)所示，对图案化的硬遮罩层120’其露出的侧壁表面进行方向性离子布植。能量物种400包含砷(As⁷⁵)、磷(P³¹)、或硼(B¹¹)的离子，其针对图案化的硬遮罩层120’的侧壁表面。能量物种400扩散并与原子产生作用力，且自图案化的硬遮罩层120’的侧壁表面扩散一段长度。离子布植的剂量介于10¹⁵cm^-2至5×10¹⁶cm^-2之间，且布植能量介于30keV至100keV之间。能量物种400可一致地稳定于扩散长度所定义的区域中的图案化的硬遮罩层120’内，此区域为图案化的硬遮罩层120’的侧壁表面下的极薄层。图27(a)与27(b)为方向性离子布植的结果。图27(a)与27(b)中的粗黑线指的是实质上离子布植的区域，其形成硬化的硬遮罩层150。

如图28(a)与28(b)所示，方向性蚀刻步骤200的目标为未进行方向性离子布植的图案化的硬朝罩层120’的部分。如图28(a)与28(b)所示，方向性蚀刻的能量物种针对图案化的硬遮罩层120’的左侧侧壁表面。蚀刻剂的目标为图案化的硬遮罩层120’，而非离子布植所形成的硬化的硬遮罩层150。在一些实施例中，蚀刻剂源气体包括无氧的含氟气体。在另一实施例中，蚀刻剂源气体亦包含氩气。图28(a)与28(b)的蚀刻步骤为方向性蚀刻或表面的方向性蚀刻工艺(又称作水平方向蚀刻工艺)，其直接调整图案化的硬遮罩层120’的硬遮罩结构的水平轮廓，可减少图案化的硬遮罩层120’中结构的边缘对边缘或末端对末端距离。图28(a)与28(b)中的方向性蚀刻法移除图案化的硬遮罩层120’(见图28(a)与29(a))的右侧垂直部分，并保留硬化的遮罩层150。图28(a)与28(b)的蚀刻结果如图29(a)与29(b)所示。表面的方向性蚀刻工艺为选择性的干蚀刻工艺，其可选择性地蚀刻图案化的硬遮罩层120’。选择性的干蚀刻工艺相对于基板100的水平表面，可使蚀刻物种或能量物种朝向实质的水平方向，以达图案化的硬遮罩层120’的水平蚀刻。在本发明实施例中，实质上的水平方向通常指的是蚀刻物种或能量物种朝向基板100的水平表面，且相对于x-y平面中的水平表面具有约0°至约20°之间的角度，即实质上平行于基板的水平表面。在一些实施例中，角度小于或等于约10°。可调整不同数值的角度，端视所需的水平蚀刻而定。一些实施例可调整角度，使蚀刻物种或能量物种沿着x轴、y轴、或z轴。在一些实施例中，表面的方向性蚀刻工艺为等离子体蚀刻工艺，其经调整后可使等离子体沿着基板100上的面内方向(如沿着y方向)流动。

如图29(a)与29(b)所示，保留图28(a)与28(b)中硬化的图案化的硬遮罩层150，其线路的宽度w_H的边缘对边缘或末端对末端长度，小于用以非等向蚀刻下方层110的光刻与蚀刻法所能达到的最小尺寸，即形成的图案化的下方层110’与硬化的硬遮罩层150具有相同的边缘对边缘或末端对末端长度。图30(a)与30(b)所示的图案化的下方层其线路的宽度w_H，小于光刻与蚀刻法所能达到的最小尺寸。在图22(a)、22(b)、23(a)、23(b)、24(a)、24(b)、25(a)、25(b)、26(a)、26(b)、27(a)、27(b)、28(a)、28(b)、29(a)、29(b)、30(a)、与30(b)的步骤之前、之中、或之后可进行额外步骤，且额外实施例可省略或置换一些所述步骤。在本发明其他可能的实施例中，可结合任何步骤。

图31、32、与33是本发明一实施例中，按序进行半导体装置的形成步骤的多种阶段的附图。可以理解的是，在图31至33所示的步骤之前、之中、或之后可进行额外步骤，且方法的额外实施例可置换或省略一些下述步骤。可调换步骤/工艺的顺序。

如图31所示，图案化的硬遮罩层120’具有光刻与蚀刻方法所形成的顶部间隙、中间间隙、与底部间隙，且光刻与蚀刻方法可为图22(a)、22(b)、23(a)、23(b)、24(a)、24(b)、25(a)、与25(b)的步骤；或者图10(a)、10(b)、11(a)、11(b)、12(a)、12(b)、13(a)、与13(b)的步骤；或者图1(a)、1(b)、2(a)、2(b)、3(a)、3(b)、4(a)、与4(b)的步骤。箭头指的是朝向图案化的硬遮罩层120’的左侧壁与右侧壁的能量物种方向。

如图31所示，图案化的硬遮罩层120’的形成步骤如上所述。图案化的硬遮罩层120’具有在x方向中各自相对的凹槽(如露出下方层110的凹槽)。在图31中，顶部凹槽g1由两个部分所组成，比如左侧凹槽与右侧凹槽。中间凹槽g2由两个部分所组成，比如左侧凹槽与右侧凹槽。底部凹槽g3由两个部分所组成，比如左侧凹槽与右侧凹槽。如图31所示，顶部凹槽g1、中间凹槽g2、与底部凹槽g3其各自相邻的左侧凹槽与右侧凹槽之间的分隔距离(宽度/间隙)不一致。举例来说，底部凹槽g3与顶部凹槽g1中沿着x方向的左侧凹槽与右侧凹槽之间的距离，大于中间凹槽g2中沿着x方向的左侧凹槽与右侧凹槽之间的距离。在此实施例中，自右侧与左侧进行两个方向性离子布植步骤31-L与31-R，如图31所示。凹槽中的布植深度通常一致。举例来说，沿着x方向的中间凹槽g2其左侧凹槽与右侧凹槽之间的图案化的硬遮罩层120’的间隙部分最小，而布植的离子会分布于间隙部分的整体，且沿着x轴的左侧凹槽与右侧凹槽之间的图案化的硬遮罩层120’的整个中间部分将转变为硬化部分。相反地，底部凹槽g3与顶部凹槽g1的间隙部分较长，而掺质浓度的峰值位于间隙部分的中间区中，且间隙部分的末端部分具有较少掺质。综上所述，只有间隙部分的中间区域硬化，而末端部分则未硬化。在布植之后，蚀刻步骤不会蚀刻硬化部分，即形成实质上一致的末端对末端图案。图33显示一致的图案末端，其顶部凹槽g1’、中间凹槽g2’、与底部凹槽g3’的左侧凹槽与右侧凹槽的间隔有一致的距离。

图32显示在双重图案化蚀刻时，施加能量物种的工艺。具体而言，施加能量粒子至顶部凹槽g1的左侧凹槽与右侧凹槽之间的图案化的硬遮罩层120’的顶部。来自左侧的能量物种与来自右侧的能量物种动量，不会使来自左侧的能量物种与来自右侧的能量物种彼此相遇于图案化的硬遮罩层120’的中间间隙部分。能量物种将到达间隙部分的边界而不会停留在末端部分中，因此不会硬化末端部分，且方向性蚀刻(见图33)不会移除顶部凹槽g1的右侧与左侧凹槽之间的图案化的硬遮罩层120’的顶部中的较窄区域(见图32与33)。在一些实施例中，图32中的方法用于在方向性蚀刻后产生图案化的硬遮罩层120’中非常细小的线路图案，有利于蚀刻下方层110以形成细小的图案于下方层110中。此方法形成的细小的图案其边缘对边缘或末端对末端长度，小于光刻与蚀刻图案化的硬遮罩层120’所能达到的最小尺寸。

如图32所示，图案化的硬遮罩层120’的中间凹槽g2中，来自左侧的方向性蚀刻物种会遇到来自右侧的方向性蚀刻物种，造成沿着x轴(来自右侧与左侧的物种方向)的左侧凹槽与右侧凹槽之间的整个间隙部分中的能量物种动量完全重叠。动量抵消的结果是不蚀刻中间凹槽g2的左侧凹槽与右侧凹槽之间的图案化的硬遮罩层120’的中间间隙部分。如图33所示，在图31与32的方向性蚀刻步骤之后，中间凹槽g2的左侧凹槽与右侧凹槽之间的图案化的硬遮罩层120’的中间部分具有不变的尺寸。

如图32所示，在底部凹槽g3的左侧凹槽与右侧凹槽之间的图案化硬遮罩层120’的底部中，能量物种只扩散至末端部分之间的图案化的硬遮罩层120’的间隙部分的边界中而不停留于末端部分中，以保留未经离子布植物种硬化的末端部分。如图33所示，方向性蚀刻之后的图案化的硬遮罩层120’其底部的左侧末端部分与右侧末端部分被蚀刻，而中间的间隙部分未被蚀刻，比如图案化的硬遮罩层120’的顶部凹槽g1的左侧凹槽与右侧凹槽之间的顶部间隙部分被蚀刻。如此一来，图31、32、与33提供的方法不只形成细小的线路图案，其尺寸或边缘对边缘或末端对末端的长度小于另一光刻或蚀刻法所能达到的最小尺寸；还可使线路图案一致(比如沿着x轴的凹槽之间的距离大致相同)。

在一些实施例中，来自图31中左侧的方向性蚀刻工艺其能量物种的动量，可控制为与来自图31中右侧的方向性蚀刻工艺其能量物种的动量相同。在一些实施例中，来自图31中左侧的方向性蚀刻工艺其能量物种的动量，可控制为不同于来自图31中右侧的方向性蚀刻工艺其能量物种的动量，使左侧与右侧的蚀刻速率不同。在一些实施例中，来自图31中左侧的方向性蚀刻其能量物种的动量，可控制为小于来自图31中右侧的方向性蚀刻其能量物种的动量，以减少左侧的蚀刻速率，使最终结构的中心轴较靠近左侧。本发明可用于一致地蚀刻倾斜的基板以形成一致的图案，而不需大幅调整倾斜的基板。

图34、35、36、37、38、与39是本发明一实施例中，半导体装置于多种制作步骤中的剖视图。图34显示本发明一些实施例的结构，其具有基板100、形成于基板100上的硬遮罩层500、形成于硬遮罩层500上的位元线层510、形成于位元线层510上的金属线层520、与形成于金属线层520上的图案化的光刻胶层530。基板100可由前述材料所组成。在本发明一些实施例中，硬遮罩层500包含氮化硅层。在本发明一些实施例中，位元线层510的材料组成包括钨硅、氮化钨、或多晶硅。在本发明一些实施例中，金属线层520的材料组成包括钨与铝。

如图35所示，进行非等向蚀刻以蚀刻金属线层520以形成图案化的金属线层520’。在本发明一些实施例中，上述步骤亦蚀刻图案化的光刻胶层530的顶部。如图36所示，移除图案化的光刻胶层530。本发明一些实施例如图37所示，非等向蚀刻位元线层510，以形成图案化的位元线层510’。

如图38所示，进行离子布植的步骤使图案化的金属线层520’软化，以形成软化的金属线层520”。在本发明一些实施例中，以离子布植软化图案化的金属线层520’，其采用至少一下述离子撞击图案化的金属线层520’的表面：氮、氧、碳、硼、铝、镁、硅、钛、钇、镍、氟、氯、与任一钝气(如氦、氖、氩、氪、与氙)。离子布植参数包含时间(介于约几秒至约1小时之间)、布植剂量(介于约1×10¹⁴至约1×10¹⁸之间)、能量等级(介于约10keV至约5000keV之间)、以及电流密度(介于约0.1μA/cm²至约10μA/cm²之间)。控制布植深度，使图案化的金属线层520’软化。如图39所示，采用温和的蚀刻步骤以移除软化的金属线层520”。在后续步骤中，位元线层510’作为蚀刻硬遮罩层500的遮罩。图34至39所示的工艺可有效移除软化的金属线层520”。

在图31、32、与33的步骤之前、之中、或之后可提供额外步骤，而额外实施例可省略或置换一些上述步骤。在本发明其他可能的实施例中，可结合任何步骤。

本发明实施例说明半导体装置的例示性形成方法。方法包括以光刻与蚀刻步骤形成第一硬遮罩于基板上的下方层上；形成多个侧壁间隔物图案，其具有第一侧壁部分与第二侧壁部分于第一硬遮罩的两侧侧壁上；蚀刻第一侧壁部分、蚀刻第一硬遮罩、与保留第二侧壁部分，以形成第二硬遮罩；以及采用第二硬遮罩，并对下方层进行工艺。在一或多个上述或下述实施例中，蚀刻第一硬遮罩的步骤完全移除第一硬遮罩。在一或多个上述或下述实施例中，蚀刻第一硬遮罩时，只部分地移除第一硬遮罩。在一或多个上述或下述实施例中，蚀刻侧壁间隔物图案的第一侧壁部分的步骤为方向性蚀刻。在一或多个上述或下述实施例中，蚀刻第一硬遮罩的步骤为方向性蚀刻。在一或多个上述或下述实施例中，第一硬遮罩具有第一宽度，第二硬遮罩具有第二宽度，且第二宽度小于第一宽度。在一或多个上述或下述实施例中，第二宽度介于0.5nm至5nm之间。在一或多个上述或下述实施例中，侧壁间隔物图案的材料组成包含氮化硅。

本发明实施例说明半导体装置的另一例示性形成方法。方法包括以光刻与蚀刻法形成第一硬遮罩于基板上的下方层上；硬化第一硬遮罩的侧壁部分；蚀刻第一硬遮罩的一部分并保留硬化的侧壁部分，以形成第二硬遮罩；以及采用第二硬遮罩，并对下方层进行工艺。在一或多个上述或下述实施例中，接触第一硬遮罩的硬化侧壁部分的第一硬遮罩的一部分，在蚀刻第一硬遮罩的部分后被移除。在一或多个上述或下述实施例中，硬化步骤为方向性布植。在一或多个上述或下述实施例中，接触第一硬遮罩的硬化侧壁部分的第一硬遮罩的一部分的蚀刻法为方向性蚀刻。在一或多个上述或下述实施例中，第一硬遮罩具有第一宽度，第二硬遮罩具有第二宽度，且第二宽度小于第一宽度。

本发明实施例说明半导体装置的又一例示性形成方法。方法包括以光刻与蚀刻步骤形成第一硬遮罩于基板上的下方层上；进行方向性蚀刻工艺，以自两个相反方向蚀刻两个间隙之间的第一硬遮罩的部分的两侧部分；以及采用蚀刻后的第一硬遮罩，并对下方层进行工艺。在一或多个上述或下述实施例中，两个间隙之间的第一硬遮罩的部分被窄化。在一或多个上述或下述实施例中，方向性蚀刻时维持两个间隙之间的第一硬遮罩的部分。在一或多个上述或下述实施例中，两个间隙之间的第一硬遮罩的部分窄化后的宽度或末端对末端距离，小于光刻与蚀刻法所能达到的最小尺寸。在一或多个上述或下述实施例中，以电磁技术控制来自两个相反方向的方向性蚀刻的能量物种动量，在一或多个上述或下述实施例中，控制来自两个相反方向的第一方向的方向性蚀刻的能量物种动量，使其不同于来自两个相反方向的第二方向的方向性蚀刻的能量物种动量。在一或多个上述或下述实施例中，能量物种自两个相反方向穿过第一硬遮罩的其余部分。在一或多个上述或下述实施例中，控制来自左方的方向性蚀刻的能量物种动量，使其小于来自右方的方向性蚀刻的能量物种动量。

上述实施例或例子的特征有利于本技术领域中技术人员理解本发明实施例。本技术领域中技术人员应理解可采用本发明实施例作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明构思与范围，并可在未脱离本发明构思与范围的前提下进行改变、替换、或变动。

Claims

1.一种半导体装置的形成方法，包括：

以一光刻与蚀刻步骤形成一第一硬遮罩于一基板上的一下方层上；

形成多个侧壁间隔物图案，其具有一第一侧壁部分与一第二侧壁部分于该第一硬遮罩的两侧侧壁上；

蚀刻该第一侧壁部分、蚀刻该第一硬遮罩、与保留该第二侧壁部分，以形成一第二硬遮罩；以及

采用该第二硬遮罩，并对该下方层进行工艺。