CN109727906B - N型半导体元器件的浅槽隔离结构的处理方法 - Google Patents
N型半导体元器件的浅槽隔离结构的处理方法 Download PDFInfo
- Publication number
- CN109727906B CN109727906B CN201711050210.1A CN201711050210A CN109727906B CN 109727906 B CN109727906 B CN 109727906B CN 201711050210 A CN201711050210 A CN 201711050210A CN 109727906 B CN109727906 B CN 109727906B
- Authority
- CN
- China
- Prior art keywords
- substrate
- shallow trench
- shallow
- dielectric layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000003672 processing method Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 230000000873 masking effect Effects 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 32
- 238000002513 implantation Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 239000000945 filler Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种N型半导体元器件的浅槽隔离结构的处理方法，包括：提供表面设有掩蔽层的衬底；刻蚀未被所述掩蔽层覆盖的所述衬底形成浅槽；在所述浅槽周围的衬底表面注入P型杂质；在所述衬底表面沉积一介电层，所述介电层填满所述浅槽；平坦化所述介电层，直至暴露出所述掩蔽层。上述N型半导体元器件的浅槽隔离结构的处理方法，通过在浅槽周围的衬底表面注入P型杂质的方法，能有效减少辐照环境下浅槽隔离结构的漏电流，从而提高CMOS集成电路辐照环境下的抗辐照能力。
Description
技术领域
本发明涉及半导体集成领域，特别是涉及一种N型半导体元器件的浅槽隔离结构的处理方法。
背景技术
现有的标准CMOS集成电路制造技术制造的芯片，由于辐照环境下的CMOS集成电路会发生离子辐射问题，CMOS集成电路的浅槽隔离填充物会发生电离致电子空穴对生成，高能电子容易越过势垒跑掉而留下额外的正电荷，造成有源区表面反型，浅槽隔离漏电流增加，集成电路失效。目前市场上解决CMOS集成电路辐照环境下的离子辐射问题，主要是通过版图设计大量应用无有源区边缘器件设计的方法提高抗辐照能力，从而减少浅槽隔离漏电流。而利用工艺方法提高CMOS集成电路辐照环境下的抗辐照能力，从而减少浅槽隔离漏电流还比较少见。
发明内容
基于此，有必要提供一种利用工艺方法提高CMOS集成电路辐照环境下的抗辐照能力，从而减少浅槽隔离漏电流的N型半导体元器件的浅槽隔离结构的处理方法。
一种N型半导体元器件的浅槽隔离结构的处理方法，包括：
提供表面设有掩蔽层的衬底；
刻蚀未被所述掩蔽层覆盖的所述衬底形成浅槽；
在所述浅槽周围的衬底表面注入P型杂质；
在所述衬底表面沉积一介电层，所述介电层填满所述浅槽；
平坦化所述介电层，直至暴露出所述掩蔽层。
在其中一个实施例中，所述在所述浅槽周围的衬底表面注入P型杂质的步骤之前还包括：
通过光刻将不适合注入所述P型杂质的区域用注入阻挡结构进行遮盖，所述浅槽完整露出。
在其中一个实施例中，所述光刻使用的掩膜版是通过逻辑运算的方式将所述不适合注入所述P型杂质的区域划分出来，进而得到掩膜版的制图数据。
在其中一个实施例中，所述通过逻辑运算的方式将所述不适合注入所述P型杂质的区域划分出来的步骤，是通过对所述N型半导体元器件的N阱进行逻辑运算将所述不适合注入所述P型杂质的区域划分出来。
在其中一个实施例中，所述在所述浅槽周围的衬底表面注入P型杂质的步骤是采用垂直注入和倾斜注入相结合的方式进行注入。
在其中一个实施例中，所述倾斜注入偏离垂直方向的角度范围为(0°，30°)。
在其中一个实施例中，所述在所述衬底表面沉积一介电层，所述介电层填满所述浅槽的步骤之前还包括：
在所述杂质注入的浅槽表面覆盖一层氧化膜。
在其中一个实施例中，所述衬底为P型衬底，所述方法还包括在衬底上形成P阱的步骤和在所述P阱的上部形成N型源漏区域的步骤。
在其中一个实施例中，所述介电层为二氧化硅层。
在其中一个实施例中，所述二氧化硅层的厚度为
上述N型半导体元器件的浅槽隔离结构的处理方法，通过在浅槽周围的衬底表面注入P型杂质的方法，对于因辐照在邻近浅槽处感生负电荷的衬底，提高了界面反型的阈值电压，能有效减少辐照环境下浅槽隔离结构的漏电流，从而提高CMOS集成电路辐照环境下的抗辐照能力。
附图说明
图1是一实施例中N型半导体元器件的浅槽隔离结构的处理方法的流程图；
图2为一实施例中N型半导体元器件的浅槽隔离结构的处理方法的工序示意图；
图3为一实施例中N型半导体元器件的浅槽隔离结构的处理方法的工序示意图；
图4为一实施例中N型半导体元器件的浅槽隔离结构的处理方法的工序示意图；
图5为一实施例中N型半导体元器件的浅槽隔离结构的处理方法的工序示意图；
图6为另一实施例中N型半导体元器件的浅槽隔离结构的处理方法的工序示意图；
图7为另一实施例中N型半导体元器件的浅槽隔离结构的处理方法的工序示意图。
具体实施方式
图1是一实施例中N型半导体元器件的浅槽隔离结构的处理方法的流程图。
在本实施例中，该N型半导体元器件的浅槽隔离结构的处理方法包括：
S100，提供表面设有掩蔽层的衬底。
S200，刻蚀未被掩蔽层覆盖的衬底形成浅槽。
参见图2，掩蔽层覆盖在衬底10表面上，利用掩蔽层定义出浅槽20区域的位置，利用刻蚀工艺形成浅槽20。衬底10的材料一般是硅。在一个实施例中，掩蔽层包括厚度为
氧化层11和厚度为
氮化硅层12。
S300，在浅槽周围的衬底表面注入P型杂质。
参见图3，在浅槽20周围的衬底10表面注入P型杂质，使浅槽20周围的衬底10表面的P型杂质浓度提升，杂质浓度提升能提高界面反型的阈值电压，从而能在辐照的环境下减少浅槽20隔离结构的漏电流。
在一个实施例中，在浅槽20周围的衬底10表面注入P型杂质是采用垂直注入和倾斜注入相结合的方式进行，此种注入方式可以有效提高注入效率。在其中一个实施例中，倾斜注入偏离垂直方向的角度范围为(0°，30°)，杂质注入的过程中该倾斜注入的角度可在此范围内直接变化，能有效提高浅槽20侧壁的注入效率。
在一个实施例中，衬底10为P型衬底。在其中一个实施例中，P型杂质为B或BF2。
S400，在衬底表面沉积一介电层，介电层填满浅槽。
参见图4，在衬底10表面沉积一介电层50，介电层50填满浅槽20，介电层50具有隔离绝缘的作用。在一个实施例中，介电层50为二氧化硅层，在其中一个实施例中，二氧化硅层的厚度为
在其中一个实施例中，沉积二氧化硅层采用HDPCVD(高密度等离子体化学气相沉积)工艺。
在一个实施例中，步骤S400之前还包括在杂质注入的浅槽20表面覆盖一层氧化膜的步骤，在P型杂质注入的浅槽20表面覆盖一层氧化膜，氧化膜的厚度可为
该氧化膜的目的在于修补步骤S200形成浅槽20的过程中所造成的衬底10晶格破坏。
S500，平坦化介电层，直至暴露出掩蔽层。
参见图5，利用CMP(Chemical mechanical polishing)工艺平坦化介电层50，直至暴露出掩蔽层。
上述N型半导体元器件的浅槽隔离结构的处理方法，包括提供表面设有掩蔽层的衬底10；刻蚀未被掩蔽层覆盖的衬底10形成浅槽20；在浅槽20周围的衬底10表面注入P型杂质；在衬底10表面沉积一介电层50，介电层50填满浅槽20；平坦化介电层50，直至暴露出掩蔽层，通过在浅槽20周围的衬底10表面注入P型杂质的方法，对于因辐照在邻近浅槽10处感生负电荷的衬底10，提高了界面反型的阈值电压，能有效减少辐照环境下浅槽20隔离结构的漏电流，从而提高CMOS集成电路辐照环境下的抗辐照能力。。
在一个实施例中，N型半导体元器件为N沟道金属半导体氧化物场效应管(NMOSFET)。在另一个实施例中，可以是一个芯片(Die)上集成有两种以上的元器件，例如同时集成有NMOS和PMOS。
在一个实施例中，N型半导体元器件的浅槽隔离结构的处理方法还包括在衬底10上形成P阱的步骤和在该P阱的上部形成N型源漏区域的步骤。
在另一实施例中，N型半导体元器件的浅槽隔离结构的处理方法的步骤包括上述步骤，并且在步骤S200与步骤S300之间还包括通过光刻将不适合注入P型杂质的区域用注入阻挡结构进行遮盖，浅槽完整露出的步骤。
参见图6，将PMOS有源区等不适合注入P型杂质的区域进行遮盖，将NMOS有源区和浅槽20完整露出。
参见图7，将PMOS有源区等不适合注入P型杂质的区域进行遮盖后，在浅槽20周围的衬底10表面注入P型杂质，使浅槽20周围的衬底10表面的P型杂质浓度提升，杂质浓度提升能提高界面反型的阈值电压，从而能在辐照的环境下减少浅槽隔离结构的漏电流。
在其中一个实施例中，对N沟道场效应管包括浅槽20的有源区进行P型杂质注入，两个相邻的N沟道场效应管通过浅槽20隔离后，在辐照环境下，浅槽20里面的填充物会发生电子空穴对生成，由于电子在获得一定激活能的情况下可以越过填充物和硅的势垒跑掉，从而在填充物介质中留下正电荷，多余的正电荷会使邻近的硅表面反型形成漏电通道，造成器件横向和纵向的浅槽20隔离失效。由于浅槽20隔离填充物在辐照环境下主要产生额外的正电荷，引起硅表面感生负电荷，所以隔离失效主要是N沟道场效应管，而对于P沟道场效应管，表面负电荷增加造成沟道势垒升高，P沟道场效应管阈值电压升高，漏电流反而变小。所以，P沟道场效应管所在区域不需要进行此P型杂质注入，不然反而会影响P沟道场效应管的性能。
在一个实施例中，利用光刻胶30进行遮盖，在其中一个实施例中，光刻胶30厚度为
在一个实施例中，光刻使用的掩膜版是通过逻辑运算的方式将不适合注入所述P型杂质的区域划分出来，进而得到掩膜版的制图数据。在其中一个实施例中，通过对N型半导体元器件的N阱进行逻辑运算将不适合注入P型杂质的区域划分出来。由于N阱一般是该N型半导体元器件的必需层次，因此通过已有的N阱层次数据进行逻辑运算，可以提高掩膜版的制图效率。此种通过逻辑运算的方式得到掩膜版的制图数据，操作简单，出错率低。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种N型半导体元器件的浅槽隔离结构的处理方法，其特征在于，包括：
提供表面设有掩蔽层的衬底；
刻蚀未被所述掩蔽层覆盖的所述衬底形成浅槽；
在所述浅槽周围的衬底表面注入P型杂质；对N沟道场效应管包括所述浅槽的有源区进行P型杂质注入；
在所述衬底表面沉积一介电层，所述介电层填满所述浅槽；
平坦化所述介电层，直至暴露出所述掩蔽层，其中，在所述浅槽周围的衬底表面注入P型杂质，以避免所述介电层因辐射电离富余正电荷而引起所述浅槽周围的衬底表面感生负电荷而导致的漏电流。
2.根据权利要求1所述N型半导体元器件的浅槽隔离结构的处理方法，其特征在于，所述在所述浅槽周围的衬底表面注入P型杂质的步骤之前还包括：
通过光刻将不适合注入所述P型杂质的区域用注入阻挡结构进行遮盖，所述浅槽完整露出。
3.根据权利要求2所述的N型半导体元器件的浅槽隔离结构的处理方法，其特征在于，所述光刻使用的掩膜版是通过逻辑运算的方式将所述不适合注入所述P型杂质的区域划分出来，进而得到所述掩膜版的制图数据。
4.根据权利要求3所述的N型半导体元器件的浅槽隔离结构的处理方法，其特征在于，所述通过逻辑运算的方式将所述不适合注入所述P型杂质的区域划分出来的步骤，是通过对所述N型半导体元器件的N阱进行逻辑运算将所述不适合注入所述P型杂质的区域划分出来。
5.根据权利要求1所述的N型半导体元器件的浅槽隔离结构的处理方法，其特征在于，所述在所述浅槽周围的衬底表面注入P型杂质的步骤是采用垂直注入和倾斜注入相结合的方式进行注入。
6.根据权利要求5所述的N型半导体元器件的浅槽隔离结构的处理方法，其特征在于，所述倾斜注入偏离垂直方向的角度范围为(0°，30°)。
7.根据权利要求1所述的N型半导体元器件的浅槽隔离结构的处理方法，其特征在于，所述在所述衬底表面沉积一介电层，所述介电层填满所述浅槽的步骤之前还包括：
在所述杂质注入的浅槽表面覆盖一层氧化膜。
8.根据权利要求1所述的N型半导体元器件的浅槽隔离结构的处理方法，其特征在于，所述衬底为P型衬底，所述方法还包括在衬底上形成P阱的步骤和在所述P阱的上部形成N型源漏区域的步骤。
9.根据权利要求1所述的N型半导体元器件的浅槽隔离结构的处理方法，其特征在于，所述介电层为二氧化硅层。
10.根据权利要求9所述的N型半导体元器件的浅槽隔离结构的处理方法，其特征在于，所述二氧化硅层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050210.1A CN109727906B (zh) | 2017-10-31 | 2017-10-31 | N型半导体元器件的浅槽隔离结构的处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050210.1A CN109727906B (zh) | 2017-10-31 | 2017-10-31 | N型半导体元器件的浅槽隔离结构的处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109727906A CN109727906A (zh) | 2019-05-07 |
| CN109727906B true CN109727906B (zh) | 2021-01-05 |
Family
ID=66294382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711050210.1A Active CN109727906B (zh) | 2017-10-31 | 2017-10-31 | N型半导体元器件的浅槽隔离结构的处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109727906B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1387248A (zh) * | 2001-05-18 | 2002-12-25 | 三星电子株式会社 | 半导体器件的隔离方法 |
| CN1449012A (zh) * | 2002-03-29 | 2003-10-15 | 旺宏电子股份有限公司 | 一种改善浅槽隔离可靠度的方法 |
| CN1784787A (zh) * | 2003-03-12 | 2006-06-07 | 微米技术有限公司 | 用于沟道隔离的斜角注入 |
| CN103094286A (zh) * | 2011-11-08 | 2013-05-08 | 上海华虹Nec电子有限公司 | 浅槽隔离结构及其进行离子注入的方法 |
| CN103681343A (zh) * | 2012-09-25 | 2014-03-26 | 中国科学院微电子研究所 | 一种半导体结构的制造方法 |
-
2017
- 2017-10-31 CN CN201711050210.1A patent/CN109727906B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1387248A (zh) * | 2001-05-18 | 2002-12-25 | 三星电子株式会社 | 半导体器件的隔离方法 |
| CN1449012A (zh) * | 2002-03-29 | 2003-10-15 | 旺宏电子股份有限公司 | 一种改善浅槽隔离可靠度的方法 |
| CN1784787A (zh) * | 2003-03-12 | 2006-06-07 | 微米技术有限公司 | 用于沟道隔离的斜角注入 |
| CN103094286A (zh) * | 2011-11-08 | 2013-05-08 | 上海华虹Nec电子有限公司 | 浅槽隔离结构及其进行离子注入的方法 |
| CN103681343A (zh) * | 2012-09-25 | 2014-03-26 | 中国科学院微电子研究所 | 一种半导体结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109727906A (zh) | 2019-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9659953B2 (en) | HKMG high voltage CMOS for embedded non-volatile memory | |
| US8030718B2 (en) | Local charge and work function engineering on MOSFET | |
| CN104051343B (zh) | 具有通过栅植入的深n阱的晶体管 | |
| US9299696B2 (en) | Semiconductor structure with suppressed STI dishing effect at resistor region | |
| US8513106B2 (en) | Pseudo butted junction structure for back plane connection | |
| US8552495B2 (en) | Dummy gate for a high voltage transistor device | |
| US6297082B1 (en) | Method of fabricating a MOS transistor with local channel ion implantation regions | |
| CN101783316B (zh) | 注入方法 | |
| US9202912B2 (en) | Low cost demos transistor with improved CHC immunity | |
| US6730555B2 (en) | Transistors having selectively doped channel regions | |
| JPH08172187A (ja) | 半導体装置及びその製造方法 | |
| CN102194876A (zh) | 半导体元件及其制作方法 | |
| KR101762080B1 (ko) | 반도체 장치 | |
| CN103026485B (zh) | 具有不同阈值电压的cmos晶体管制作 | |
| US8633082B2 (en) | Method for fabricating high-gain MOSFETs with asymmetric source/drain doping for analog and RF applications | |
| US7358168B2 (en) | Ion implantation method for forming a shallow junction | |
| CN109727906B (zh) | N型半导体元器件的浅槽隔离结构的处理方法 | |
| CN108695320B (zh) | 半导体pcm结构及其制作方法 | |
| US7646057B2 (en) | Gate structure with first S/D aside the first gate in a trench and the second gate with second S/D in the epitaxial below sides of the second gate on the first gate | |
| JP3430102B2 (ja) | 半導体装置の製造方法 | |
| CN109545674B (zh) | 半导体器件的形成方法及半导体器件 | |
| CN110707043A (zh) | 一种带硅化物的场加固抗总剂量辐射cmos器件及工艺 | |
| KR100732774B1 (ko) | 반도체소자의 듀얼게이트 형성방법 | |
| KR20070013032A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100876886B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |