CN109712966A - 芯片封装结构及其形成方法 - Google Patents
芯片封装结构及其形成方法 Download PDFInfo
- Publication number
- CN109712966A CN109712966A CN201711015723.9A CN201711015723A CN109712966A CN 109712966 A CN109712966 A CN 109712966A CN 201711015723 A CN201711015723 A CN 201711015723A CN 109712966 A CN109712966 A CN 109712966A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- wafers
- stack
- packaging structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 36
- 235000012431 wafers Nutrition 0.000 claims abstract description 135
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 238000000465 moulding Methods 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims description 18
- 230000001070 adhesive effect Effects 0.000 claims description 14
- 239000000853 adhesive Substances 0.000 claims description 13
- 239000002313 adhesive film Substances 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000000084 colloidal system Substances 0.000 abstract description 11
- 238000012856 packing Methods 0.000 abstract description 11
- 238000005538 encapsulation Methods 0.000 abstract description 10
- 238000003475 lamination Methods 0.000 abstract description 5
- 239000000126 substance Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- DHKHKXVYLBGOIT-UHFFFAOYSA-N acetaldehyde Diethyl Acetal Natural products CCOC(C)OCC DHKHKXVYLBGOIT-UHFFFAOYSA-N 0.000 description 1
- 125000002777 acetyl group Chemical class [H]C([H])([H])C(*)=O 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 150000002118 epoxides Chemical class 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000013615 primer Substances 0.000 description 1
- 239000002987 primer (paints) Substances 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供一种芯片封装结构及其形成方法，通过将相邻两晶片堆之间的间隙中的全部或者部分底胶替换为热膨胀系数较低的模塑层，减少了底胶的量，同时降低了由模塑层和底胶构成的封装胶体的热膨胀系数，由此减小了所述封装胶体与晶片堆以及基板间的CTE失配差异，进而改善了基板和晶片堆的翘曲和分层现象，提高了封装性能。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种芯片封装结构及其形成方法。
背景技术
芯片对晶圆(Chip on wafer，CoW)的封装技术作为先进的封装(Package)技术之一，能够在一元件晶圆(Device Wafer)上预先识别出的良好芯片的位置上分别堆叠多个晶片(Die，即从晶圆上切割出来的一块具有完整功能的块)以满足不同的功能，进而实现三维半导体集成电路(IC)产品的制造。CoW封装技术具有很多优点，例如能够实现半导体器件装置的高度集成化、缩小半导体封装的尺寸、减少了最终产品成本、简化组装工艺及提高良率等，但是该封装技术在晶片堆叠之后的晶圆级注塑(wafer level molding)步骤完成后，常常会遇到晶圆翘曲(wafer warpage)问题，容易导致堆叠的晶片从元件晶圆上剥离，严重影响了后续封装处理步骤以及最终形成的封装结构的性能。
发明内容
本发明的目的在于一种芯片封装结构及其形成方法，能够改善晶圆翘曲问题，提供封装性能。
为了实现上述目的，本发明提供一种芯片封装结构，包括：
基板，所述基板具有上表面和下表面；
多个晶片堆，设置于所述基板的上表面上且相邻晶片堆之间具有间隙，每个晶片堆包括至少一个晶片；以及
底胶，至少填充在每个晶片堆与所述基板的上表面之间的部分空间中以及每个晶片堆相邻两层晶片之间的部分空间中；
模塑层，填满相邻晶片堆之间的间隙并覆盖所有晶片堆的侧壁和顶部以及底胶的侧壁和顶部，且所述模塑层的热膨胀系数低于所述底胶。
可选的，每个晶片堆与所述基板的上表面之间的空间的中间区域为粘合剂或者粘贴膜；和/或，每个晶片堆相邻两层晶片之间的空间的中间区域为粘合剂或者粘贴膜。
可选的，所述底胶填充在每个晶片堆与所述基板的上表面之间的空间的边缘区域中，和/或填充在每个晶片堆相邻两层晶片之间的空间的边缘区域中。
可选的，所述间隙为切割道。
可选的，所述底胶还对相邻晶片堆之间的间隙进行部分填充。
可选的，所述芯片封装结构还包括载体，粘附于所述基板的下表面。
可选的，所述基板和所有晶片均具有穿透硅通孔，每个晶片的穿透硅通孔与所述基板的穿透硅通孔对准。
本发明还提供一种上述之一的芯片封装结构的形成方法，包括以下步骤：
提供一具有上表面和下表面基板，在所述基板的上表面上依次堆叠晶片，以形成多个晶片堆，相邻晶片堆之间具有间隙，每个晶片堆包括至少一个晶片；
通过所述间隙向每个晶片堆以及每个晶片堆和基板的上表面之间的空间中填充底胶，直至每个晶片堆最顶层的两层晶片之间的空间被填满；
去除所述间隙中的全部或部分底胶，形成开口；
形成热膨胀系数低于所述底胶的模塑层，所述模塑材料填满所述开口并覆盖所有晶片堆的侧壁和顶部以及底胶的侧壁和顶部。
可选的，在所述基板的上表面上依次堆叠晶片以形成多个晶片堆时，先对所述基板的上表面用于形成晶片堆的位置上涂覆粘合剂或者贴附粘贴膜以粘贴最底层晶片，然后在每个晶片堆的下层晶片表面上，涂覆粘合剂或者贴附粘贴膜以粘贴所述晶片堆的上层晶片。
可选的，所述的芯片封装结构的形成方法，还包括：在所述基板的上表面上依次堆叠晶片之前，在所述基板的下表面粘附一载体。
可选的，所述的芯片封装结构的形成方法，还包括：在所述基板的上表面上依次堆叠晶片之前，对所述基板堆叠晶片的表面进行减薄；或者，在形成模塑层之后，去除所述载体，并对所述基板的下表面进行减薄。
可选的，所述基板和所有晶片均具有穿透硅通孔，在所述基板的上表面上依次堆叠晶片时，每个晶片的穿透硅通孔与所述基板上相应的穿透硅通孔对准。
可选的，通过包括光刻工艺、蚀刻工艺和预切割工艺中的至少一种去除所述间隙中的全部或部分底胶，以形成开口，并对所述开口进行清洗。
可选的，采用去离子水对所述开口进行清洗。
可选的，所述的芯片封装结构的形成方法，还包括：在形成模塑层之后，沿所述间隙进行晶片切割，得到多个独立的芯片封装体。
与现有技术相比，本发明的芯片封装结构及其形成方法，通过将相邻两晶片堆之间的间隙中的全部或者部分底胶替换为热膨胀系数较低的模塑层，减少了底胶的量，同时降低了由模塑层和底胶构成的封装胶体的热膨胀系数，由此减小了所述封装胶体与晶片堆以及基板间的CTE失配差异，进而改善了基板和晶片堆的翘曲和分层现象，提高了封装性能。
附图说明
图1A至图1C是一种CoW封装结构的制造工艺中的器件结构剖面示意图；
图2是本发明具体实施例的芯片封装结构的形成方法流程图；
图3A至图3D是本发明具体实施例的芯片封装结构的形成方法中的器件结构剖面示意图。
具体实施方式
一种CoW封装结构的制造工艺流程包括以下步骤：
首先，请参考图1A，在元件晶圆11的底部上粘贴一载体10来支撑元件晶圆11；
然后，请继续参考图1A，在元件晶圆11的表面的相应位置上堆叠(Stacking)多个晶片(Die)12，并以回流或热压键合方式完成晶片12之间以及晶片与元件晶圆11的电气互连，相邻两层晶片12的TSV(through silicon via，穿透硅通孔，用于实现相邻两层晶片的垂直互连导通)13对准并电接触，形成多个晶片堆12A，图1A中显示四个晶片12相互堆叠为一芯片堆12A，但实际每个晶片堆的晶片数目并不限为四，晶片12可以是DRAM或NAND等存储器晶片、也可以是逻辑芯片或者处理器芯片，相邻两层晶片12之间是具有焊线的粘合剂层或者粘片膜(die-attach film,DAF)；
接着，请继续参考图1A和图1B，通过喷射式分配器将底胶填充(capillaryunderfill，CUF)材料14喷到晶片堆12A之间，然后CUF材料14会通过毛细血管现象流入晶片堆12A与元件晶圆11之间以及晶片堆12A的相邻两层晶片12间的剩余空间中，以保护晶片堆12A；
之后，采用晶圆级塑封(wafer mold)工艺形成覆盖晶片堆12A以及底部填充胶材料14的封装胶体15，以防止后续工艺对晶片堆造成损坏。
然后，去除载体10，并进行晶片切割(die saw)，以获得单个芯片封装体。
上述CoW封装结构的制造工艺中，CUF材料14与封装胶体15相比具有较大的热膨胀系数(coefficient of thermal expansion，CTE)，且填充在晶片堆12A之间的间隙及晶片堆12A中的晶片间，使用量较大，在后续的封装胶体15的固化以及载体去除过程中会导入热量，导入的热量将引起CUF材料14与晶片堆12A以及元件晶圆11之间较大的CTE失配，进而引起元件晶圆11和晶片12翘曲和分层。
本发明的技术方案核心在于减少CUF的使用，以降低CTE失配，进而改善晶圆及堆叠晶片的翘曲和分层问题，提高封装结构的性能。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明提供一种芯片封装结构的形成方法，包括以下步骤：
S1，提供一具有上表面和下表面的基板，在所述基板的上表面上依次堆叠晶片，以形成多个晶片堆，相邻晶片堆之间具有间隙，每个晶片堆包括至少一个晶片；
S2，通过所述间隙向每个晶片堆以及每个晶片堆和基板的上表面之间的空间中填充底胶，直至每个晶片堆最顶层的两层晶片之间的空间被填满；
S3，去除所述间隙中的全部或部分底胶，形成开口；
S4，形成热膨胀系数低于所述底胶的模塑层，所述模塑材料填满所述开口并覆盖所有晶片堆的侧壁和顶部以及底胶的侧壁和顶部。
请参考图3A，在步骤S1中，首先，提供一基板31，所述基板31可以是具有多个TSV(穿透硅通孔)结构的晶圆级的半导体基板或者尺寸相对较大的条状或块状的晶片(die)，其内部可以形成有与穿透硅通孔电连接的集成电路，例如包括存储器电路、处理器电路、专用集成电路(ASIC)、逻辑电路、模拟电路、RF电路、分立器件或其它半导体管芯或电部件等。基板31可以是未经过减薄处理的正常厚度的基板，也可以是经过背部减薄处理后的薄化晶片，其上可以有两个以上用于堆叠晶片的预留位置。然后，在基板31的下表面通过粘合剂或者粘片膜(DAF)贴附一载体30，所述载体30用于支撑基板31，以便于基板31的转移以及后续处理，防止基板31翘曲和损坏，所述载体30可以是裸硅衬底、蓝宝石衬底、碳化硅衬底、有机衬底(organic substrate)、陶瓷衬底(ceramic substrate)、玻璃环氧衬底(glass epoxysubstrate)、聚酰亚胺(polyimide)衬底、FR-4(耐燃材料等级)衬底、FR-5(耐燃材料等级)衬底、纤维强化衬底(fiber-reinforced substrate)、树脂(bismaleimide triazineresin，BT resin)衬底、砷化镓衬底、水晶晶片、石墨、石英、金属等；所述粘合剂可以是本领域常规的粘结剂，比如环氧树脂或聚乙烯醇缩醛、尼龙、聚碳酸酯、聚砜等热塑性树脂改性的环氧树脂；所述粘片膜可以是可加热移除的热胶带(Thermal tape)，其可以在加热到一定温度(例如200℃～300℃)后脱胶而丧失粘贴性能，从而使得载体30可以去除。在本发明的一些实施例中，当基板31的厚度较大时，可以在晶片堆叠之前，先通过化学机械研磨(CMP)工艺对基板31用于堆叠晶片的表面进行减薄，使基板31厚度达到要求。当然，在本发明的另一些实施例中，在晶片堆叠之前，也可以不对基板31进行减薄处理。
请继续参考图3A，在步骤S1中，接着，先在所述基板30上表面对应各个晶片堆32A的预留位置上涂覆粘合剂或者贴附粘贴膜(未图示)，然后采用精密拾放设备依次拾取预先准备好的需放置在最底层的晶片(Die)32，将其与基板31上表面上为其预留的预留位置精密对准并贴装在一起，以使其堆叠在基板30的表面上。在依次堆叠晶片时，在已堆叠好的下层晶片32的表面上涂覆粘合剂或者贴附粘贴膜(未图示)，并采用精密拾放设备依次拾取预先准备好的上层晶片(Die)32，将其与下层晶片32精密对准并贴装在一起粘合固定，以使其堆叠在下层晶片32的表面上，重复该操作，直至晶片层叠达到要求，进而在基板31表面上形成多个晶片堆32A，各个晶片堆32A之间具有间隙32B。每个晶片堆32A中层叠的晶片32的数量大于等于1，例如4、8、16等。每个晶片堆32A中相邻两层晶片32之间的粘合剂或粘贴膜仅仅位于相邻两层晶片32之间的空间的中间区域，即相邻两层晶片32的边缘相互悬空，该悬空空间会被后续的底胶填充。每个晶片堆32A中的每个晶片32中可以具有与基板31中的TSV结构对准的TSV结构，每个晶片32的TSV结构，能够用于将基板31以及晶片堆32A中的各个晶片32进行垂直互连导通，TSV结构的形成过程可以包括：在晶片制作完成后且用于堆叠前，通过干法刻蚀、湿法腐蚀、激光钻孔或者光辅助电化学刻蚀等工艺对晶片进行通孔加工，获得通孔；然后在通孔中依次沉积绝缘层(如二氧化硅SiO2)、阻挡层(如氮化钛TiN等)、种子层(如铜等)；之后电镀铜以填满通孔，从而形成TSV结构。在本发明的其他实施例中，全部或部分晶片32也可以没有TSV结构，可以通过相应的布线工艺或者凸焊工艺设置相应的焊线或者焊点33来与相邻晶片32焊接固定在一起并实现电连接。此外，在依次堆叠晶片32形成晶片堆32A的过程中，还可以在每堆叠一层晶片32后，通过引线键合工艺从堆叠的该层晶片32向基板31的焊盘或者下层晶片32的焊盘打线，形成键合线，实现晶片32与基板31的电连接。或者在所有晶片堆32A制作完成后，进行引线键合工艺，使得各个晶片堆32A中的相应的晶片32之间或者相应的晶片32与基板31之间通过相应的键合线实现电连接。
请参考图3A和3B，可以通过喷射式分配器34a将底胶(capillary underfill，CUF)34喷到晶片堆32A之间的间隙中，然后CUF 34会通过毛细血管现象浸透到各个晶片堆32A内部和底部，以填满各晶片堆32A的相邻两层晶片32间的缝隙(即剩余空间)、填满各晶片堆32A与基板31上表面之间的缝隙(即剩余空间)以及填满相邻晶片堆32A之间的间隙，底胶34在固化后可以起到缓和温度冲击、分散和消除内部应力(例如焊点周围的应力)的作用，能够补强晶片堆32A与基板31上表面的连接以及晶片堆32A内部的晶片32之间的连接，增大封装结构的机械强度，防止基板31或者晶片32断裂，提高封装结构的可靠性。
请参考图3B和3C，在步骤S3中，首先，可以采用包括光刻工艺、蚀刻工艺和预切割工艺中的至少一种去除所述间隙32B中的全部或部分底胶，以形成开口35；然后可以采用去离子水(DI water)等对所述开口35进行清洗，以去除切割底胶时在产生的残渣并释放静电，所述去离子水可以由二氧化纯水机制备，将二氧化碳(CO2)气体溶于离子水中，降低水的阻抗，从而利于释放静电。当所述间隙32B是切割道(saw street)时，优选的采用高速旋转的金刚石刀片或者激光装置等晶片切割设备来对所述间隙32B中的底胶进行预切割，切割深度保证不损伤基板31表面为宜，由此形成开口35，开口35的宽度小于等于间隙32B的宽度。本步骤的主要作用是将间隙32B中的部分或者全部底胶34去除，从而减少底胶34的使用量。
请参考图3C和3D，在步骤S4中，可以采用包括注塑成型、压缩成型、模板印刷(stencil printing)、旋涂覆盖或沉积等成型(molding)工艺，在各个晶片堆32A、底胶34、开口35以及基板31上表面的暴露表面上覆盖模塑材料，模塑材料能够填满所述开口35，并在各个晶片堆32A和底胶34侧壁和顶部上覆盖一定厚度，进行固化(Mold Curing)或烘烤等，形成模塑层36，模塑层36将各个晶片堆32A、底胶34以及相应的引线等包围在内，实现密封。模塑层36的热膨胀系数低于底胶34，其材质可为可固化材料，至少包括聚合物为主的材料、树脂为主的材料、聚酰亚胺、氧化硅、环氧树脂和苯并环丁烯(benzocyclobutenes，BCB)中至少一种。步骤S3和步骤S4相当于将间隙处的底胶34替换为热膨胀系数较低的模数层36，相比图1C的结构，模数层和底胶组成的封装胶体的热膨胀系数(CTE)得到降低，从而可以减少封装胶体和基板的上表面之间的CTE差异，改善晶片翘曲和分层问题。同时间隙处的底胶34替换为模数层36，可以减少底胶34的使用量，增大模塑层36的使用量，在保证晶片堆32A与基板31上表面的连接、晶片堆32A内部的晶片之间的连接的前提下，进一步增大封装结构的机械强度，且能够使得间隙处从顶部至底部的机械强度相对均衡，有利于后续的晶片切割，晶片切割过程中刀片施力均衡，可以避免晶片切割过程中的晶片断裂现象。
之后，可以根据载体30的材质及其与基板31上表面之间的结合方式来选择合适的工艺去除载体30，所述工艺包括刻蚀、化学机械研磨(CMP)和热处理中至少一种。例如当基板31和载体30之间为加热可移除的热胶带时，可以从载体30底部加热直至热胶带脱粘，从而将载体30去除。在载体30去除后且基板31是未经过减薄处理而厚度较大时，可以进一步的对基板31的底部进行化学机械研磨(CMP)，以使基板31的厚度减薄至要求厚度。在去除载体30且基板31厚度符合要求时，可以沿各晶片堆32A之间的间隙进行晶片切割(diesaw)操作，可以采用半切或全切方式，所述半切是切割4/5基板31厚度，不会切透基板31，然后用机械方式(铜棒滚过)使其自动裂口形成多个独立芯片封装体；所述全切即将基板31切透，切割前要在基板31底部贴蓝膜，切割时切割到蓝膜，形成多个独立的芯片封装体，可以保留每个芯片封装体的蓝膜来出货。
请参考图3D，本发明还提供一种芯片封装结构，包括：基板31、多个晶片堆32A、底胶34以及模塑型36。所述基板31具有上表面和下表面，每个晶片堆32A设置在所述基板31上表面的相应位置上，且相邻晶片堆32A之间具有间隙，每个晶片堆32A包括至少一个晶片；底胶34至少填充在每个晶片堆32A与所述基板31上表面之间的部分空间中以及每个晶片堆32A相邻两层晶片之间的部分空间中；所述模塑层36填满相邻晶片堆32A之间的间隙并覆盖所有晶片堆32A的侧壁和顶部以及所有底胶34的侧壁和顶部，且所述模塑层36的热膨胀系数低于所述底胶34。
可选的，所述基板31和所有晶片32均具有穿透硅通孔，每个晶片32的穿透硅通孔与所述基板31相应的穿透硅通孔对准。晶片32可以是存储器芯片、逻辑芯片、射频芯片、微处理器芯片、专用集成电路(ASIC)芯片、模拟电路芯片或分立器件。
可选的，每个晶片堆32A与所述基板31上表面之间的空间的中间区域为粘合剂或者粘贴膜，底胶34填充在每个晶片堆32A与所述基板31上表面之间的空间的边缘区域中；和/或，每个晶片堆32A相邻两层晶片32之间的空间的中间区域为粘合剂或者粘贴膜，底胶34填充在每个晶片堆32A相邻两层晶片之间的空间的边缘区域中。
可选的，所述底胶34还对相邻晶片堆32A之间的间隙进行部分填充，即底胶覆盖在间隙的侧壁和底部上，但并未填满所述间隙。
可选的，所述芯片封装结构还包括载体30，粘附于所述基板31的下表面。
综上所述，本发明的芯片封装结构及其形成方法，通过将相邻两晶片堆之间的间隙中的全部或者部分底胶替换为热膨胀系数较低的模塑层，减少了底胶的量，同时降低了由模塑层和底胶构成的封装胶体的热膨胀系数，由此减小了所述封装胶体与晶片堆以及基板间的CTE失配差异，进而改善了基板和晶片堆的翘曲和分层现象，提高了封装性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种芯片封装结构，其特征在于，包括：
基板，所述基板具有上表面和下表面；
多个晶片堆，设置于所述基板的上表面上且相邻晶片堆之间具有间隙，每个晶片堆包括至少一个晶片；以及
底胶，至少填充在每个晶片堆与所述基板的上表面之间的部分空间中以及每个晶片堆相邻两层晶片之间的部分空间中；
模塑层，填满相邻晶片堆之间的间隙并覆盖所有晶片堆的侧壁和顶部以及底胶的侧壁和顶部，且所述模塑层的热膨胀系数低于所述底胶。
2.如权利要求1所述的芯片封装结构，其特征在于，每个晶片堆与所述基板的上表面之间的空间的中间区域为粘合剂或者粘贴膜；和/或，每个晶片堆相邻两层晶片之间的空间的中间区域为粘合剂或者粘贴膜。
3.如权利要求2所述的芯片封装结构，其特征在于，所述底胶填充在每个晶片堆与所述基板的上表面之间的空间的边缘区域中，和/或填充在每个晶片堆相邻两层晶片之间的空间的边缘区域中。
4.如权利要求1所述的芯片封装结构，其特征在于，所述间隙为切割道。
5.如权利要求1至4中任一项所述的芯片封装结构，其特征在于，所述底胶还对相邻晶片堆之间的间隙进行部分填充。
6.如权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构还包括载体，粘附于所述基板的下表面。
7.如权利要求1所述的芯片封装结构，其特征在于，所述基板和所有晶片均具有穿透硅通孔，每个晶片的穿透硅通孔与所述基板的穿透硅通孔对准。
8.一种权利要求1至7中任一项所述的芯片封装结构的形成方法，其特征在于，包括以下步骤：
提供一具有上表面和下表面基板，在所述基板的上表面上依次堆叠晶片，以形成多个晶片堆，相邻晶片堆之间具有间隙，每个晶片堆包括至少一个晶片；
通过所述间隙向每个晶片堆以及每个晶片堆和基板的上表面之间的空间中填充底胶，直至每个晶片堆最顶层的两层晶片之间的空间被填满；
去除所述间隙中的全部或部分底胶，形成开口；
形成热膨胀系数低于所述底胶的模塑层，所述模塑材料填满所述开口并覆盖所有晶片堆的侧壁和顶部以及底胶的侧壁和顶部。
9.权利要求8所述的芯片封装结构的形成方法，其特征在于，在所述基板的上表面上依次堆叠晶片以形成多个晶片堆时，先对所述基板的上表面用于形成晶片堆的位置上涂覆粘合剂或者贴附粘贴膜以粘贴最底层晶片，然后在每个晶片堆的下层晶片表面上，涂覆粘合剂或者贴附粘贴膜以粘贴所述晶片堆的上层晶片。
10.权利要求8所述的芯片封装结构的形成方法，其特征在于，还包括：在所述基板的上表面上依次堆叠晶片之前，在所述基板的下表面粘附一载体。
11.权利要求10所述的芯片封装结构的形成方法，其特征在于，还包括：在所述基板的上表面上依次堆叠晶片之前，对所述基板堆叠晶片的表面进行减薄；或者，在形成模塑层之后，去除所述载体，并对所述基板的下表面进行减薄。
12.权利要求10所述的芯片封装结构的形成方法，其特征在于，所述基板和所有晶片均具有穿透硅通孔，在所述基板的上表面上依次堆叠晶片时，每个晶片的穿透硅通孔与所述基板上相应的穿透硅通孔对准。
13.权利要求8所述的芯片封装结构的形成方法，其特征在于，通过包括光刻工艺、蚀刻工艺和预切割工艺中的至少一种去除所述间隙中的全部或部分底胶，以形成开口，并对所述开口进行清洗。
14.权利要求13所述的芯片封装结构的形成方法，其特征在于，采用去离子水对所述开口进行清洗。
15.权利要求8至14中任一项所述的芯片封装结构的形成方法，其特征在于，还包括：在形成模塑层之后，沿所述间隙进行晶片切割，得到多个独立的芯片封装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711015723.9A CN109712966A (zh) | 2017-10-25 | 2017-10-25 | 芯片封装结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711015723.9A CN109712966A (zh) | 2017-10-25 | 2017-10-25 | 芯片封装结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109712966A true CN109712966A (zh) | 2019-05-03 |
Family
ID=66252709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711015723.9A Pending CN109712966A (zh) | 2017-10-25 | 2017-10-25 | 芯片封装结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109712966A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676183A (zh) * | 2019-10-10 | 2020-01-10 | 广东佛智芯微电子技术研究有限公司 | 降低芯片塑性变形的扇出型封装方法 |
| CN112117203A (zh) * | 2019-10-23 | 2020-12-22 | 中芯集成电路（宁波）有限公司上海分公司 | 封装方法及封装结构 |
| CN112435933A (zh) * | 2020-12-03 | 2021-03-02 | 山东傲天环保科技有限公司 | 一种cob封装结构及其制造方法 |
| CN113140520A (zh) * | 2020-01-19 | 2021-07-20 | 江苏长电科技股份有限公司 | 封装结构及其成型方法 |
| WO2023184414A1 (zh) * | 2022-03-31 | 2023-10-05 | 华为技术有限公司 | 芯片封装结构、电子设备及芯片封装结构的制备方法 |
| CN119364775A (zh) * | 2024-12-20 | 2025-01-24 | 合肥沛顿存储科技有限公司 | 高密度垂直堆叠dram封装结构、工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012848A (ja) * | 2005-06-30 | 2007-01-18 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
| CN101794738A (zh) * | 2009-01-15 | 2010-08-04 | 索尼公司 | 半导体装置及其制造方法 |
| CN102623441A (zh) * | 2011-01-28 | 2012-08-01 | 三星电子株式会社 | 半导体装置及其制造方法 |
| US20150318261A1 (en) * | 2014-04-30 | 2015-11-05 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor package, semiconductor package formed thereby, and semiconductor device including the same |
-
2017
- 2017-10-25 CN CN201711015723.9A patent/CN109712966A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012848A (ja) * | 2005-06-30 | 2007-01-18 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
| CN101794738A (zh) * | 2009-01-15 | 2010-08-04 | 索尼公司 | 半导体装置及其制造方法 |
| CN102623441A (zh) * | 2011-01-28 | 2012-08-01 | 三星电子株式会社 | 半导体装置及其制造方法 |
| US20150318261A1 (en) * | 2014-04-30 | 2015-11-05 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor package, semiconductor package formed thereby, and semiconductor device including the same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676183A (zh) * | 2019-10-10 | 2020-01-10 | 广东佛智芯微电子技术研究有限公司 | 降低芯片塑性变形的扇出型封装方法 |
| CN112117203A (zh) * | 2019-10-23 | 2020-12-22 | 中芯集成电路（宁波）有限公司上海分公司 | 封装方法及封装结构 |
| CN113140520A (zh) * | 2020-01-19 | 2021-07-20 | 江苏长电科技股份有限公司 | 封装结构及其成型方法 |
| CN112435933A (zh) * | 2020-12-03 | 2021-03-02 | 山东傲天环保科技有限公司 | 一种cob封装结构及其制造方法 |
| CN112435933B (zh) * | 2020-12-03 | 2022-08-19 | 宝纳生(深圳)科技有限公司 | 一种cob封装结构及其制造方法 |
| WO2023184414A1 (zh) * | 2022-03-31 | 2023-10-05 | 华为技术有限公司 | 芯片封装结构、电子设备及芯片封装结构的制备方法 |
| CN119364775A (zh) * | 2024-12-20 | 2025-01-24 | 合肥沛顿存储科技有限公司 | 高密度垂直堆叠dram封装结构、工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109712966A (zh) | 芯片封装结构及其形成方法 | |
| US9064817B2 (en) | Structure of wafer level chip molded package | |
| CN101924042B (zh) | 裸片堆叠密封结构的形成方法 | |
| KR102649471B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| TWI587472B (zh) | 覆晶晶圓級封裝及其方法 | |
| CN102005440B (zh) | 集成电路结构及其形成方法 | |
| US20160086930A1 (en) | Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor | |
| CN103021960B (zh) | 三维集成电路的制造方法 | |
| CN103295926B (zh) | 一种基于tsv芯片的互连封装方法 | |
| US8232140B2 (en) | Method for ultra thin wafer handling and processing | |
| CN104364902A (zh) | 半导体封装、其制造方法及封装体叠层 | |
| CN110416091B (zh) | 一种硅基扇出型封装方法及结构 | |
| CN106449549A (zh) | 表面传感晶片封装结构及其制作方法 | |
| WO2012061091A2 (en) | Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package | |
| CN101017786A (zh) | 半导体封装的制造方法 | |
| US12431364B2 (en) | Method for manufacturing packaging enclosure and method for manufacturing packaging chip | |
| US9418876B2 (en) | Method of three dimensional integrated circuit assembly | |
| CN109192705A (zh) | 集成电路封装结构及封装方法 | |
| CN102097338A (zh) | 封装晶片上的电子元件的方法 | |
| CN213936169U (zh) | 一种二次塑封封装结构 | |
| US9209047B1 (en) | Method of producing encapsulated IC devices on a wafer | |
| CN115831773A (zh) | 一种2.5d注塑模组可控翘曲焊接方法 | |
| CN109300794A (zh) | 封装结构及其形成方法 | |
| CN210296343U (zh) | 一种硅基扇出型封装结构 | |
| CN119252744A (zh) | 半导体封装结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190503 |
|
| RJ01 | Rejection of invention patent application after publication |