CN109638066A - 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法 - Google Patents

Abstract

本发明公开了含有组分渐变高阻缓冲层的双异质结HEMT及其制作方法，其中，该双异质结HEMT，包括：衬底；成核层，位于衬底之上；高阻缓冲层，位于成核层之上；高迁移率沟道层，位于高阻缓冲层之上；势垒层，位于高迁移率沟道层之上；盖帽层，位于势垒层之上；其中，高阻缓冲层包含：故意掺杂层和位于故意掺杂层之上的非故意掺杂组分渐变层，且该非故意掺杂组分渐变层沿着器件外延生长的方向组分渐变减少。该器件一方面提高了沟道电子迁移率和对二维电子气的限制能力、降低器件的缓冲层漏电、以及提高击穿电压和栅调控能力；另一方面，通过利用高阻缓冲层铝镓氮的铝组分渐变，降低晶格应变，减少压电极化，整体提高HEMT器件工作的稳定性和可靠性。

Description

含有组分渐变高阻缓冲层的双异质结HEMT及其制作方法

技术领域

本公开属于半导体技术领域，涉及一种含有组分渐变高阻缓冲层的双异质结HEMT及制作方法。

背景技术

氮化镓作为第三代宽禁带半导体的典型代表，具有优良的物理和化学特性，非常适于研制高频、高压、高功率的器件和电路，采用氮化镓研制的高电子迁移率晶体管，电流密度大，功率密度高，噪声低，频率特性好，在军用和民用的微波功率领域有广泛的应用前景。

氮化镓基高电子迁移率晶体管(HEMT，High Electron Mobility Transistor)的原理为：由于组成异质结的两种材料的禁带不同，在异质结界面处形成了势垒和势阱，由于极化效应或调制掺杂产生的自由电子，积累在非掺杂的氮化镓层靠近界面的三角形势阱中，形成二维电子气，由于使势阱中的这些电子与势垒中的电离杂质空间分离，大大降低了库仑散射，从而显著提高了材料的迁移率。研制成器件后，通过栅电极可以控制异质结界面处的二维电子气浓度，在一定的直流偏压下，可以对高频微波信号进行放大。

当上述器件的工作频率上升到毫米波波段时，器件的栅长必须缩短到微纳尺度，同时势垒层厚度也需要同比例地缩短，否则短沟道效应将会凸显出来。短沟道效应表现在：阈值电压漂移增大，沟道夹断特性变差，亚阈电流增加，输出电导变大。这些现象会严重降低器件的性能。短沟道效应可以通过减薄势垒层厚度和提高沟道电子的限制能力得到遏制。但是，对于常规的氮化镓基场效应晶体管结构，氮化镓沟道里的电子仅仅受到势垒层一侧的限制，缓冲层那边的势垒是由二维电子气自身提供的。当沟道电子在大电压下逐渐耗尽时，缓冲层那侧的势垒逐渐消失，热电子很容易渗透进入缓冲层，造成器件的缓冲层漏电，器件的夹断特性变差。而且铝镓氮的势垒层的厚度也不能太薄，否则沟道里的二维电子气密度会减少，器件的输出功率下降。当然提高势垒层的铝组分，异质结带阶和极化电场增大，可显著提高二维电子气面密度。但是，Al组分较高时，大的晶格失配会导致AlGaN势垒层的晶体质量、表面和界面质量变差，应变诱生的深能级缺陷增多，使散射增强，迁移率降低，而且由晶格失配形成的应力通过逆压电效应会严重影响器件的可靠性。

发明内容

(一)要解决的技术问题

本公开提供了一种含有组分渐变高阻缓冲层的双异质结HEMT及制作方法，通过引入组分渐变的高阻缓冲层，在提高二维电子气的限制能力、降低器件的缓冲层漏电、以及提高击穿电压和栅调控能力的同时，还通过减小晶格失配，降低压电极化来抑制二维空穴气的形成，一方面提高了对二维电子气的限域能力，另一方面防止HEMT器件性能的退化，确保器件性能的可靠性。

(二)技术方案

根据本公开的一个方面，提供了一种含有组分渐变高阻缓冲层的双异质结HEMT，包括：衬底；成核层，位于衬底之上；高阻缓冲层，位于成核层之上；高迁移率沟道层，位于高阻缓冲层之上；势垒层，位于高迁移率沟道层之上；盖帽层，位于势垒层之上；其中，高阻缓冲层包含：故意掺杂层和位于故意掺杂层之上的非故意掺杂组分渐变层，且该非故意掺杂组分渐变层沿着器件外延生长的方向组分渐变减少。

在本公开的一些实施例中，故意掺杂层的材料为Fe或C掺杂Al_xGa_l-xN，其中Al组分的取值为：0≤x≤0.20，Fe或C的掺杂浓度为10¹⁸cm^-3-10²⁰cm^-3；和/或，故意掺杂层的厚度为100nm-300nm。

在本公开的一些实施例中，非故意掺杂组分渐变层的材料为Al_xGa_1-xN，其中Al组分的取值为：0≤x≤0.20；和/或，非故意掺杂组分渐变层的厚度为0.5μm-2μm。

在本公开的一些实施例中，非故意掺杂组分渐变层中距离该非故意掺杂组分渐变层上表面厚度在20nm～40nm范围内的Al_xGa_l-xN中，Al组分沿着外延生长的方向，梯度渐变减少至0。

在本公开的一些实施例中，高迁移率沟道层的材料为非故意掺杂氮化镓；和/或，高迁移率沟道层的厚度为50nm-200nm；和/或，势垒层的材料为非故意掺杂Al_xGa_1-xN，Al组分的取值介于10％-35％之间；和/或，势垒层的厚度为10nm-30nm。

在本公开的一些实施例中，盖帽层的材料为非故意掺杂氮化镓；和/或，盖帽层的厚度为1-10nm；和/或，衬底的材料为碳化硅、蓝宝石、氮化镓或硅；和/或，成核层的厚度为0.01μm-0.50μm。

在本公开的一些实施例中，高迁移率沟道层与势垒层之间还包含一插入层，该插入层用于应变调控；盖帽层之上还制作有源极、漏极和栅极。

在本公开的一些实施例中，插入层为AlN插入层；和/或，插入层的厚度介于1nm-5nm之间。

根据本公开的另一个方面，提供了一种含有组分渐变高阻缓冲层的双异质结HEMT的制作方法，包括：在衬底上生长成核层；在成核层上生长高阻缓冲层；在高阻缓冲层上生长高迁移率沟道层；在高迁移率沟道层上生长势垒层；在势垒层上生长盖帽层；其中，高阻缓冲层包含：故意掺杂层和位于故意掺杂层之上的非故意掺杂组分渐变层，且该非故意掺杂组分渐变层沿着器件外延生长的方向组分渐变减少。

在本公开的一些实施例中，含有组分渐变高阻缓冲层的双异质结HEMT的制作方法，还包括：在高迁移率沟道层与势垒层之间制作插入层；在衬底上制作成核层、高阻缓冲层、高迁移率沟道层、插入层、势垒层、以及盖帽层的方法包括如下方法中的一种或几种：金属有机物化学气相沉积法、分子束外延和气相外延；非故意掺杂组分渐变层中距离该非故意掺杂组分渐变层上表面厚度在20nm～40nm范围内的Al_xGa_l-xN中，Al组分沿着外延生长的方向，梯度渐变减少至0。

(三)有益效果

从上述技术方案可以看出，本公开提供的含有组分渐变高阻缓冲层的双异质结HEMT及制作方法，具有以下有益效果：

在高迁移率沟道层之下引入含有组分渐变结构的高阻缓冲层，该组分渐变结构中沿着器件外延生长的方向组分渐变减少，一方面，提高了沟道电子迁移率和对二维电子气的限制能力、降低器件的缓冲层漏电、以及提高击穿电压和栅调控能力；另一方面，通过利用高阻缓冲层铝镓氮的铝组分渐变，降低晶格应变，减少压电极化，有效抑制二维空穴气的形成，防止HEMT器件性能退化，从而整体提高HEMT器件工作的稳定性和可靠性。

附图说明

图1为根据本公开一实施例所示的含有组分渐变高阻缓冲层的双异质结HEMT的结构示意图。

图2为根据本公开一实施例所示的含有组分渐变高阻缓冲层的双异质结HEMT的制作方法流程图。

【符号说明】

10-衬底； 20-成核层；

30-故意掺杂层； 40-非故意掺杂组分渐变层；

50-高迁移率沟道层； 60-插入层；

70-势垒层； 80-盖帽层。

具体实施方式

传统的铝镓氮作高阻层的双异质结氮化镓基HEMT，通过引入低铝组分的铝镓氮高阻缓冲层，形成限制沟道电子的背势垒，提高二维电子气的限制能力，降低器件的缓冲层漏电，提高击穿电压和栅调控能力，抑制器件的短沟道效应。但是该结构下异质结对空穴同样形成了深势阱，在Al组分较低、GaN层较薄时就极易形成二维空穴气。

本公开提出了一种含有组分渐变高阻缓冲层的双异质结HEMT及制作方法，在高迁移率沟道层之下引入含有组分渐变结构的高阻缓冲层，对于氮化镓基HEMT来说，引入Fe(或C)掺杂的铝镓氮故意掺杂层和非故意掺杂铝镓氮组分渐变层作为高阻缓冲层，非故意掺杂的铝镓氮中的Al组分渐变，且沿着器件外延生长的方向组分渐变减少，一方面，提高了沟道电子迁移率和对二维电子气的限制能力、降低器件的缓冲层漏电、以及提高击穿电压和栅调控能力；另一方面，通过利用高阻缓冲层铝镓氮的铝组分渐变，降低晶格应变，减少压电极化，有效抑制二维空穴气的形成，防止HEMT器件性能退化，从而整体提高HEMT器件工作的稳定性和可靠性。

本公开的含有组分渐变高阻缓冲层的双异质结HEMT，包括：衬底；成核层，位于衬底之上；高阻缓冲层，位于成核层之上；高迁移率沟道层，位于高阻缓冲层之上；势垒层，位于高迁移率沟道层之上；盖帽层，位于势垒层之上；其中，高阻缓冲层包含：故意掺杂层和位于故意掺杂层之上的非故意掺杂组分渐变层，且该非故意掺杂组分渐变层沿着器件外延生长的方向组分渐变减少。

在本公开的一些实施例中，故意掺杂层的材料为Fe或C掺杂Al_xGa_1-xN，其中Al组分的取值为：0≤x≤0.20，Fe或C的掺杂浓度为10¹⁸cm^-3-10²⁰cm^-3；和/或，故意掺杂层的厚度为100nm-300nm。

在本公开的一些实施例中，非故意掺杂组分渐变层的材料为Al_xGa_1-xN，其中Al组分的取值为：0≤x≤0.20；和/或，非故意掺杂组分渐变层的厚度为0.5μm-2μm。

在本公开的一些实施例中，非故意掺杂组分渐变层中距离该非故意掺杂组分渐变层上表面厚度在20nm～40nm范围内的Al_xGa_1-xN中，A1组分沿着外延生长的方向，梯度渐变减少至0。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。本公开中，术语“介于之间”包含端点值，“为(数值参数)”表示该参数的取值为在该数值参数的表示范围之内任意取值。关于“浓度”、“组分”、“温度”、“材料”等由实施例公开的内容可以根据实际需要进行组合或者适应性调整。本公开中的组分渐变的只表示组分变化的整体趋势为增加或者减少，变化的梯度不作限制，可以是线性变化，可以是以其他非线性规律进行变化，并且变化过程中也可以有局部的不变化的阶段。

在本公开的第一个示例性实施例中，提供了一种具有n-p-n结构背势垒的高电子迁移率晶体管。

图1为根据本公开一实施例所示的含有组分渐变高阻缓冲层的双异质结HEMT的结构示意图。

参照图1所示，本实施例的含有组分渐变高阻缓冲层的双异质结HEMT，包括：

衬底10；成核层20，位于衬底10之上；高阻缓冲层，位于成核层20之上；高迁移率沟道层50，位于高阻缓冲层之上；插入层60，位于高迁移率沟道层50之上；势垒层70，位于高迁移率沟道层50之上；盖帽层80，位于势垒层70之上；其中，高阻缓冲层包含：故意掺杂层30和位于故意掺杂层30之上的非故意掺杂组分渐变层40，且该非故意掺杂组分渐变层40沿着器件外延生长的方向组分渐变减少。

本实施例中，该衬底10的材料为碳化硅、蓝宝石或硅。

本实施例中，该成核层20的生长厚度介于0.01μm-0.50μm之间。

本实施例中，该故意掺杂层30制作在成核层20上面，故意掺杂层的材料为Fe或C掺杂Al_xGa_1-xN，其中0≤x≤0.20，Fe(或C)的掺杂浓度为(10¹⁸-10²⁰)cm^-3，厚度为100nm-300nm。

本实施例中，该非故意掺杂组分渐变层40制作在故意掺杂层30上面，非故意掺杂组分渐变层40的材料为Al_xGa_l-xN，其中0≤x≤0.20，厚度为0.5μm-2μm。该层外延生长时，随着生长厚度的增加，最后20nm～40nm厚度的Al_xGa_l-xN材料Al组分梯度逐步降低至0。

本实施例中，高迁移率沟道层50为一非故意掺杂高迁移率沟道层50，该非故意掺杂高迁移率沟道层50制作在非故意掺杂组分渐变层40上面，非故意掺杂高迁移率沟道层50的材料为氮化镓，厚度为50nm-200nm。

本实施例中，插入层60为一非故意掺杂氮化铝插入层60，用于应变调控，该非故意掺杂氮化铝插入层60制作在高迁移率沟道层50上面，氮化铝插入层的厚度为1nm-5nm。在其它实施例中，该插入层也可以不是必须。

本实施例中，势垒层70为一非故意掺杂Al_xGa_1-xN势垒层70，该非故意掺杂Al_xGa_1-xN势垒层70制作在非故意掺杂氮化铝插入层60上面，非故意掺杂Al_xGa_1-xN势垒层的铝组分为10％-35％之间，厚度为10nm-30nm。

本实施例中，盖帽层80为一非故意掺杂氮化镓盖帽层80，该非故意掺杂氮化镓盖帽层80制作在非故意掺杂铝镓氮势垒层70上面，非故意掺杂氮化镓盖帽层的厚度为1nm-10nm。

在其它实施例中，在盖帽层之上还制作有源极、漏极和栅极，形成完整的器件。

在本公开的第二个示例性实施例中，提供了一种含有组分渐变高阻缓冲层的双异质结HEMT的制作方法。

本实施例中，含有组分渐变高阻缓冲层的双异质结HEMT包含插入层。

图2为根据本公开一实施例所示的含有组分渐变高阻缓冲层的双异质结HEMT的制作方法流程图。

请结合图1和图2所示，本公开的含有组分渐变高阻缓冲层的双异质结HEMT的制作方法，包括：

步骤S21：在衬底上生长成核层；

本实施例中，选择一衬底10，该衬底10的材料为碳化硅、蓝宝石或硅。

本实施例中，该成核层20的生长厚度介于0.01μm-0.50μm之间。

步骤S22：在成核层上生长故意掺杂层；

本实施例中，该故意掺杂层30为Fe或C掺杂Al_xGa_1-xN，其中0≤x≤0.20，Fe或C的掺杂浓度为(10¹⁸-10²⁰)cm^-3，厚度为100nm-300nm，生长温度为950℃-1150℃。

步骤S23：在故意掺杂层上生长非故意掺杂组分渐变层，得到高阻缓冲层；

本实施例中，该非故意掺杂组分渐变层40为Al_xGa_1-xN，其中0≤x≤0.20，厚度为0.5μm-2μm，生长温度为950℃-1150℃。随着生长厚度的增加，最后20nm～40nm厚度的Al_xGa_1-xN材料Al组分梯度逐步降低至0。

步骤S24：在高阻缓冲层上生长高迁移率沟道层；

本实施例中，该高迁移率沟道层50的材料为非故意掺杂GaN，厚度为50nm-200nm。生长温度为900℃-1100℃。

步骤S25：在高迁移率沟道层上生长插入层；

本实施例中，插入层60为非故意掺杂氮化铝插入层60，该氮化铝插入层的生长厚度为1nm-5nm，该层生长温度为850℃-1150℃。

步骤S26：在插入层上生长势垒层；

本实施例中，势垒层70为非故意掺杂Al_xGa_l-xN势垒层70，该非故意掺杂铝镓氮势垒层材料中铝组分介于10％-35％之间，厚度为10nm-30nm。生长温度为950℃-1150℃。

步骤S27：在势垒层上生长盖帽层；

本实施例中，盖帽层80为一非故意掺杂氮化镓盖帽层80，该非故意掺杂氮化镓盖帽层的生长厚度为1nm-5nm，生长温度为850℃-1150℃。

以上在衬底10上制作的成核层20、故意掺杂层30、非故意掺杂组分渐变层40、高迁移率沟道层50、插入层60(可选的)、势垒层70和盖帽层80的方法包括但不局限于：金属有机物化学气相沉积法、分子束外延和气相外延，优先采用金属有机物化学气相沉积法。

综上所述，本公开提供了一种含有组分渐变高阻缓冲层的双异质结HEMT及制作方法，在高迁移率沟道层之下引入含有组分渐变结构的高阻缓冲层，该组分渐变结构中沿着器件外延生长的方向组分渐变减少，一方面，提高了沟道电子迁移率和对二维电子气的限制能力、降低器件的缓冲层漏电、以及提高击穿电压和栅调控能力；另一方面，通过利用高阻缓冲层铝镓氮的铝组分渐变，降低晶格应变，减少压电极化，有效抑制二维空穴气的形成，防止HEMT器件性能退化，从而整体提高HEMT器件工作的稳定性和可靠性。

需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本公开的保护范围。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。

此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种含有组分渐变高阻缓冲层的双异质结HEMT，其特征在于，包括：

衬底；

成核层，位于衬底之上；

高阻缓冲层，位于成核层之上；

高迁移率沟道层，位于高阻缓冲层之上；

势垒层，位于高迁移率沟道层之上；

盖帽层，位于势垒层之上；

其中，所述高阻缓冲层包含：故意掺杂层和位于故意掺杂层之上的非故意掺杂组分渐变层，且该非故意掺杂组分渐变层沿着器件外延生长的方向组分渐变减少。

2.根据权利要求1所述的双异质结HEMT，其中，

所述故意掺杂层的材料为Fe或C掺杂Al_xGa_1-xN，其中Al组分的取值为：0≤x≤0.20，Fe或C的掺杂浓度为10¹⁸cm^-3-10²⁰cm^-3；和/或，

所述故意掺杂层的厚度为100nm-300nm。

3.根据权利要求1所述的双异质结HEMT，其中，

所述非故意掺杂组分渐变层的材料为Al_xGa_1-xN，其中Al组分的取值为：0≤x≤0.20；和/或，

所述非故意掺杂组分渐变层的厚度为0.5μm-2μm。

4.根据权利要求3所述的双异质结HEMT，其中，所述非故意掺杂组分渐变层中距离该非故意掺杂组分渐变层上表面厚度在20nm～40nm范围内的Al_xGa_1-xN中，Al组分沿着外延生长的方向，梯度渐变减少至0。

5.根据权利要求1所述的双异质结HEMT，其中，

所述高迁移率沟道层的材料为非故意掺杂氮化镓；和/或，

所述高迁移率沟道层的厚度为50nm-200nm；和/或，

所述势垒层的材料为非故意掺杂Al_xGa_1-xN，Al组分的取值介于10％-35％之间；和/或，

所述势垒层的厚度为10nm-30nm。

6.根据权利要求1所述的双异质结HEMT，其中，

所述盖帽层的材料为非故意掺杂氮化镓；和/或，

所述盖帽层的厚度为1-10nm；和/或，

所述衬底的材料为碳化硅、蓝宝石、氮化镓或硅；和/或，

所述成核层的厚度为0.01μm-0.50μm。

7.根据权利要求1至6中任一项所述的双异质结HEMT，其中，

所述高迁移率沟道层与势垒层之间还包含一插入层，该插入层用于应变调控；

所述盖帽层之上还制作有源极、漏极和栅极。

8.根据权利要求7所述的双异质结HEMT，其中，

所述插入层为AlN插入层；和/或，

所述插入层的厚度介于1nm-5nm之间。

9.一种含有组分渐变高阻缓冲层的双异质结HEMT的制作方法，其特征在于，包括：

在衬底上生长成核层；

在成核层上生长高阻缓冲层；

在高阻缓冲层上生长高迁移率沟道层；

在高迁移率沟道层上生长势垒层；

在势垒层上生长盖帽层；

其中，所述高阻缓冲层包含：故意掺杂层和位于故意掺杂层之上的非故意掺杂组分渐变层，且该非故意掺杂组分渐变层沿着器件外延生长的方向组分渐变减少。

10.根据权利要求9所述的制作方法，还包括：

在高迁移率沟道层与势垒层之间制作插入层；

所述在衬底上制作成核层、高阻缓冲层、高迁移率沟道层、插入层、势垒层、以及盖帽层的方法包括如下方法中的一种或几种：金属有机物化学气相沉积法、分子束外延和气相外延；

所述非故意掺杂组分渐变层中距离该非故意掺杂组分渐变层上表面厚度在20nm～40nm范围内的Al_xGa_1-xN中，Al组分沿着外延生长的方向，梯度渐变减少至0。