[go: up one dir, main page]

CN109616407A - 高功率电磁脉冲防护的SiC-TVS器件的制备方法 - Google Patents

高功率电磁脉冲防护的SiC-TVS器件的制备方法 Download PDF

Info

Publication number
CN109616407A
CN109616407A CN201811515536.1A CN201811515536A CN109616407A CN 109616407 A CN109616407 A CN 109616407A CN 201811515536 A CN201811515536 A CN 201811515536A CN 109616407 A CN109616407 A CN 109616407A
Authority
CN
China
Prior art keywords
sic
preparation
tvs
tvs device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811515536.1A
Other languages
English (en)
Inventor
张耀辉
李跃波
杨杰
黄刘宏
何为
熊久良
潘征
闫民华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Academy of Defense Engineering of PLA Academy of Military Science
Original Assignee
National Academy of Defense Engineering of PLA Academy of Military Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Academy of Defense Engineering of PLA Academy of Military Science filed Critical National Academy of Defense Engineering of PLA Academy of Military Science
Priority to CN201811515536.1A priority Critical patent/CN109616407A/zh
Publication of CN109616407A publication Critical patent/CN109616407A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes

Landscapes

  • Bipolar Transistors (AREA)

Abstract

高功率电磁脉冲防护的SiC‑TVS器件的制备方法，本发明使用宽禁带半导体SiC材料，采用NPN结构设计而成，所述的SiC‑TVS器件采用双端NPN结构制备，通过直流特性仿真和快前沿脉冲响应仿真的方法确定中间层P区的掺杂浓度和厚度参数，为缓解N+阳极区边缘的电场集中效应，采用结终端扩展JTE技术达到延伸主结耗尽区的目的，经过SiC器件工艺步骤制备后，经测试，该器件在响应速度、通流能力、高温工作特性上显著优于规格相近的Si‑TVS器件，在高温工作环境及高功率电磁脉冲防护领域具有广泛的应用前景。

Description

高功率电磁脉冲防护的SiC-TVS器件的制备方法
技术领域
本发明涉及高功率电磁脉冲器件防护领域，具体涉及一种高功率电磁脉冲防护的SiC-TVS器件的制备方法。
背景技术
已知的，随着脉冲功率技术的发展，高功率电磁脉冲对电子信息设备的安全构成了严重威胁。浪涌冲击是高功率电磁脉冲损伤电子信息设备的重要模式之一，电磁脉冲可在电子设备的电源线与通信线上耦合产生浪涌能量，经传导进入电子设备内部可造成元器件和电路破坏，使重要电子信息设备面临干扰、甚至损伤的危险。针对电子信息设备的传导骚扰防护引起了越来越多的重视。
浪涌防护器件是抑制设备传导骚扰的重要方法，TVS器件作为目前响应最快的暂态防护器件，具有响应速度快、钳位电压精确等优点。目前的TVS器件多为Si基材料，在防雷领域有较为广泛的应用。与雷电相比，高功率电磁脉冲在线缆上耦合的骚扰波形，高频成分更多，时域上具有更快的上升沿，其中核电磁脉冲为几纳秒，超宽带为亚纳秒量级。Si-TVS器件受限于自身材料特性，在快前沿脉冲防护中会出现电压过冲现象，严重影响了对后端设备的防护效果。
另外，对于较高电压等级和大通流能力的器件，Si-TVS器件多采用多个低电压小通流等级器件串联的方式进行设计，这样就会造成器件自身的结电容和结电感增大，对器件响应速度造成较大影响。对于一些特殊的高温应用环境，例如汽车、飞机的发动机舱内，Si-TVS在高温下较高的漏电流也限制了其正常应用等。
发明内容
为克服背景技术中存在的不足，本发明提供了一种高功率电磁脉冲防护的SiC-TVS器件的制备方法，本发明使用SiC材料制备SiC-TVS器件，有效的解决了Si-TVS器件在高功率电磁脉冲防护中响应速度较慢，通流能力较差，且高温下漏电流较大的问题，为高功率电磁传导骚扰防护提供新的器件选择方案。
为实现如上所述的发明目的，本发明采用如下所述的技术方案：
一种高功率电磁脉冲防护的SiC-TVS器件的制备方法，所述制备方法首先采用宽禁带半导体SiC材料制作SiC-TVS器件，SiC-TVS器件采用双端NPN结构制备，通过直流特性仿真和快前沿脉冲响应仿真的方法确定中间层P区的掺杂浓度和厚度参数，为缓解N+阳极区边缘的电场集中效应，采用结终端扩展JTE技术以延伸主结耗尽区，经过SiC-TVS器件工艺步骤制备后，采用SMB形式进行封装和对比测试。
所述的高功率电磁脉冲防护的SiC-TVS器件的制备方法，所述SiC-TVS器件为双端NPN结构，设计阴极区N+为SiC材料导电衬底，厚度为350 µm，阳极区N+为表面外延层，厚度为0.5 µm，阴极区N+和阳极区N+的掺杂浓度值为1×1019 cm-3，以此保证TVS穿通时的耗尽主要发生在低掺杂的P区。
所述的高功率电磁脉冲防护的SiC-TVS器件的制备方法，通过结终端扩展JTE技术来有效缓解N+阳极区边缘的电场集中效应，通过离子注入的方式，在高掺杂的N+主结一侧引入一个与其相连接的掺杂类型相同但掺杂浓度较低的N-区，来达到延伸主结耗尽区的目的，以此提高器件的击穿电压，改善由于外延片质量造成的器件表面漏电的影响。
所述的高功率电磁脉冲防护的SiC-TVS器件的制备方法，所述SiC-TVS器件制备的工艺步骤依次包括外延材料准备、SiC晶片RCA清洗、浅槽mesa台面刻蚀、JTE终端结构形成、截止环结构形成、离子注入激活退火、牺牲氧化及热氧化钝化、阴极及阳极欧姆接触制备、二级钝化、电极加厚和聚酰亚胺钝化。
采用如上所述的技术方案，本发明具有如下所述的优越性：
本发明充分发挥了SiC材料禁带宽度宽、电子饱和漂移速率高、临界击穿场强高、热导率高的优势，在亚ns脉冲注入下，SiC-TVS器件的响应速度和残余电压水平要显著好于Si-TVS器件，在典型雷电10/1000 μs浪涌脉冲注入下，SiC-TVS器件表现出了比Si-TVS更强的通流能力，当器件接近烧毁时，浅槽隔离JTE型SiC-TVS的通流倍数达到了Si-TVS的数倍，同时，SiC-TVS器件具有较好的高温工作能力，在150℃高温下， SiC-TVS比Si-TVS漏电低多个数量级，SiC-TVS器件具有较低的结电容，约为相同封装面积Si-TVS器件的四分之一，决定了SiC-TVS可较好地应用于工作频率较高的浪涌保护电路设计中。
附图说明
图1为本发明的结构示意图；
图2为快脉冲注入下不同参数的SiC-TVS器件动态仿真；
图3为具有终端结构的器件结构及耗尽示意；
图4为浅槽隔离JTE型SiC-TVS的工艺步骤；
图5为制备完毕的浅槽隔离JTE型SiC-TVS器件正向模式I-V测试结果；
图6为浅槽隔离JTE型SiC-TVS超宽度脉冲注入测试；
图7为浅槽隔离JTE型SiC-TVS与Si-TVS在10/1000μs雷电脉冲注入的对比测试；
图8为浅槽隔离JTE型SiC-TVS与Si-TVS在高温环境下I-V特性对比测试。
具体实施方式
通过下面的实施例可以更详细的解释本发明，本发明并不局限于下面的实施例；
结合附图1～8所述的一种高功率电磁脉冲防护的SiC-TVS器件的制备方法，所述制备方法首先采用宽禁带半导体SiC材料制作SiC-TVS器件，SiC-TVS器件采用双端NPN结构制备，通过直流特性仿真和快前沿脉冲响应仿真的方法确定中间层P区的掺杂浓度和厚度参数，为缓解N+阳极区边缘的电场集中效应，采用结终端扩展JTE技术以延伸主结耗尽区，经过SiC-TVS器件工艺步骤制备后，采用SMB形式进行封装和对比测试；所述SiC-TVS器件为双端NPN结构，设计阴极区N+为SiC材料导电衬底，厚度为350 µm，阳极区N+为表面外延层，厚度为0.5 µm，阴极区N+和阳极区N+的掺杂浓度值为1×1019 cm-3，以此保证TVS穿通时的耗尽主要发生在低掺杂的P区；进一步，通过结终端扩展JTE技术来有效缓解N+阳极区边缘的电场集中效应，通过离子注入的方式，在高掺杂的N+主结一侧引入一个与其相连接的掺杂类型相同但掺杂浓度较低的N-区，来达到延伸主结耗尽区的目的，以此提高器件的击穿电压，改善由于外延片质量造成的器件表面漏电的影响。
进一步，所述SiC-TVS器件制备的工艺步骤依次包括外延材料准备、SiC晶片RCA清洗、浅槽mesa台面刻蚀、JTE终端结构形成、截止环结构形成、离子注入激活退火、牺牲氧化及热氧化钝化、阴极及阳极欧姆接触制备、二级钝化、电极加厚和聚酰亚胺钝化，需要说明的是SiC-TVS器件制备的工艺步骤和SMB形式进行封装和对比测试均为现有技术，同时由于其不是本发明保护的重点，故对其具体内容不做详细累述。
进一步，如图1所示：所述的双向SiC-TVS采用NPN结构制备，其工作原理不是简单PN结的雪崩击穿，而是随着反偏压的增大，中间层P区不断耗尽，当P区全耗尽时器件达到穿通状态，此时可以使得大电流通过。穿通状态相比于雪崩状态较为稳定。器件的穿通电压大小取决于P区的掺杂和厚度。因此，拟根据直流目标电压和动态纳秒和亚纳秒脉冲响应要求得到中间层P区的结构参数。
设计阴极区N+为SiC材料导电衬底，厚度较厚（典型值350 µm）；阳极区N+为表面外延层，厚度较薄（典型值0.5 µm）。两个N+区均为高掺杂（典型浓度值为1×1019 cm-3），以此保证TVS穿通时的耗尽主要发生在低掺杂的P区。
考虑P区结构参数的设计。由于不同的掺杂浓度和厚度组合均可实现相同的目标穿通电压，而不同的掺杂浓度和厚度组合又影响器件的RC参数，进而影响器件的TVS动态响应特性。因此，除了直流电压的考虑外，还需要紧密联系TVS动态响应特性，来最终确定P区的结构参数。
如图2所示为快脉冲注入下不同参数的SiC-TVS器件动态仿真结果，具体方法为采用TCAD软件，对几组典型的P区参数进行动态仿真研究。测试电路为浪涌脉冲注入到防护器件端，防护器件后端通过串联电阻接地，串联电阻值为50 Ω。
由测试结果可知，对于给定的快脉冲激励信号，器件的响应特性可以明显看出器件寄生电容的影响。器件面积是影响寄生电容的关键因素；当外延层参数向着大厚度、轻掺杂方向改变时，相同面积器件的响应信号幅值增加；在厚度很大、掺杂很低时，器件对激励信号不能做出钳位限幅响应。综合比较以上的仿真结果，编号1的P区参数（即厚度3.2 μm，掺杂浓度5×1016 cm-3）响应信号从钳位限幅效果上看是最优的。实际器件的研制中也采用编号3的P区参数用于结构设计的实验对比。
如图3所示，采用结终端扩展JTE技术来有效缓解N+阳极区边缘的电场集中效应。JTE技术一般是通过离子注入的方式，在高掺杂的N+主结一侧引入一个与其相连接的掺杂类型相同但掺杂浓度较低的N-区，来达到延伸主结耗尽区的目的。一个掺杂合适的JTE N-区将随着器件反偏压的增大而被逐渐耗尽，N-区的电离施主杂质成为有效的附加电荷，使得主结边缘由于曲率效应形成的密集等势线向外侧表面延展，缓解了该处的电场集中效应，器件的击穿电压因此得到提高。
如图4所述为SiC-TVS器件制备的工艺步骤，器件制备工艺包括标准RCA清洗、浅槽mesa台面刻蚀、JTE终端结构形成、截止环结构形成、离子注入激活退火、牺牲氧化及热氧化钝化、阴极及阳极欧姆接触制备、二级钝化、电极加厚、聚酰亚胺钝化等步骤。
如图5所述为制备完毕的浅槽隔离JTE型SiC-TVS器件实物样品和器件正向工作模式的基本I-V电学特性，取样为一个测试单元。可以看出，在8 mA的电流仪最大限流条件下，器件在截止态下具有很低的漏电流，I-V特性呈现锐利的雪崩穿通趋势，且单元内器件的一致性较好，这反映了通过器件结构设计和工艺优化制备，实现了良好的SiC TVS二极管基础电学特性，该器件的穿通电压集中在140～190 V之间。
如图6所述为该器件在超宽带脉冲注入下的测试结果，该超宽带脉冲源可注入上升沿为180 ps左右，脉冲半高宽为220 ps的脉冲信号，脉冲电压幅值为小于3 kV可调。对SiC-TVS器件进行SMB形式封装，随机选取三组器件标为#1-1、#1-9、#1-14，记录器件的输入电压和残余电压，如表1所示。
表1 浅槽隔离JTE型SiC-TVS器件超宽带脉冲防护效果
如表1所示，该器件可对上升沿为180 ps的防护器件发挥防护作用，表明了该器件的响应速度优势。其原因是SiC的材料优势造成的，与Si相比，SiC材料的临界击穿场强较高，其漂移层厚度和有源区面积明显小于相应的Si器件，同时SiC的电子饱和漂移速率较高，反映在器件上即具有较快的响应速度。
如图7所述为该器件在10/1000μs雷电浪涌脉冲注入下的测试结果，选择相近PN结结面积和电压等级的Si-TVS器件（SMA6J130CA）进行对比。其中SiC-TVS器件的结面积为1.1×1.1mm2，Si-TVS器件（SMA6J130CA）的结面积为1.3×1.3mm2。
逐渐增大输入电压，记录器件的残余电压和通过电流。对于Si-TVS器件，器件手册中对于Ipp的数值已进行过测试，由于器件手册测试数值均留有一定裕量，为方便对比，对Si-TVS器件采取标准的Ipp倍数测试其能通过的最大耐受电流。SMA6J130CA器件在10/1000μs波形下IPP 为2.9A。浅槽隔离JTE型SiC-TVS器件雷电浪涌测试结果如表2所示， Si-TVS器件（SMA6J130CA）测试结果如表3所示。
表2 浅槽隔离JTE型SiC-TVS器件10/1000μs雷电浪涌防护特性测试
表3 SMA6J130CA器件10/1000μs最大浪涌耐受能力测试
由对比测试数据可以看出，在10/1000 μs浪涌脉冲注入下，SiC-TVS器件具有较好的电压钳位和防护效果。更重要的是，在全局输入电压范围内，SiC-TVS器件表现出了比Si-TVS更强的通流能力：当器件接近烧毁时，浅槽隔离JTE型SiC-TVS的通流倍数达到了Si-TVS的4倍。这个测试结果反映出了SiC-TVS具有刚性的高电流密度特性这一优点。
如图8所述为SiC-TVS与Si-TVS在高温直流测试系统的对比I-V测试结果。为了匹配测试系统要求，在SMB封装SiC-TVS外电极管脚处额外焊接引出长管脚。从对比测试结果可以看出，在150℃高温下，SiC-TVS的典型高温漏电约为百皮安级（～10-10A），而Si-TVS产品的典型高温漏电为微安级（～10-6A），SiC-TVS比Si-TVS漏电低4个数量级。高温下的低漏电原因在于，宽禁带SiC材料具有极低的本征载流子浓度（比Si材料低19个数量级），这大大降低了SiC器件的本征激发温度阈值，使得器件在高温下仍能够保持低漏电的阻断特性，这将大大提高SiC-TVS的高温稳定工作能力。
本发明未详述部分为现有技术。
为了公开本发明的发明目的而在本文中选用的实施例，当前认为是适宜的，但是，应了解的是，本发明旨在包括一切属于本构思和发明范围内的实施例的所有变化和改进。

Claims (4)

1.一种高功率电磁脉冲防护的SiC-TVS器件的制备方法，其特征是：所述制备方法首先采用宽禁带半导体SiC材料制作SiC-TVS器件，SiC-TVS器件采用双端NPN结构制备，通过直流特性仿真和快前沿脉冲响应仿真的方法确定中间层P区的掺杂浓度和厚度参数，为缓解N+阳极区边缘的电场集中效应，采用结终端扩展JTE技术以延伸主结耗尽区，经过SiC-TVS器件工艺步骤制备后，采用SMB形式进行封装和对比测试。
2.根据权利要求1所述的高功率电磁脉冲防护的SiC-TVS器件的制备方法，其特征是：所述SiC-TVS器件为双端NPN结构，设计阴极区N+为SiC材料导电衬底，厚度为350 µm，阳极区N+为表面外延层，厚度为0.5 µm，阴极区N+和阳极区N+的掺杂浓度值为1×1019 cm-3，以此保证TVS穿通时的耗尽主要发生在低掺杂的P区。
3.根据权利要求1所述的高功率电磁脉冲防护的SiC-TVS器件的制备方法，其特征是：通过结终端扩展JTE技术来有效缓解N+阳极区边缘的电场集中效应，通过离子注入的方式，在高掺杂的N+主结一侧引入一个与其相连接的掺杂类型相同但掺杂浓度较低的N-区，来达到延伸主结耗尽区的目的，以此提高器件的击穿电压，改善由于外延片质量造成的器件表面漏电的影响。
4.根据权利要求1所述的高功率电磁脉冲防护的SiC-TVS器件的制备方法，其特征是：所述SiC-TVS器件制备的工艺步骤依次包括外延材料准备、SiC晶片RCA清洗、浅槽mesa台面刻蚀、JTE终端结构形成、截止环结构形成、离子注入激活退火、牺牲氧化及热氧化钝化、阴极及阳极欧姆接触制备、二级钝化、电极加厚和聚酰亚胺钝化。
CN201811515536.1A 2018-12-12 2018-12-12 高功率电磁脉冲防护的SiC-TVS器件的制备方法 Pending CN109616407A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811515536.1A CN109616407A (zh) 2018-12-12 2018-12-12 高功率电磁脉冲防护的SiC-TVS器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811515536.1A CN109616407A (zh) 2018-12-12 2018-12-12 高功率电磁脉冲防护的SiC-TVS器件的制备方法

Publications (1)

Publication Number Publication Date
CN109616407A true CN109616407A (zh) 2019-04-12

Family

ID=66007992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811515536.1A Pending CN109616407A (zh) 2018-12-12 2018-12-12 高功率电磁脉冲防护的SiC-TVS器件的制备方法

Country Status (1)

Country Link
CN (1) CN109616407A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877358A (zh) * 2009-04-30 2010-11-03 万国半导体有限公司 具有对称击穿电压的瞬时电压抑制器
CN102290337A (zh) * 2011-09-26 2011-12-21 南京国盛电子有限公司 低压tvs用硅外延片的制造方法
CN103035669A (zh) * 2012-06-04 2013-04-10 上海华虹Nec电子有限公司 具有超低结电容密度的pn结及其制造方法
CN103077938A (zh) * 2011-10-26 2013-05-01 通用电气公司 用于瞬时电压抑制器的方法和系统
CN105576041A (zh) * 2014-10-03 2016-05-11 通用电气公司 用于具有双区基极的瞬时电压抑制设备的结构和方法
US20180286852A1 (en) * 2017-03-31 2018-10-04 Alpha And Omega Semiconductor (Cayman) Ltd. High surge bi-directional transient voltage suppressor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877358A (zh) * 2009-04-30 2010-11-03 万国半导体有限公司 具有对称击穿电压的瞬时电压抑制器
CN102290337A (zh) * 2011-09-26 2011-12-21 南京国盛电子有限公司 低压tvs用硅外延片的制造方法
CN103077938A (zh) * 2011-10-26 2013-05-01 通用电气公司 用于瞬时电压抑制器的方法和系统
CN103035669A (zh) * 2012-06-04 2013-04-10 上海华虹Nec电子有限公司 具有超低结电容密度的pn结及其制造方法
CN105576041A (zh) * 2014-10-03 2016-05-11 通用电气公司 用于具有双区基极的瞬时电压抑制设备的结构和方法
US20180286852A1 (en) * 2017-03-31 2018-10-04 Alpha And Omega Semiconductor (Cayman) Ltd. High surge bi-directional transient voltage suppressor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄薇等: "瞬态电压抑制二极管的建模及仿真", 《太赫兹科学与电子信息学报》 *

Similar Documents

Publication Publication Date Title
CN106128946B (zh) 半导体装置及半导体装置的制造方法
CN109585529A (zh) 半导体装置及其制造方法
CN107301994A (zh) 瞬态电压抑制器及其制作方法
US20150043114A1 (en) Junction-less insulated gate current limiter device
Lynch et al. Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes
CN114267718B (zh) 具有埋层结构的碳化硅mps二极管及其制备方法
US9543462B2 (en) Insulated-gate photoconductive semiconductor switch
CN105679836B (zh) 一种超低电容tvs二极管结构及其制备方法
Soneda et al. Analysis of a drain-voltage oscillation of MOSFET under high dV/dt UIS condition
CN109860309A (zh) 一种tvs的结构设计和制作方法
CN106129125B (zh) 三端自带防护功能的横向恒流器件及其制造方法
CN109143015B (zh) 半导体器件寄生电阻获取方法
CN109616407A (zh) 高功率电磁脉冲防护的SiC-TVS器件的制备方法
CN203179900U (zh) 一种快恢复二极管frd芯片
Domeij et al. Large area 1200 V SiC BJTs with β> 100 and ρON< 3 mΩcm2
CN103474346A (zh) 瞬变电压抑制二极管pn结的实现方法
US20140055901A1 (en) Solid state fault isolation devices and methods
CN113937098B (zh) 用于快速充电管理系统的静电防护芯片及其制备方法
Wang et al. Analysis of 600 V/650 V SiC schottky diodes at extremely high temperatures
KR20200027902A (ko) SiC 기반 보호 디바이스를 위한 구조 및 방법
CN212085008U (zh) 一种具有负阻特性的半导体放电管
CN104900645B (zh) 电压浪涌保护器件及其制造方法
CN216250735U (zh) 一种瞬态电压抑制器
CN207068852U (zh) 瞬态电压抑制器
CN117594664B (zh) 一种低压低电容的防浪涌器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190412

RJ01 Rejection of invention patent application after publication