CN109600139B - 模拟至数字转换装置及其模拟至数字转换器校正方法 - Google Patents

Abstract

本申请公开了模拟至数字转换装置及其模拟至数字转换器校正方法。该模拟至数字转换装置，包含：模拟至数字转换器、线性度计算模块及校正模块。模拟至数字转换器包含：电容阵列、比较器及控制电路。电容阵列接收输入信号，来进行电容切换以产生电容阵列输出信号。比较器比较电容阵列输出信号和对比信号以产生数字码输出结果。控制电路根据数字码输出结果控制电容阵列的电容切换。线性度计算模块根据数字码输出结果产生线性度相关参数。校正模块在线性度相关参数并未位于预设范围时，根据线性度相关参数产生权重参数，并根据权重参数调整数字码输出结果，产生调整后的数字码输出结果。

Description

模拟至数字转换装置及其模拟至数字转换器校正方法

技术领域

本发明是有关于一种信号转换技术，且特别是有关于一种模拟至数字转换装置及其模拟至数字转换器校正方法。

背景技术

模拟数字转换器(analog to digital converter；ADC)是用于将模拟形式的连续信号转换为数字形式的离散信号的组件。其中，连续渐近式模拟数字转换器(successiveapproximation ADC；SAR ADC)是利用二分搜寻法的概念逐次逼近输入电压的技术。连续渐近式模拟数字转换器中常设置有电容阵列，以藉由电容阵列的切换进行比较。然而，电容阵列的不匹配，容易造成电压电平的不精确，而造成误差，产生错误的数字码。

因此，如何设计一个新的模拟至数字转换装置及其模拟至数字转换器校正方法，以解决上述的问题，乃为此一业界亟待解决的问题。

发明内容

因此，本发明的一个实施方式在于提供一种模拟至数字转换装置，包含：模拟至数字转换器、线性度计算模块以及校正模块。模拟至数字转换器包含：电容阵列、比较器以及控制电路。电容阵列配置以接收输入信号，来进行电容切换以产生电容阵列输出信号。比较器配置以比较电容阵列输出信号与对比信号，以产生数字码输出结果。控制电路配置以根据数字码输出结果控制电容阵列的电容切换。线性度计算模块配置以根据数字码输出结果产生线性度相关参数。校正模块配置以在线性度相关参数并未位于预设范围时，根据线性度相关参数产生权重参数，并根据权重参数调整数字码输出结果，产生调整后数字码输出结果。

本发明的另一实施方式提供一种模拟至数字转换器校正方法，包含：使模拟至数字转换器的电容阵列接收输入信号，来进行电容切换以产生电容阵列输出信号；使模拟至数字转换器的比较器比较电容阵列输出信号与对比信号，从而产生数字码输出结果；使模拟至数字转换器的控制电路根据数字码输出结果控制电容阵列的电容切换；使线性度计算模块根据数字码输出结果产生线性度相关参数；以及使校正模块在线性度相关参数并未位于预设范围时，根据线性度相关参数产生权重参数，并根据权重参数调整数字码输出结果，产生调整后数字码输出结果。

应用本发明的优点使校正模块根据线性度计算模块产生的线性度相关参数，对数字码输出结果进行校正，大幅降低设计的复杂度。

附图说明

图1为本发明一实施例中，一种模拟至数字转换装置的方块图；

图2A以及图2B分别为本发明一实施例中，模拟至数字转换器更详细的方块图；

图3A及图3B分别为本发明一实施例中，输入信号为单频信号时，在经过校正模块校正前以及校正后的总谐波失真的波形图；

图4A及图4B分别为本发明一实施例中，输入信号为多频信号时，在经过校正模块校正前以及校正后的多频功率比的波形图；

图5为本发明一实施例中，一种模拟至数字转换装置的方块图；

图6A为本发明一实施例中，分析模块根据数字码输出结果产生的数字码直方图；

图6B及图6C分别为本发明一实施例中，分析模块根据数字码输出结果产生的数字码差分非线性误差曲线图及数字码积分非线性误差曲线图；以及

图7为本发明一实施例中，一种模拟至数字转换器校正方法的流程图。

具体实施方式

请参照图1。图1为本发明一实施例中，一种模拟至数字转换装置1的方块图。模拟至数字转换装置1包含：模拟至数字转换器100、线性度计算模块102以及校正模块104。

模拟至数字转换器100配置以接收模拟的输入信号VIN，进行模拟至数字的转换，以产生数字码输出结果BOUT。数字码输出结果BOUT可由M个位表示，其中M个位是由一最高有效位(most significant bit；MSB)与接续于最高有效位之后的连续M-1个位所组成。

在一实施例中，模拟至数字转换器100包含电容阵列200、比较器202以及控制电路204。

请同时参照图2A以及图2B。图2A以及图2B分别为本发明一实施例中，模拟至数字转换器100更详细的方块图。

如图2A所示，电容阵列200包含多个相并联的电容，例如但不限于电容C0-C8。于一实施例中，电容C0-C8的电容值可大约成倍数关系。举例而言，电容C0及电容C1可具有相同的电容值，电容C2的电容值可大约为电容C0及电容C1的电容值总和(相当于电容C0的电容值的两倍)。在一实施例中，电容C2的电容值可略小于电容C0及电容C1的电容值总和。

类似地，电容C3的电容值可为电容C0-C2的电容值总和(相当于电容C0的电容值的四倍)，以此类推。每个电容将对应于一个位。因此，对应于最高有效位的电容C8的电容值，将为电容C0的电容值的2⁸倍。

电容阵列200可藉由开关单元SWIN的切换接收输入信号VIN或参考电压VREF。而各个电容C0-C8则可藉由开关单元SW1-SW8的切换，电性耦接于参考电压VREF或是接地电位GND之间。于一实施例中，开关单元SWIN可先切换以接收输入信号VIN后，再切换至参考电压VREF，并搭配开关单元SW1-SW8切换电容C0-C8来产生电容阵列输出信号VCO。

比较器202电性耦接于该电容阵列200，配置以比较电容阵列输出信号VCO以及对比信号VCM从而产生数字码输出结果BOUT。在一实施例中，对比信号VCM可选择性地为固定信号或是输入信号VIN的取样结果。控制电路204进一步根据数字码输出结果BOUT调整电容阵列200，使对应输入信号VIN的数字码藉由比较并逼近而自高至低的逐位输出。

如图2B所示，在本实施例中，模拟至数字转换器100除了电容阵列200外，还包含另一电容阵列206。在一实施例中，电容阵列206的结构与运作方式，与电容阵列200为相同，因此不再赘述。在此实施例中，比较器202配置以比较电容阵列200的电容阵列输出信号VCO以及电容阵列206的电容阵列输出信号VCO’，从而产生数字码输出结果BOUT。控制电路204进一步根据数字码输出结果BOUT调整电容阵列200及206，使对应输入信号VIN的数字码逐位输出。

需注意的是，上述图2A以及图2B中所绘示的模拟至数字转换器100仅为一范例。在其它实施例中，模拟至数字转换器100亦可能以其它架构形成，或包含其它组件，不为上述的实施方式所限。

线性度计算模块102配置以根据数字码输出结果BOUT产生线性度相关参数LIN。

校正模块104配置以在线性度相关参数LIN并未位于预设范围时，根据线性度相关参数LIN产生权重参数(未绘示)，并根据权重参数调整数字码输出结果BOUT，产生调整后的数字码输出结果DOUT。

在一实施例中，权重参数对应于电容阵列200中，对应最高有效位的电容，例如但不限于图2A的电容C8。

在一实施例中，当输入信号为单频(single tone)信号时，线性度相关参数LIN是与总谐波失真(total harmonic distortion；THD)相关的参数。当倍频谐波总和的数值愈小，表示线性度上的表现愈佳。

因此，当输入信号为单频信号，而线性度相关参数LIN与总谐波失真相关时，校正模块104将在倍频谐波总和的数值未小于一预设范围时，产生权重参数以调整数字码输出结果BOUT，进一步产生调整后的数字码输出结果DOUT。

请参照图3A及图3B。图3A及图3B分别为本发明一实施例中，输入信号为单频信号时，在经过校正模块104校正前以及校正后的总谐波失真的波形图。

如图3A及图3B所示，在校正模块104校正前，二倍频谐波至九倍频谐波的数值较大而形成多个突波，倍频谐波总和较大。而在校正模块104校正后，第二次至第九次谐波的数值明显地下降，倍频谐波总和较小，而有较佳的线性度。

而当模拟至数字转换装置1应用于多载波(multi-carrier)的系统，则输入信号为多频(multi tone)信号。此时，线性度相关参数LIN为与多频功率比(multi tone powerratio；MTPR)相关的参数。当多频功率比中存在的频率的信号强度与匮乏的频率的信号强度间的差距愈大，表示线性度上的表现愈佳。

因此，当输入信号为多频信号，而线性度相关参数LIN与多频功率比相关时，校正模块104将在上述信号强度间的差距未大于一预设范围时，产生权重参数以调整数字码输出结果BOUT，进一步产生调整后的数字码输出结果DOUT。

图4A及图4B分别为本发明一实施例中，输入信号为多频信号时，在经过校正模块104校正前以及校正后的多频功率比的波形图。其中，图4A及图4B中的横轴以及纵轴的单位分别为频率以及分贝，且横轴以及纵轴上的每格单位量度均为相同。

如图4A及图4B所示，多频信号的输入信号VIN具有对应A1点以及B1点的频率的信号成分，但并未具有对应A2点以及B2点的频率的信号成分。

因此，在校正模块104校正前，A1点及A2点的信号强度差距以及B1点及B2点的信号强度差距，均约为4单位(对应纵轴上的四格)。而在校正模块104校正后，A1点及A2点的信号强度差距以及B1点及B2点的信号强度差距，均增加为介于4.5单位至5单位间。因此，校正后的信号强度差距较尚未校正时大，而有较佳的线性度。

在一实施例中，校正模块104将调整后的数字码输出结果DOUT反馈给线性度计算模块102，以使线性度计算模块102根据调整后的数字码输出结果DOUT产生线性度相关参数LIN。

校正模块104配置以在线性度相关参数LIN并未位于预设范围时，继续根据线性度相关参数LIN调整权重参数，并根据权重参数对调整后的数字码输出结果DOUT继续进行调整。上述的循环式调整机制，可持续进行直到线性度相关参数LIN位于预设范围为止。

在部分技术中，需要额外设置比较器、校正控制电路、连续渐近缓存器以及校正数字至模拟转换器等模块，来根据模拟至数字转换器中的电容阵列的电容电荷状况进行控制与校正。当所需的精确度愈高，电路的复杂度也将愈高，面积亦将愈大。相较之下，本发明的优点在于，模拟至数字转换装置的校正模块104可根据线性度计算模块102产生的线性度相关参数LIN，对数字码输出结果BOUT进行校正，大幅降低设计的复杂度。

请参照图5。图5为本发明一实施例中，一种模拟至数字转换装置5的方块图。

类似于图1的模拟至数字转换装置1，模拟至数字转换装置5包含：模拟至数字转换器100、线性度计算模块102以及校正模块104。然而，在本实施例中，模拟至数字转换装置3进一步包含分析模块500。

在一实施例中，分析模块500可与线性度计算模块102共同整合于一个系统单芯片(system on a chip；SOC)或是数字信号处理模块(digital signal processor；DSP)中。分析模块500配置以接收数字码输出结果BOUT进行分析，以在数字码输出结果BOUT不连续时，判断具有缺码现象。

更详细地说，分析模块500配置以根据数字码输出结果BOUT产生数字码直方图(histogram)、数字码积分非线性(integral nonlinearity；INL)误差曲线或数字码差分非线性(differential nonlinearity；DNL)误差曲线，并据以判断缺码现象。

请参照图6A。图6A为本发明一实施例中，分析模块500根据数字码输出结果BOUT产生的数字码直方图。

在图6A，横轴为由低至高的数位码，而纵轴为各个数字码的出现次数。以包含12个电容的电容阵列为例，将可产生12位的数字码，以表示从0至4095的范围。图4A绘示出范围为1500至2500的数位码。其中，在对应约为中间值的数字码2048的出现次数为0。因此，分析模块500可在这样的情形产生时，判断数字码输出结果BOUT在数字码2048处具有不连续的状况。

请参照图6B及图6C。图6B及图6C分别为本发明一实施例中，分析模块500根据数字码输出结果BOUT产生的数字码差分非线性误差曲线图及数字码积分非线性误差曲线图。

在图6B及图6C，横轴为由低至高的数字码，而纵轴为最低有效位(leastsignificant bit；LSB)。以包含12个电容的电容阵列为例，将可产生12位的数字码，以表示从0至4095的范围。图6B及图6C均绘示出范围为0至4000的数位码。其中，在对应约为中间值的数字码2048的曲线均出现不连续的状况。因此，分析模块500可在这样的情形产生时，判断数字码输出结果BOUT在数字码2048处具有不连续的状况。

在本实施例中，分析模块500在判断数字码输出结果BOUT具有缺码现象时，将产生使能信号EN至线性度计算模块102以及校正模块104，以使线性度计算模块102以及校正模块104在具有缺码现象时才运作。

请参照图7。图7为本发明一实施例中，一种模拟至数字转换器校正方法700的流程图。模拟至数字转换器校正方法700可应用于例如，但不限于图1所绘示的模拟至数字转换装置1中。模拟至数字转换器校正方法700包含下列步骤(应了解到，在本实施方式中所提及的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行)。

在步骤701，使模拟至数字转换器100的电容阵列200接收输入信号VIN，来进行电容切换以产生电容阵列输出信号VCO。

在步骤702，使模拟至数字转换器100的比较器202比较电容阵列输出信号VCO和对比信号VCM，以产生数字码输出结果BOUT。

在步骤703，使模拟至数字转换器100的控制电路204根据数字码输出结果BOUT控制电容阵列200的电容切换。

在步骤704，使线性度计算模块102根据数字码输出结果BOUT产生线性度相关参数LIN。

在步骤705，使校正模块104判断线性度相关参数LIN是否位于预设范围。

当线性度相关参数LIN并未位于预设范围，在步骤706，使校正模块104根据线性度相关参数LIN产生权重参数，并根据权重参数调整数字码输出结果BOUT，产生调整后的数字码输出结果DOUT。

在步骤707，使线性度计算模块102根据调整后的数字码输出结果DOUT产生线性度相关参数LIN。

接着，流程回至步骤705，使校正模块104再次判断线性度相关参数LIN是否位于预设范围。

当线性度相关参数LIN并未位于预设范围时，流程将再次进行步骤706及步骤707，以持续对调整后的数字码输出结果DOUT进行调整。而当线性度相关参数LIN位于预设范围时，流程则将进行至步骤708，结束校正。

虽然本申请内容已以实施方式披露如上，然其并非配置以限定本申请的内容，任何熟习此技艺者，在不脱离本申请内容的精神和范围内，当可作各种的更动与润饰，因此本申请内容的保护范围当视后附的权利要求所界定者为准。

【符号说明】

1、5：模拟至数字转换装置

102：线性度计算模块

200、206：电容阵列

204：控制电路

700：模拟至数字转换器校正方法

BOUT：数字码输出结果

DOUT：调整后的数字码输出结果

GND：接地电位

SWIN、SW1-SW8：开关单元

VCO、VCO’：电容阵列输出信号

100：模拟至数字转换器

104：校正模块

202：比较器

500：分析模块

701-708：步骤

A1、A2、B1、B2：点

C0-C8：电容

EN：使能信号

LIN：线性度相关参数

VCM：对比信号

VIN：输入信号

VREF：参考电压。

Claims (10)

1.一种模拟至数字转换装置，包含：

一模拟至数字转换器，包含：

一电容阵列，配置以接收一输入信号，来进行一电容切换以产生一电容阵列输出信号；

一比较器，配置以比较该电容阵列输出信号与一对比信号，以产生一数字码输出结果；以及

一控制电路，配置以根据该数字码输出结果控制该电容阵列的该电容切换；

一线性度计算模块，配置以根据该数字码输出结果产生一线性度相关参数；以及

一校正模块，配置以在该线性度相关参数并未位于一预设范围时，根据该线性度相关参数产生一权重参数，并根据该权重参数调整该数字码输出结果，产生一调整后的数字码输出结果。

2.如权利要求1所述的模拟至数字转换装置，其中，该线性度计算模块还配置以根据该调整后的数字码输出结果产生该线性度相关参数，该校正模块配置以在该线性度相关参数并未位于该预设范围时，根据该线性度相关参数调整该权重参数，并根据该权重参数调整该调整后的数字码输出结果。

3.如权利要求1所述的模拟至数字转换装置，其中，该输入信号为一单频信号，该线性度相关参数与总谐波失真相关。

4.如权利要求1所述的模拟至数字转换装置，其中，该输入信号为一多频信号，该线性度相关参数与多频功率比相关。

5.如权利要求1所述的模拟至数字转换装置，还包含一分析模块，配置以接收该数字码输出结果以进行分析，以在该数字码输出结果不连续时，判断具有一缺码现象；

其中，该线性度计算模块以及该校正模块在具有该缺码现象时运作。

6.如权利要求5所述的模拟至数字转换装置，其中，该分析模块配置以根据该数字码输出结果产生一数字码直方图、一数字码积分非线性误差曲线或一数字码差分非线性误差曲线，并据以判断该缺码现象。

7.如权利要求1所述的模拟至数字转换装置，其中，该对比信号为另一电容阵列输出信号或一参考信号。

8.如权利要求1所述的模拟至数字转换装置，其中，该权重参数对应于该电容阵列中，对应一最高有效位的一电容。

9.一种模拟至数字转换器校正方法，包含：

使一模拟至数字转换器的一电容阵列接收一输入信号，来进行一电容切换以产生一电容阵列输出信号；

使该模拟至数字转换器的一比较器比较该电容阵列输出信号和一对比信号，以产生一数字码输出结果；

使该模拟至数字转换器的一控制电路根据该数字码输出结果控制该电容阵列的该电容切换；

使一线性度计算模块根据该数字码输出结果产生一线性度相关参数；以及

使一校正模块在该线性度相关参数并未位于一预设范围时，根据该线性度相关参数产生一权重参数，并根据该权重参数调整该数字码输出结果，产生一调整后的数字码输出结果。

10.如权利要求9所述的模拟至数字转换器校正方法，还包含：

使该线性度计算模块根据该调整后的数字码输出结果产生该线性度相关参数；以及

使该校正模块在该线性度相关参数并未位于该预设范围时，根据该线性度相关参数调整该权重参数，并根据该权重参数调整该调整后的数字码输出结果。

Images