[go: up one dir, main page]

CN109524303B - 导电图形及其制作方法、显示基板、显示装置 - Google Patents

导电图形及其制作方法、显示基板、显示装置 Download PDF

Info

Publication number
CN109524303B
CN109524303B CN201811406097.0A CN201811406097A CN109524303B CN 109524303 B CN109524303 B CN 109524303B CN 201811406097 A CN201811406097 A CN 201811406097A CN 109524303 B CN109524303 B CN 109524303B
Authority
CN
China
Prior art keywords
conductive pattern
conductive
sub
substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811406097.0A
Other languages
English (en)
Other versions
CN109524303A (zh
Inventor
汪建国
曹占锋
李海旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811406097.0A priority Critical patent/CN109524303B/zh
Publication of CN109524303A publication Critical patent/CN109524303A/zh
Priority to US16/424,694 priority patent/US11177134B2/en
Application granted granted Critical
Publication of CN109524303B publication Critical patent/CN109524303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P14/44—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P50/71—
    • H10W20/063—
    • H10W20/0633—
    • H10W20/425—
    • H10W42/121—
    • H10W72/50—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种导电图形及其制作方法、显示基板、显示装置，属于显示技术领域。其中，导电图形的制作方法包括：步骤1、在衬底基板上形成金属层；步骤2、在所述金属层上形成导电缓冲层；步骤3、对所述金属层和所述导电缓冲层进行构图，形成子导电图形；重复上述步骤1‑3，形成层叠设置的多个子导电图形，所述多个子导电图形组成所述导电图形，后形成的子导电图形在所述衬底基板上的正投影落入先形成的子导电图形在所述衬底基板上的正投影内。本发明的技术方案能够在实现低电阻导电图形的同时，提升显示基板的产品良率。

Description

导电图形及其制作方法、显示基板、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种导电图形及其制作方法、显示基板、显示装置。
背景技术
随着LCD(液晶显示器)及OLED(有机电致发光二极管)产品尺寸越来越大，刷新频率越来越高，分辨率提升以及开口率提高等要求，对于低电阻的厚Cu导线技术的需求日益强烈。
但利用溅射工艺在衬底基板上形成Cu薄膜时，会产生很大的应力，随着溅射厚度的增加，应力也会增大，导致衬底基板的弯曲程度变大；这种弯曲会导致设备报警或者衬底基板破碎，影响显示基板的性能和产品良率。
发明内容
本发明要解决的技术问题是提供一种导电图形及其制作方法、显示基板、显示装置，能够在实现低电阻导电图形的同时，提升显示基板的产品良率。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种导电图形的制作方法，包括：
步骤1、在衬底基板上形成金属层；
步骤2、在所述金属层上形成导电缓冲层；
步骤3、对所述金属层和所述导电缓冲层进行构图，形成子导电图形；
重复上述步骤1-3，形成层叠设置的多个子导电图形，所述多个子导电图形组成所述导电图形，后形成的子导电图形在所述衬底基板上的正投影落入先形成的子导电图形在所述衬底基板上的正投影内。
进一步地，形成第一层金属层之前，所述制作方法还包括：
在衬底基板上形成缓冲层，所述第一层金属层位于所述缓冲层上。
本发明实施例还提供了一种导电图形，采用如上所述的制作方法制作得到。
进一步地，所述金属层采用Cu。
进一步地，所述金属层的厚度为1～3um。
进一步地，所述导电缓冲层的厚度为100～1000埃。
进一步地，所述导电缓冲层采用Mo、MoTi、MoNb、MoAl、MoSb、MoW、 MoNi、MoNbSn或MoNiTi。
本发明实施例还提供了一种薄膜晶体管，所述薄膜晶体管的电极采用如上所述的导电图形。
本发明实施例还提供了一种显示基板，包括：
衬底基板，以及形成在所述衬底基板上的如上所述的导电图形。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。
本发明的实施例具有以下有益效果：
上述方案中，利用一次构图工艺形成一个子导电图形，利用多次构图工艺形成多个子导电图形组成导电图形，由于导电图形由层叠设置的多个子导电图形组成，可以实现导电图形的低电阻。另外，由于在进行刻蚀时，金属层的应力可以完全释放，因此，即使导电图形包括多层子导电图形，衬底基板上也仅有一层金属层的应力在作用，衬底基板不会发生很大的弯曲，从而在实现低电阻导电图形的同时，提升产品良率。另外，两层金属层之间增加了导电缓冲层，导电缓冲层可以对金属层进行保护，避免金属层出现氧化，并且能够增加相邻两层金属层之间的附着力。
附图说明
图1为本发明实施例在衬底基板上形成导电缓冲层和金属层后的示意图；
图2为本发明实施例在导电缓冲层上形成光刻胶后的示意图；
图3为本发明实施例对光刻胶进行曝光显影后的示意图；
图4为本发明实施例对导电缓冲层和金属层进行刻蚀后的示意图；
图5为本发明实施例形成两层子导电图形后的示意图；
图6为本发明实施例形成三层子导电图形后的示意图。
附图标记
1 衬底基板
2 缓冲层
3 金属层
4 导电缓冲层
5 第一子导电图形
6 第二子导电图形
7 第三子导电图形
8 光刻胶
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例提供一种导电图形及其制作方法、显示基板、显示装置，能够在实现低电阻导电图形的同时，提升显示基板的产品良率。
本发明的实施例提供一种导电图形的制作方法，包括：
步骤1、在衬底基板上形成金属层；
步骤2、在所述金属层上形成导电缓冲层；
步骤3、对所述金属层和所述导电缓冲层进行构图，形成子导电图形；
重复上述步骤1-3，形成层叠设置的多个子导电图形，所述多个子导电图形组成所述导电图形，后形成的子导电图形在所述衬底基板上的正投影落入先形成的子导电图形在所述衬底基板上的正投影内。
本实施例中，利用一次构图工艺形成一个子导电图形，利用多次构图工艺形成多个子导电图形组成导电图形，由于导电图形由层叠设置的多个子导电图形组成，可以实现导电图形的低电阻。另外，由于在进行刻蚀时，金属层的应力可以完全释放，因此，即使导电图形包括多层子导电图形，衬底基板上也仅有一层金属层的应力在作用，衬底基板不会发生很大的弯曲，从而在实现低电阻导电图形的同时，提升产品良率。另外，两层金属层之间增加了导电缓冲层，导电缓冲层可以对金属层进行保护，避免金属层出现氧化，并且能够增加相邻两层金属层之间的附着力。
进一步地，形成第一层金属层之前，所述制作方法还包括：
在衬底基板上形成缓冲层，所述第一层金属层位于所述缓冲层上。缓冲层可以增加金属层与衬底基板之间的粘附力，缓冲层与导电缓冲层可以采用相同的材料，也可以采用不同的材料。
本发明实施例还提供了一种导电图形，采用如上所述的制作方法制作得到。
本实施例中，利用一次构图工艺形成一个子导电图形，利用多次构图工艺形成多个子导电图形组成导电图形，由于导电图形由层叠设置的多个子导电图形组成，可以实现导电图形的低电阻。另外，由于在进行刻蚀时，金属层的应力可以完全释放，因此，即使导电图形包括多层子导电图形，衬底基板上也仅有一层金属层的应力在作用，衬底基板不会发生很大的弯曲，从而在实现低电阻导电图形的同时，提升产品良率。另外，两层金属层之间增加了导电缓冲层，导电缓冲层可以对金属层进行保护，避免金属层出现氧化，并且能够增加相邻两层金属层之间的附着力。
进一步地，多个子导电图形包括第一子导电图形和位于所述第一子导电图形上的第二子导电图形，所述第二子导电图形在所述第一子导电图形上的正投影落入所述第一子导电图形内。
由于Cu具有良好的导电性能，能够满足低电阻的要求，优选地，所述金属层采用Cu。
为了避免在溅射金属层时产生过大的应力，每一层金属层的厚度不宜设置的过大，优选地，所述金属层的厚度为1～3um。
导电缓冲层的厚度设置的过大，也会在成膜时产生应力，因此，导电缓冲层的厚度也不宜设置的过大，优选地，所述导电缓冲层的厚度为100～1000埃。
导电缓冲层选择不易氧化、刻蚀性能好的导电材料，具体地，所述导电缓冲层可以采用Mo、MoTi、MoNb、MoAl、MoSb、MoW、MoNi、MoNbSn或 MoNiTi。
下面结合附图以及具体的实施例对本发明的导电图形及其制作方法进行进一步介绍：
如图1所示，提供一衬底基板1，衬底基板1具体可以为玻璃基板。在衬底基板1上形成缓冲层2，缓冲层2可以增加金属层3与衬底基板1之间的粘附力，具体地，缓冲层2可以采用Mo、MoTi、MoNb、MoAl、MoSb、MoW、 MoNi、MoNbSn或MoNiTi，缓冲层2的厚度可以为100～1000埃。
在缓冲层2上通过溅射的方式沉积金属层3，金属层3具体可以采用Cu，金属层3的厚度为1～3um，由于金属层3的厚度不大，因此，在溅射形成金属层3时，不会产生太大的应力，可以保证衬底基板1不会发生很大的弯曲。
在金属层3上形成导电缓冲层4，导电缓冲层4可以防止金属层3的表面在刻蚀工艺中与空气接触时发生氧化，而且能够增加与下一层金属层3的粘附力，防止相邻金属层之间出现空隙。具体地，导电缓冲层4可以采用Mo、MoTi、 MoNb、MoAl、MoSb、MoW、MoNi、MoNbSn或MoNiTi，导电缓冲层4的厚度可以为100～1000埃。
如图2所示，在导电缓冲层4上形成光刻胶8。
如图3所示，利用掩膜板对光刻胶8进行曝光，显影后形成光刻胶8的图形。
如图4所示，以光刻胶8的图形为掩膜，对缓冲层2、金属层3和导电缓冲层4进行刻蚀，形成第一层子导电图形，剥离剩余的光刻胶。
如图5所示，重复上述步骤，在形成有第一层子导电图形的衬底基板1 上再次进行第二层金属层3的溅射，形成厚度为1～3um的第二层金属层3，在第二层金属层3上形成导电缓冲层4，对第二层金属层3和导电缓冲层4进行构图，形成第二层子导电图形，第二层子导电图形在衬底基板1上的正投影落入第一层子导电图形在衬底基板1上的正投影内。
如果利用与形成第一层子导电图形相同的掩膜板对第二层金属层3和导电缓冲层4进行构图，则可以保证第二层子导电图形在衬底基板1上的正投影与第一层子导电图形在衬底基板1上的正投影重合。由于第一层金属层和第二层金属层之间增加了导电缓冲层4保护，不会使得第一层金属层3出现氧化，并且相邻金属层之间不会出现间隙，附着力提高。两层子导电图形可以组成厚度为2～6um的导电图形。
重复上述步骤，可以形成第三层子导电图形。如图6所示，第一层子导电图形5、第二层子导电图形6和第三次子导电图形7可以组成厚度为3-9um的导电图形。
如果需要更大厚度的导电图形，还可以形成第四层子导电图形、第五层子导电图形等。
由于在刻蚀后，金属层3的应力可以完全释放，所以即使金属层3做到两层以上，衬底基板1上也只有一层金属层的应力在作用，衬底基板不会发生很大的弯曲，从而在实现低电阻导电图形的同时，提升产品良率。另外，两层金属层之间增加了导电缓冲层，导电缓冲层可以对金属层进行保护，避免金属层出现氧化，并且能够增加相邻两层金属层之间的附着力。
本发明实施例还提供了一种薄膜晶体管，所述薄膜晶体管的电极采用如上所述的导电图形。本实施例既可以实现薄膜晶体管电极的低电阻，提高薄膜晶体管的性能，又能够保证薄膜晶体管的衬底基板不发生破碎。
本发明实施例还提供了一种显示基板，包括：
衬底基板，以及形成在所述衬底基板上的如上所述的导电图形。
该导电图形可以为显示基板的电极也可以为显示基板的信号走线。本实施例既可以实现显示基板的导电图形的低电阻，提高显示基板的性能，又能够保证显示基板的衬底基板不发生破碎。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种导电图形的制作方法，其特征在于，包括：
步骤1、在衬底基板上形成金属层；
步骤2、在所述金属层上形成导电缓冲层；
步骤3、对所述金属层和所述导电缓冲层进行构图，形成子导电图形；
重复上述步骤1-3，形成层叠设置的多个子导电图形，所述多个子导电图形组成所述导电图形，后形成的子导电图形在所述衬底基板上的正投影落入先形成的子导电图形在所述衬底基板上的正投影内，所述导电图形的侧壁为台阶状结构。
2.根据权利要求1所述的导电图形的制作方法，其特征在于，形成第一层金属层之前，所述制作方法还包括：
在衬底基板上形成缓冲层，所述第一层金属层位于所述缓冲层上。
3.一种导电图形，其特征在于，采用如权利要求1或2所述的制作方法制作得到。
4.根据权利要求3所述的导电图形，其特征在于，所述金属层采用Cu。
5.根据权利要求3所述的导电图形，其特征在于，所述金属层的厚度为1～3um。
6.根据权利要求3所述的导电图形，其特征在于，所述导电缓冲层的厚度为100～1000埃。
7.根据权利要求3所述的导电图形，其特征在于，所述导电缓冲层采用Mo、MoTi、MoNb、MoAl、MoSb、MoW、MoNi、MoNbSn或MoNiTi。
8.一种薄膜晶体管，其特征在于，所述薄膜晶体管的电极采用如权利要求3-7中任一项所述的导电图形。
9.一种显示基板，其特征在于，包括：
衬底基板，以及形成在所述衬底基板上的如权利要求3-7中任一项所述的导电图形。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示基板。
CN201811406097.0A 2018-11-23 2018-11-23 导电图形及其制作方法、显示基板、显示装置 Active CN109524303B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811406097.0A CN109524303B (zh) 2018-11-23 2018-11-23 导电图形及其制作方法、显示基板、显示装置
US16/424,694 US11177134B2 (en) 2018-11-23 2019-05-29 Conductive pattern and method for manufacturing the same, thin film transistor, display substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811406097.0A CN109524303B (zh) 2018-11-23 2018-11-23 导电图形及其制作方法、显示基板、显示装置

Publications (2)

Publication Number Publication Date
CN109524303A CN109524303A (zh) 2019-03-26
CN109524303B true CN109524303B (zh) 2021-03-19

Family

ID=65777468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811406097.0A Active CN109524303B (zh) 2018-11-23 2018-11-23 导电图形及其制作方法、显示基板、显示装置

Country Status (2)

Country Link
US (1) US11177134B2 (zh)
CN (1) CN109524303B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188352B (zh) * 2021-12-01 2024-01-30 深圳市华星光电半导体显示技术有限公司 显示基板、显示面板及显示基板的制作方法
US12457685B2 (en) 2022-10-31 2025-10-28 Beijing Boe Technology Development Co., Ltd. Circuit board, light-emitting substrate, backlight module, and display apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258520A (ja) 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
KR101495683B1 (ko) * 2008-09-26 2015-02-26 솔브레인 주식회사 액정표시장치의 구리 및 구리/몰리브데늄 또는 구리/몰리브데늄합금 전극용 식각조성물
KR101551901B1 (ko) * 2008-12-31 2015-09-09 삼성전자주식회사 반도체 기억 소자 및 그 형성 방법
US20140127912A1 (en) * 2012-11-08 2014-05-08 Liqi Wu Plasma process etch-to-deposition ratio modulation via ground surface design
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104091821B (zh) * 2014-07-16 2017-05-03 上海和辉光电有限公司 柔性显示装置和耐折叠金属导线
JP6997945B2 (ja) * 2016-12-27 2022-01-18 日立金属株式会社 積層配線膜およびその製造方法ならびにＭｏ合金スパッタリングターゲット材
CN107481934B (zh) * 2016-12-27 2019-11-26 武汉华星光电技术有限公司 一种薄膜晶体管的制作方法

Also Published As

Publication number Publication date
US20200168461A1 (en) 2020-05-28
CN109524303A (zh) 2019-03-26
US11177134B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
CN109786434B (zh) 阵列基板、其制备方法、显示面板、装置和像素驱动电路
CN110429089B (zh) 驱动背板及其制作方法、显示装置
CN107634086B (zh) 一种柔性阵列基板及制备方法、显示装置
CN107994036B (zh) 基板及其制备方法、显示面板、显示装置
CN105159515B (zh) 触控结构及其制作方法、触控基板和显示装置
CN108461530B (zh) 一种阵列基板和显示装置
US9229555B2 (en) Touch screen panel and method of manufacturing the same
US10923508B2 (en) Array substrate and manufacturing method therefor, display panel, and display device
CN110400810B (zh) 显示基板及其制作方法、和显示装置
CN109698160B (zh) 阵列基板及其制作方法、显示面板、显示装置
TW201234243A (en) Projective capacitive touch sensor structure and fabricating method thereof
CN108681414A (zh) 触控基板及其制作方法、触控显示装置
KR101683373B1 (ko) 전도성 구조체 및 이의 제조방법
US12041829B2 (en) Chip-on-film structure, display apparatus and method for manufacturing same
WO2018157814A1 (zh) 触控屏的制作方法、触控屏和显示装置
CN110851016A (zh) 一种触控基板及其制备方法、触控装置
WO2021190034A1 (zh) 显示基板、其制备方法及显示装置
CN109407869A (zh) 触控结构及其制备方法、显示装置
CN108288437B (zh) 连接器及其制造方法、显示屏
US11526241B2 (en) Flexible substrate, touch display substrate, manufacturing methods thereof, and touch display device
CN107302061B (zh) Oled显示基板及其制作方法、显示装置
CN108874228A (zh) 触控器件、触控显示基板及显示装置
CN109065764A (zh) 显示面板的制造方法及显示面板
CN108509081A (zh) 一种触控显示面板、其制作方法及显示装置
CN109524303B (zh) 导电图形及其制作方法、显示基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant