CN109478516A - 将电子组件连接至基板 - Google Patents

Abstract

一种设备包括：第一基板，其包括一个或多个电气连接特征；以及组装件，其包括：第二基板；导电特征，其形成在所述第二基板上，所述导电特征中的一个或多个导电特征电气连接至所述第一基板的相应电气连接特征；以及电子组件，其位于所述第二基板和所述第一基板之间并且电气连接至所述导电特征中的一个或多个导电特征。

Description

将电子组件连接至基板

优先权要求

本申请要求2016年4月29日提交的美国专利申请序列号62/329,301的优先权，其全部内容通过引用包含于此。

背景技术

对包括集成电路的分立组件进行封装以用于各种应用。对分立组件进行封装包括将分立组件电气连接至诸如印刷电路板等的基板。

发明内容

在一方面，一种设备包括：第一基板，其包括一个或多个电气连接特征；以及组装件，其包括：第二基板；导电特征，其与所述第二基板相接触，所述导电特征中的一个或多个导电特征电气连接至所述第一基板的相应电气连接特征；以及电子组件，其位于所述第二基板和所述第一基板之间并且电气连接至所述导电特征中的一个或多个导电特征。所述第一基板和所述第二基板之间的间隔为500μm或更小。

实施例可以包括以下特征中的一个或多个特征。

所述组装件包括所述第二基板和所述第一基板之间的多个电子组件。所述电子组件包括分立组件。所述电子组件包括传感器、MEMS器件、LED、电源、化学感测元件、以及生物感测元件中的一个或多个。所述电子组件形成在所述第二基板上。所述电子组件嵌入到所述第二基板的主体中。所述设备还包括第二电子组件，所述第二电子组件嵌入在所述第二基板的主体内。所述电子组件定位在所述第二基板的第一表面处，以及所述组装件包括定位在所述第二基板的第二表面处的第二电子组件，所述第二表面与所述第一表面相对。所述第一基板包括电路板。

所述第二基板包括内插器。所述电子组件包括集成电路。

所述一个或多个导电特征形成在所述第二基板的表面上。所述第一基板的表面面向所述第二基板的形成所述导电特征的表面，并且所述电子组件至少部分地在两个表面之间的间隙内。所述第二基板的形成所述一个或多个导电特征的表面面向所述第一基板。利用密封剂来填充两个表面之间的间隙。

所述一个或多个导电特征的至少一部分嵌入在所述内插器的主体内。

所述电子组件包括一个或多个接合垫，所述接合垫中的至少一个接合垫电气连接至所述第二基板的导电特征中的相应的一个导电特征。各接合垫包括相应的凸块，以及所述接合垫中的至少一个接合垫通过所述凸块而电气连接至所述导电特征中的相应的一个导电特征。所述一个或多个接合垫形成在所述电子组件的表面上。所述电子组件的形成所述一个或多个接合垫的表面面向所述第二基板。所述电子组件的接合垫的间距与所述第一基板的电气连接特征的间距不同。

所述电子组件通过互连系统而电气连接至所述导电特征中的一个或多个导电特征。所述互连系统包括导电粘接剂。

各导电特征包括被定向成与所述第二基板的表面平行的第一导电结构、以及被定向成与所述第二基板的表面垂直的第二导电结构。所述组装件包括所述第二基板和所述第一基板之间的密封剂层，以及所述第二导电结构贯通所述密封剂层的厚度而形成。所述第二导电结构突出到所述密封剂层的下表面之外。所述第一导电结构由与所述第二导电结构不同的材料形成。所述第一导电结构包括再分布结构。

所述第二基板的所述导电特征中的一个或多个导电特征各自包括接触垫，所述接触垫连接至相应的导电线。所述接触垫定位在所述电子组件的边缘周围。所述接触垫被布置成阵列。所述接触垫定位在所述电子组件的一侧上。所述接触垫中的一个或多个接触垫各自连接至相应的电极，以及所述电极中的一个或多个电极各自电气连接至所述第一基板的电气连接特征中的相应电气连接特征。所述电极包括焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。所述电子组件的厚度不大于所述电极的厚度和所述第一基板的电气连接特征的厚度的组合。

所述设备还包括底部填充材料，所述底部填充材料被配置在所述第一基板和所述第二基板之间。所述底部填充材料包括非导电聚合物。

所述电子组件被密封在密封剂中。所述导电特征的至少一部分被密封在所述密封剂中。

所述第一基板和所述第二基板之间的间隔为200μm或更小、100μm或更小、或者50μm或更小。所述第一基板与所述电子组件的面向所述第一基板的表面相距100μm或更小、50μm或更小、25μm或更小、或者10μm或更小。所述第一基板与所述电子组件的面向所述第一基板的表面物理接触。

所述第一基板包括柔性基板。所述第一基板包括柔性印刷电路板。所述第二基板包括柔性的材料。所述第二基板是可伸展的。所述一个或多个导电特征包括蛇形导电特征。所述第二基板包括弹性材料。所述电子组件包括柔性的材料。所述电子组件的厚度小于约50μm。所述第一基板的电气连接特征包括印刷导体。所述设备还包括粘接剂，所述粘接剂被配置在所述柔性基板和所述组装件之间。所述粘接剂包括导电粘接剂。所述粘接剂在所述电子组件周围形成密封。所述粘接剂包括各向异性导电粘接剂。所述各向异性导电粘接剂在所述第二基板上所形成的导电特征与所述第一基板的相应电气连接特征之间提供电气连接。

所述组装件包括贯通所述第二基板的厚度而形成的第二导电特征，各第二导电特征电气连接至所述导电特征中的一个导电特征。所述设备还包括第二电子组件，所述第二电子组件电气连接至所述第二导电特征中的一个或多个第二导电特征，所述组装件被布置成使得所述第二基板被配置在所述电子组件和所述第二电子组件之间。所述设备还包括第二组装件，所述第二组装件被配置在所述第二基板上，所述第二组装件包括：第三基板；第三导电特征，其与所述第三基板相接触，所述第三导电特征中的一个或多个第三导电特征电气连接至所述第二基板的相应第二导电特征；以及第二电子组件，其位于所述第三基板和所述第二基板之间并且电气连接至所述第三导电特征中的一个或多个第三导电特征。

所述设备还包括第三基板，所述第三基板被配置在所述组装件上使得所述组装件位于所述第一基板和所述第三基板之间，所述第三基板包括电气连接至所述第一基板的所述电气连接特征中的一个或多个电气连接特征的一个或多个第二电气连接特征。所述设备还包括粘接层，所述粘接层位于所述第一基板和所述第三基板之间，其中所述组装件至少部分地密封在所述粘接层中。所述设备还包括第二电子组件，所述第二电子组件被配置在所述第三基板上并且电气连接至所述第二电气连接特征中的一个或多个第二电气连接特征。所述第二电气连接贯通所述第三基板的厚度而形成，以及所述第一基板的所述电气连接特征中的一个或多个电气连接特征贯通所述第一基板的厚度而形成。所述第一基板的第一表面面向所述第三基板，以及所述设备还包括第二电子组件，所述第二电子组件被配置在所述第一基板的第二表面上，所述第二电子组件电气连接至所述第二电气连接特征中的一个或多个第二电气连接特征。

在一方面，一种组装件包括：电子组件，其具有暴露了电气连接特征的图案的第一表面；基板，其具有暴露了电气连接特征的图案的基板表面；以及内插器，其包括用于将所述电子组件的电气连接特征中的至少一些电气连接特征与所述基板的电气连接特征中的至少一些电气连接特征相连接的导体，其中所述电子组件位于所述内插器和所述基板之间的空间中并且所述电子组件的所述第一表面不面向所述基板表面。所述电子组件的第二表面与所述基板的表面相距100μm或更小。

实施例可以包括以下特征中的一个或多个特征。

所述电子组件包括集成电路。所述导体暴露于所述内插器的表面上，以及所述内插器的所述表面面向所述基板表面。所述导体通过互连系统与所述电子组件的电气连接特征电气连接。各导体包括通过物理和电气方式与所述互连系统相接触的第一导电特征、以及用于将所述第一导电特征连接至所述基板的电气连接特征的第二导电特征。

所述内插器的导体中的一个或多个导体各自连接至相应的电极，该电极将所述导体电气连接至所述基板的相应电气连接特征。所述电极包括焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。所述电子组件的厚度不大于所述电极的厚度和所述第一基板的电气连接特征的厚度的组合。

所述基板包括柔性的材料。所述基板包括弹性材料。所述基板是可伸展的。所述内插器的所述导体包括蛇形导体。

所述电子组件的第二表面与所述基板的表面相距50μm或更小、25μm或更小、或者10μm或更小。所述电子组件的所述第二表面与所述基板的表面物理接触。所述基板和所述内插器之间的间隔为500μm或更小、200μm或更小、100μm或更小、或者50μm或更小。

在一方面，一种方法包括：将电子组件电气连接至第二基板上所形成的一个或多个导电特征；将所述第二基板配置在第一基板的表面上，包括将所述电子组件定位在所述第一基板和所述第二基板之间，其中所述第二基板与所述第一基板的表面之间的间隔为500μm或更小；以及将所述第二基板的所述导电特征中的一个或多个导电特征各自电气连接至所述第一基板的相应电气连接特征。

实施例可以包括以下特征中的一个或多个特征。

将所述电子组件电气连接包括将所述电子组件的一个或多个接合垫各自电气连接至所述导电特征中的相应的导电特征。将所述电子组件定位在所述第一基板和所述第二基板之间包括将所述电子组件定位成使得包括所述接合垫的表面背向所述第二基板。

将所述一个或多个导电特征各自电气连接至相应电气连接特征包括对所述第一基板和所述第二基板之间所配置的粘接剂施加刺激。施加所述刺激包括施加热或光。所述粘接剂包括导电粘接剂。

所述方法还包括使所述第一基板接合至所述第二基板。所述方法还包括使所述第一基板和所述第二基板之间所配置的粘接剂固化。

所述第一基板包括印刷电路板。所述第一基板包括柔性印刷电路板。所述第二基板包括内插器。所述电子组件的厚度不大于电极的厚度和所述第一基板的电触点的厚度的组合。

在一方面，一种方法包括：将一个或多个电子组件配置在内插器基板的第一表面上，其中，导电特征的一个或多个集合形成在所述内插器基板的所述第一表面上并且远离所述内插器基板而延伸，各导电特征延伸至与所述内插器基板的所述第一表面相距500μm或更小的高度，以及所述导电特征的高度大于或等于所述电子组件的高度；将各电子组件电气连接至导电特征的相应集合；以及将所述内插器基板分离成多个封装，各封装包括所述内插器基板的一部分、所述电子组件中的一个或多个电子组件、以及导电特征的相应集合。

实施例可以包括以下特征中的一个或多个特征。

各导电特征延伸至与所述内插器基板的所述第一表面相距200μm或更小、100μm或更小、或者50μm或更小的高度。所述导电特征并非贯通所述内插器基板的厚度而形成。

将所述内插器基板分离成多个封装包括切割所述内插器基板。所述方法还包括将所述内插器基板附装至支撑基板。将所述内插器基板切割成多个封装包括将所述支撑基板切割成使得各封装包括所述支撑基板的一部分。所述方法还包括利用暂时接合材料来将所述内插器基板附装至所述支撑基板。

所述方法还包括将所述封装中的一个封装连接至装置基板，以使得该封装中的至少一个电子组件被配置在所述内插器基板和所述装置基板之间。将所述封装连接至所述装置基板包括将所述封装的所述导电特征电气连接至所述装置基板的相应电气连接特征。将所述封装连接至所述装置基板包括将所述封装定向成使得所述电子组件在所述内插器基板和所述装置基板之间。

所述方法还包括在所述内插器基板的所述表面上形成成型层，所述成型层包括至少部分覆盖所述电子组件和导电特征的集合的密封剂。所述方法还包括使所述成型层薄化以暴露所述导电特征的各端。所述电子组件包括超薄型电子组件。

在一方面，一种方法包括：在内插器基板上形成一个或多个互连结构，包括将一个或多个互连结构中的各互连结构的第一端连接至内插器基板的表面上的相应导电特征，其中，所述内插器基板的表面上所配置的电子组件电气连接至所述导电特征中的一个或多个导电特征，以及所述电子组件的第二表面以及所述互连结构中的各互连结构的第二端与所述内插器基板的表面相距小于500μm；将所述内插器基板配置在装置基板上，包括将所述电子组件定位在所述内插器基板和所述装置基板之间；以及将一个或多个互连结构中的各互连结构的第二端电气连接至所述装置基板的相应电气连接特征。

在一方面，一种设备，包括：基板；导电特征，其形成在所述基板的表面上，各导电特征在所述基板的第一侧上具有第一端和第二端，其中，各导电特征的至少一部分远离所述基板而延伸，各导电特征延伸至与所述基板的表面相距500μm或更小的高度；电子组件，其被配置在所述基板的表面上，所述电子组件的第一表面上的一个或多个连接元件各自电气连接至所述导电特征中的相应的导电特征的第一端，其中，所述电子组件的第二表面与所述基板的表面相距500μm或更小，以及所述导电特征的高度大于或等于所述电子组件的所述第二表面与所述基板的表面之间的间隔；以及所述导电特征中的一个或多个导电特征的第二端被布置为各自与电路板的相应电触点电气接触。

实施例可以包括以下特征中的一个或多个特征。

所述电子组件的所述第二表面与所述基板的表面相距200μm或更小、100μm或更小、或者50μm或更小。所述基板的表面与所述电路板之间的间隔为500μm或更小、200μm或更小、100μm或更小、或者50μm或更小。所述电子组件的第二表面与所述电路板相距100μm或更小、50μm或更小、25μm或更小、或者10μm或更小。所述电子组件的所述第二表面与所述电路板物理接触。

所述导电特征并非贯通所述基板的厚度而形成。所述设备还包括多个电子组件，所述多个电子组件被配置在所述基板的第一侧的表面上。所述导电特征的所述第一端通过互连系统而电气连接至所述电子组件的相应连接元件。在所述导电特征与所述电路板的所述电触点电气接触的情况下，所述电路板和所述电子组件这两者被配置在所述基板的同一侧上。

所述导电特征中的一个或多个导电特征的第二端各自与所述基板的表面上所配置的相应电极物理接触。所述电极包括焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。各导电特征的第二端包括所述基板的表面上所形成的接触垫。所述导电特征中的一个或多个导电特征的第二端被布置成阵列。所述导电特征中的一个或多个导电特征的第二端定位在所述电子组件的边缘周围。所述电子组件的连接元件的间距与所述电路板的电触点的间距不同。

所述设备还包括支撑基板，所述支撑基板附装至所述基板以使得所述基板被配置在所述电子组件和所述支撑基板之间。所述支撑基板可释放地附装至所述基板。利用暂时接合材料来将所述支撑基板附装至所述基板。所述暂时接合材料具有响应于刺激的施加而改变的粘接性。所述基板包括柔性的材料。所述基板是可伸展的。所述电子组件包括柔性的材料。所述设备还包括粘接剂，所述粘接剂被配置在所述基板的表面上。

在一方面，一种组装件，包括：内插器基板，导电特征的多个集合形成在所述内插器基板的表面上，其中，各导电特征的至少一部分远离所述内插器基板而延伸，以及各导电特征延伸至与所述内插器基板的表面相距500μm或更小的高度；以及多个电子组件，其被配置在所述内插器基板的表面上，各电子组件与所述内插器基板的表面上所形成的导电特征的多个集合中的一个集合相对应，其中，针对各电子组件，所述电子组件的第一表面上的一个或多个连接元件各自电气连接至相应集合中的导电特征中的相应的导电特征的一端，所述电子组件的第二表面与所述内插器基板的表面相距500μm或更小，以及所述导电特征的高度大于或等于所述电子组件的所述第二表面与所述内插器基板的表面之间的间隔。

实施例可以包括以下特征中的一个或多个特征。

所述组装件还包括支撑基板，其中所述内插器基板被配置在所述支撑基板和所述多个电子组件之间。

在一方面，一种设备，包括：第一基板，其包括一个或多个电气连接特征；以及组装件，其包括：第二基板；导电特征，其形成在所述第二基板上，所述导电特征中的一个或多个导电特征电气连接至所述第一基板的相应电气连接特征；以及电子组件，其定位在所述第二基板的表面并且电气连接至所述导电特征中的一个或多个导电特征，所述第二基板的表面，其面向所述第一基板，其中所述第二基板的表面与所述第一基板之间的间隔为500μm或更小。

在一方面，一种设备，包括：第一基板，第一电气连接特征形成在所述第一基板的表面上；以及成型层，其包括成型材料内所密封的电子组件和导电元件，第二电气连接特征形成在所述电子组件的表面上，所述电子组件的所述第二电气连接特征通过所述导电元件而电气连接至所述第一基板的所述第一电气连接特征；所述电子组件的表面背向所述第一基板的表面。

实施例可以包括以下特征中的一个或多个特征。

所述设备还包括第二基板，所述第二基板附装至所述成型层以使得所述成型层定位在所述第一基板和所述第二基板之间。所述导电元件的至少一部分与所述第二基板的表面物理接触。所述导电元件包括第一导电特征和第二导电特征，所述第一导电特征沿着所述第二基板的表面形成，以及所述第二导电特征贯通所述成型层的厚度而形成。所述第二基板可释放地附装至所述成型层。利用暂时接合材料来将所述第二基板附装至所述成型层。所述暂时接合材料具有响应于刺激的施加而改变的粘接性。所述第二基板能够通过湿法蚀刻、干法蚀刻和机械移除中的一种或多种来从所述成型层移除。所述方法还包括第三基板，所述第三基板附装至所述第二基板以使得所述成型层和所述第二基板定位在所述第一基板和所述第三基板之间。所述第三基板可释放地附装至所述第二基板。利用暂时接合材料来将所述第三基板附装至所述第二基板。所述设备还包括第二导电元件，其贯通所述第二基板的厚度而形成并且电气连接至所述导电元件的所述部分。所述设备还包括第二电子组件，所述第二电子组件电气连接至所述第二导电元件，其中所述第二基板被配置在所述成型层和所述第二电子组件之间。所述设备还包括第二成型层，所述第二成型层被配置成所述成型层在所述第二成型层和所述第一基板之间，所述第二成型层包括成型材料内所密封的第二电子组件和第三导电元件，所述第二电子组件的第三电气连接特征形成在所述第二电子组件的表面上，所述电子组件的第三电子特征通过所述第三导电元件而电气连接至所述第二基板的所述第二导电元件。所述第二电子组件的表面背向第一成型层。

所述设备还包括第二基板，所述第二基板被配置成使得所述成型层在所述第一基板和所述第二基板之间，所述第二基板包括电气连接至所述第一基板的所述第一电气连接特征中的一个或多个第一电气连接特征的一个或多个第三电气连接特征。所述设备还包括第二电子组件，所述第二电子组件被配置在所述第二基板上并且电气连接至所述第三电气连接特征中的一个或多个第三电气连接特征。所述第三电气连接特征贯通所述第二基板的厚度而形成，以及所述第一基板的所述第一电气连接特征中的一个或多个第一电气连接特征贯通所述第一基板的厚度而形成。所述第一基板的表面面向所述第二基板，以及所述设备还包括第二电子组件，所述第二电子组件被配置在所述第一基板的第二表面上，所述第二电子组件电气连接至所述第三电气连接特征中的一个或多个第三电气连接特征。

所述电子组件的所述第二电气连接特征通过互连系统而连接至所述导电元件。

所述导电元件包括第一导电元件和第二导电元件。所述第一导电元件被定向成与所述成型层平行，以及所述第二导电元件被定向成与所述成型层垂直。所述第一导电特征的第一端与同所述电子组件的所述第二电气连接特征相接触的互连系统物理接触，以及所述第一导电特征的第二端与所述第二导电特征的第一端物理接触。所述第二导电特征的第二端包括互连结构。所述互连结构包括焊锡帽、焊锡球、支柱、螺柱、凸块、垫和导电颗粒中的一种或多种。所述互连结构包括导电粘接剂。所述互连结构与所述第一基板的所述第一电气连接特征物理接触。所述第二导电特征的第二端与所述成型层的下表面齐平。所述第二导电特征贯通所述成型层的厚度而形成。所述第一导电特征暴露于所述成型层的上表面上，所述上表面背向所述第一基板。所述第一导电特征的上表面与所述成型层的上表面共面。所述设备还包括第二电子组件，所述第二电子组件被配置在所述成型层的上表面上，其中所述第二电子组件的电气连接特征电气连接至暴露的第一导电特征。

所述电子组件包括超薄型电子组件。所述设备还包括底部填充剂，所述底部填充剂在所述成型层和所述第一基板之间的间隙内。所述设备还包括组装件，所述组装件包括第二电子组件，所述组装件被配置在所述成型层上以使得所述成型层定位在所述组装件和所述第一基板之间。所述成型层包括多个导电元件，以及所述第二电子组件通过导电元件而电气连接至所述第一基板。所述成型层包括所述成型材料内所密封的多个电子组件。所述多个电子组件被配置在所述导电元件和所述第一基板之间。

在一方面，一种设备包括：第一基板；成型层，其被配置在所述第一基板上以使得所述成型层的第一表面与所述第一基板相接触，所述成型层包括：电子组件，其被密封在成型材料内，所述电子组件具有电气连接特征，所述电气连接特征面向所述第一基板；以及导电元件，各导电元件电气连接至所述电子组件的相应电气连接特征；其中，所述导电元件的第一端暴露于所述成型层的第二表面处并且被布置成与电路板的电触点的布置相对应的布置。

实施例可以包括以下特征中的一个或多个特征。

所述电子组件包括超薄型电子组件。所述设备还包括第二基板，所述第二基板附装至所述第一基板以使得所述第一基板定位在所述成型层和所述第二基板之间。所述第二基板可释放地附装至所述第一基板。利用暂时接合材料来将所述第二基板附装至所述第一基板。所述第一基板可释放地附装至所述成型层。所述第一基板能够通过湿法蚀刻、干法蚀刻和机械移除中的一种或多种来从所述成型层移除。利用暂时接合材料来将所述第一基板附装至所述成型层。

所述设备还包括互连结构，所述互连结构通过物理和电气方式与所述导电元件的各第一端相接触。所述互连结构包括焊锡帽、焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。所述互连结构包括导电粘接剂。

所述导电元件的第二端通过物理和电气方式与各向异性导电粘接剂相接触，其中所述各向异性导电粘接剂与所述电子组件的电气连接特征电气接触。各导电元件包括所述第一基板的表面上所形成的第一部分、以及贯通所述成型层的厚度所形成的第二部分。所述设备还包括互连结构，所述互连结构被配置在各导电元件的第一端处。所述设备还包括第二导电元件，所述第二导电元件贯通所述第一基板的厚度而形成并且电气连接至所述成型层的所述导电元件中的至少一个导电元件。所述设备还包括第二电子组件，所述第二电子组件电气连接至所述第二导电元件，其中所述第一基板被配置在所述成型层和所述第二电子组件之间。

在一方面，一种设备包括：成型层，其包括：电子组件，其被密封在成型材料内，所述电子组件具有电气连接特征，所述电气连接特征面向所述成型层的第一表面；以及导电元件，各导电元件电气连接至电子组件的相应电气连接特征；其中，所述导电元件的第一端暴露于所述成型层的第二表面处并且被布置成与电路板的电触点的布置相对应的布置。

实施例可以包括以下特征中的一个或多个特征。

各导电元件的一部分暴露于所述成型层的所述第一表面处。所述设备还包括第二电子组件，所述第二电子组件被配置在所述成型层的所述第一表面上。所述第二电子组件电气连接至所述导电元件的暴露部分中的一个或多个暴露部分。所述第二电子组件包括无源组件、电池和传感器中的一个或多个。所述设备还包括互连结构，所述互连结构通过物理和电气方式与所述导电元件的所述第一端中的各第一端相接触。所述互连结构包括焊锡帽、焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。所述互连结构包括导电粘接剂。所述导电元件的第二端通过物理和电气方式与各向异性导电粘接剂相接触，其中所述各向异性导电粘接剂与所述电子组件的电气连接特征电气接触。所述设备还包括第二成型层，所述第二成型层被配置成面向所述成型层的第一表面，所述第二成型层包括：第二电子组件，其被密封在成型材料内，所述第二电子组件具有第二电气连接特征，所述第二电气连接特征面向所述第二成型层的第一表面；以及第二导电元件，各第二导电元件的第二端电气连接至所述电子组件的相应第二电气连接特征；其中，所述第二导电元件的第一端暴露于所述第二成型层的第二表面处并且被布置成与所述导电元件的暴露部分的布置相对应的布置。

在一方面，一种设备包括：成型层，其包括：多个电子组件，其被密封在成型材料内，各电子组件具有面向所述成型层的第一表面的电气连接特征；以及导电元件的多个集合，各集合与所述电子组件中的一个电子组件相对应，集合中的各导电元件电气连接至相应电子组件的相应电气连接特征；其中所述导电元件的第一端暴露于所述成型层的第二表面处。

实施例可以包括以下特征中的一个或多个特征。

所述设备还包括基板，其中所述成型层被配置在所述基板上以使得所述成型层的所述第一表面与所述基板相接触。所述设备还包括支撑基板，其中所述基板被配置在所述支撑基板上以使得所述基板在所述支撑基板和所述成型层之间。

所述设备还包括多个互连结构，各互连结构通过物理和电气的方式与导电元件的相应集合的第一端相接触。各互连结构包括焊锡帽、焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。

所述设备还包括第二电子组件，所述第二电子组件被配置在所述成型层的所述第一表面上。所述第二电子组件与导电元件的一个集合中的至少一个导电元件电气接触。所述设备还包括多个第二电子组件，所述多个第二电子组件被配置在所述成型层的所述第一表面上，各第二电子组件与导电元件的相应集合中的至少一个导电元件电气接触。所述第二电子组件包括无源组件、电池和传感器中的一个或多个。

在一方面，一种方法包括：将内插器基板附装至支撑基板，其中导电特征的多个集合形成在所述内插器基板的表面上；将多个电子组件中的各电子组件电气连接至导电特征的相应集合；在所述内插器基板的表面上形成成型层，所述成型层包括覆盖所述电子组件和导电特征的集合的密封剂；使所述成型层薄化以暴露所述导电特征的各端，其中使所述成型层薄化包括使所述电子组件薄化；以及将薄化后的成型层分离成多个封装，各封装包括所述电子组件中的至少一个电子组件、以及导电特征的相应集合。

实施例可以包括以下特征中的一个或多个特征。

使所述电子组件薄化包括形成超薄型电子组件。所述方法还包括在一个或多个导电特征中的各导电特征的暴露端处形成互连结构。所述互连结构包括焊锡帽、焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。所述方法还包括利用暂时接合材料来将所述内插器基板附装至所述支撑基板。

所述方法还包括将所述封装中的一个封装连接至装置基板。将所述封装连接至所述装置基板包括将所述封装的所述导电特征电气连接至所述装置基板的各电气连接特征。所述方法还包括从所连接的封装的内插器基板移除所述支撑基板。

将薄化后的成型层分离成多个封装包括：切割所述内插器基板和所述支撑基板以使得各封装包括所述内插器基板的一部分和所述支撑基板的一部分。所述方法还包括将所述封装中的一个封装连接至装置基板并且将所述支撑基板的所述部分从所连接的封装的所述内插器基板的所述部分移除。将所述封装连接至所述装置基板包括将所述封装定向成使得所述电子组件在所述内插器基板的所述部分与所述装置基板之间。所述方法还包括将第二成型层组装到所述内插器基板的所述部分上，所述第二成型层包括成型材料内所密封的第二电子组件。组装所述第二成型层包括将所述第二电子组件电气连接至贯通所述内插器基板的所述部分的厚度而形成的导电特征。

所述方法还包括在使所述成型层薄化之后从所述内插器基板移除所述支撑基板。将薄化后的成型层分离成多个封装包括将所述内插器基板切割成使得各封装包括所述内插器基板的一部分。所述方法还包括将所述封装中的一个封装连接至装置基板，以使得所述电子组件在所述内插器基板的所述部分与所述装置基板之间。所述方法还包括将第二成型层组装到所述内插器基板的所述部分上，所述第二成型层包括成型材料内所密封的第二电子组件。所述方法还包括组装所述第二成型层，包括将所述第二电子组件电气连接至贯通所述内插器基板的厚度而形成的导电特征。

所述方法还包括在形成所述成型层之后从所述内插器基板移除所述支撑基板。所述方法还包括从所述成型层移除所述内插器基板。所述方法还包括通过湿法蚀刻、干法蚀刻和机械移除中的一种或多种来移除所述内插器基板。所述方法还包括将所述成型层附装至第二支撑基板。使所述成型层薄化包括使附装至所述第二支撑基板的成型层薄化。将薄化后的成型层分离成多个封装包括将所述第二支撑基板切割成使得各封装包括所述第二支撑基板的一部分。所述方法还包括将所述封装中的一个封装连接至装置基板，以使得所述电子组件在所述第二支撑基板的所述部分和所述装置基板之间。所述方法还包括从所连接的封装移除所述第二支撑基板的所述部分。在移除所述第二支撑基板的所述部分的情况下，所述电子组件的一个或多个电气连接特征暴露于所述电子组件的背向所述装置基板的表面上。所述方法还包括将一个或多个第二电子组件组装到所述电子组件的背向所述装置基板的表面上。所述方法还包括将第二成型层组装到所述成型层上，所述第二成型层包括成型材料内所密封的第二电子组件。组装所述第二成型层包括将所述第二电子组件电气连接至所述成型层中的一个或多个导电特征。所述方法还包括从薄化后的成型层移除所述第二支撑基板。在移除所述第二支撑基板的情况下，所述导电特征的各端暴露于所述成型层的第一表面上，并且所述电子组件的一个或多个电气连接特征暴露于所述成型层的第二表面上。所述方法还包括将一个或多个第二电子组件组装到所述成型层的所述第二表面上。所述方法还包括将第二成型层组装到所述成型层上，所述第二成型层包括成型材料内所密封的第二电子组件。所述方法还包括组装所述第二成型层，包括将所述第二电子组件电气连接至所述成型层中的一个或多个导电特征。组装所述第二电子组件包括将所述第二电子组件电气连接至所述成型层的所述第二表面上所暴露的所述电气连接特征中的至少一个电气连接特征。所述方法还包括将所述封装中的一个封装连接至装置基板，以使得该封装的成型层的第一表面面向所述装置基板。

概括地使用术语“分立组件”以例如包括要成为产品或电子装置(例如，电子的、机电的、或光电的组件、模块或系统)的一部分的任意单元，例如在半导体材料的一部分上形成有电路的任意半导体材料。

根据以下描述以及权利要求，其它方面、特征、实现方式和优点将变得清楚。

附图说明

图1是集成电路封装的图。

图2A和2B分别是集成电路封装的侧视图和俯视图。

图3是流程图。

图4A～4C是集成电路封装的图。

图5～8是集成电路封装的制造和组装的图。

图9A和9B分别是集成电路封装的侧视图和俯视图。

图10和11是集成电路封装的图。

图12是集成电路封装的图。

图13是流程图。

图14～17是集成电路封装的图。

图18是内插器组装件的图。

图19A～19C是三维集成电路封装的图。

图20～24是集成电路封装的制造和组装的图。

图25和26是集成电路封装的组装的图。

具体实施方式

这里描述了用以将电子组件连接至诸如印刷电路板等的基板的方法。尽管本说明书有时是指印刷电路板，但是应该理解，也可以使用其它基板。一个或多个电子组件电气连接至内插器或形成在内插器上，并且内插器电气连接至印刷电路板，使得一个或多个电子组件定位在内插器和印刷电路板之间。这种布置使得一个或多个电子组件的电触点的布置(例如，高分辨率电触点的密集阵列)能够与印刷电路板上的电触点的不同布置(例如，较低分辨率电触点的较不密集阵列)相连接。在这种布置中，所有电路可以形成在内插器的同一侧上，从而允许信号线的长度减小，这又减小了寄生电容和电阻并改进了器件性能。另外，由于所有电路形成在内插器的同一侧上，因此可以在无需贯通内插器的主体而形成的通孔的情况下创建封装，这可以有助于更直接的制造和更可靠的封装。

在一些示例中，电子组件可以是分立组件，其单独地且独立于内插器而制造、被配置在内插器的表面上、并且电气连接至内插器。分立组件的示例可以包括半导体裸片，其中该半导体裸片包括一个或多个集成电路、诸如电阻器、电容器、电感器等的无源组件、传感器、微机电(MEMS)器件、发光二极管(LED)、电源、化学或生物感测元件或其它示例、或它们中的任意两个或更多个的组合。

在一些示例中，电子组件可以形成在内插器的表面上。在一些情况下，内插器的表面上的导电特征可被配置为特定几何形状以形成电子组件(例如，平面电容器、滤波器、或其它类型的电子组件)。在一些情况下，可以通过诸如直接写入或丝网印刷等的添加方法来在内插器的表面上形成电子组件(例如，以形成印刷晶体管或其它类型的印刷电子组件)。

在一些示例中，电子组件可以在内插器的制造期间嵌入到内插器的主体中，使得电子组件形成内插器的主要部分。

参考图1，在已知的安装技术中，包括电子组件102的集成电路(IC)封装100被安装在印刷电路板110上。电子组件102以面朝下的定向安装，这意味着电子组件102上的接合垫104面向印刷电路板110。电子组件102和印刷电路板110之间所配置的内插器106用于将电子组件102上的接合垫104电气连接至印刷电路板上的诸如接触垫108等的电气连接特征。

电子组件102上的接合垫104的间距和线/空间分辨率可以反映电子组件102中的电路的间距和线/空间分辨率。间距是指诸如接合垫等的重复特征的图案中的两个相邻特征中的相同点之间的距离。间距可被视为特征(例如，接合垫)的宽度与该特征的一侧的用于将该特征与相邻特征分离开的空间(例如，由诸如绝缘体等的材料填充的空间)的宽度的总和。线/空间分辨率是指印刷电路板上的诸如导体线等的最小特征的大小和间隔。最小特征的大小可以近似等于最小线间隔。具有大的线宽度和大的线间隔的特征被称为具有粗线/空间分辨率；具有小的线宽度和小的线间隔的特征被称为具有细线/空间分辨率。有时，电子组件102上的接合垫104的间距与电子组件102要连接至的印刷电路板110上的接触垫108的间距不匹配。例如，一些集成电路可以达到10微米的间距，但是印刷电路板可能没有具有相同间距的接触垫108。例如，与电子组件上的接合垫104相比，印刷电路板上的接触垫108通常更大并且间距较不紧密。

内插器106使得电子组件102即使在该电子组件102上的接合垫104的间距与印刷电路板110上的接触垫108的间距之间不匹配的情况下也能够电气连接至印刷电路板110。在图1的示例中，电子组件102被配置在内插器106的上表面112上，并且内插器106被配置在印刷电路板110的上表面上。上表面是指内插器106的背向印刷电路板110的表面。贯通内插器的主体114而形成的电路(例如，导体)使得电子组件102能够电气连接至内插器106的下表面118上所形成的界面电极116，其中该界面电极116可以接触印刷电路板上的接触垫108。下表面是指内插器106的面向印刷电路板110的表面。

再分布层(RDL)120被配置在内插器106的上表面112上，或者形成多层内插器的内层。再分布层120由诸如铝、铜、金、银或其它导电材料、或者它们中的任意两种或更多种的组合等的导电材料形成。再分布层120包括诸如导电线122等的多个细分辨率导电特征。各导电线122被定位成使得：导电线的一端与电子组件上的接合垫104中的相应的一个接合垫104对准，而另一端形成RDL接触垫124。RDL接触垫124的间距可以大于电子组件102的接合垫104的间距。例如，接合垫104的宽度可以在约10μm和大约1,000μm之间，并且接合垫104的间距可以在约20μm和约2,000μm之间。

各RDL接触垫124电气连接至贯通内插器106的主体114的厚度而形成的导电垂直互连结构126(有时称为通孔126)。广泛地使用术语“通孔”以例如包括用于将基板的上表面上的组件电气连接至基板的下表面上的组件的任何垂直互连件。各通孔126将内插器106的上表面112上所形成的RDL接触垫124中的一个接触垫124连接至内插器的下表面118上所形成的界面电极116中的相应一个界面电极116。界面电极116可以例如是焊锡球、支柱、螺柱、凸块、垫、导电颗粒或其它电极结构。各界面电极116接触印刷电路板110上的相应接触垫108。作为结果，建立了从电子组件102上的各接合垫104经由内插器106的厚度直到印刷电路板110上的相应接触垫108的电气连接。

IC封装100可以通过诸如非导电聚合物(例如，诸如环氧树脂等的热固性聚合物)等的底部填充层128而固定至印刷电路板110。底部填充层128可以帮助解决由硅裸片或内插器与IC封装所附装至的印刷电路板之间的热膨胀系数(CTE)不匹配所引起的热机械问题。电子组件102和内插器106可被包装或密封在诸如塑料壳或陶瓷壳等的保护壳130中，其中该保护壳130可以为电子组件102和内插器106的电路提供机械或环境保护。

参见图2A(侧视图)和2B(俯视图)，在IC封装200中，电子组件202被安装在印刷电路板210上。倒置内插器206将电子组件202上的诸如接合垫204等的导电特征电气连接至印刷电路板210上的诸如接触垫208等的电气连接特征，从而在电子组件202和印刷电路板210之间产生电气连接。在图2A和2B的示例中，电子组件202被示出为分立组件。在一些示例中，电子组件202可以形成在倒置内插器206的表面上，或者嵌入在倒置内插器206的主体214内。在一些示例中，倒置内插器206可以在多个电子组件202和印刷电路板210之间产生电气连接。

倒置内插器206可以由硅、玻璃、有机材料或与集成电路互连和封装技术兼容的其它材料形成。倒置内插器206所用的有机材料的示例可以包括诸如聚酰亚胺(PI)、聚四氟乙烯(PTFE)、聚乙烯(PET)等的聚合物、诸如常用于印刷电路板制造的玻璃增强环氧树脂层压片材等的复合材料、或者它们中的任意两种或更多种的组合。在倒置内插器206中，内插器的同一表面(例如，内插器206的下表面218)面向电子组件202和印刷电路板210这两者。在这种布置中，电子组件定位在倒置内插器206和印刷电路板210之间的间隙215中。倒置内插器206的存在使得电子组件202即使在该电子组件202上的接合垫204的尺寸与印刷电路板210上的接触垫208的尺寸之间存在不匹配的情况下也能够电气连接至印刷电路板210。

再分布层220被配置在倒置内插器206的下表面218上，其中下表面218是面向电子组件202和印刷电路板210这两者的同一表面。再分布层220包括诸如导电线222等的多个细分辨率导电特征，其中各导电特征将电子组件202上的接合垫204中的一个接合垫204连接至相应的RDL接触垫224。在一些示例中，接合垫204可以包括凸块，并且导电线222将接合垫204的凸块连接至相应的RDL接触垫224。为了使电子组件202上的接合垫204或接合垫204的凸块接触再分布层220，电子组件202以面朝上的定向配置，使得电子组件202上的接合垫204背向印刷电路板220。

在一些示例中，RDL接触垫224可以被配置为朝向内插器206的周边，从而得到导电线222的扇出设计。在该布置中，接触垫224位于电子组件202的边缘周围，使得电子组件在由接触垫224限定的形状内。在一些示例中，RDL接触垫可以形成为其它布置，诸如被布置成阵列。因此，再分布层用作信号路由结构，其将来自电子组件202的接合垫204的信号路由到其它位置。在一些示例中，RDL接触垫224可以形成为与印刷电路板210上的接触垫208的布置对准的布置。

各RDL接触垫224可以通过物理和电气的方式与诸如焊锡球、支柱、螺柱、凸块、垫或其它电极结构等的相应界面电极216直接接触。各界面电极216接触印刷电路板210上的相应接触垫208。作为结果，建立了从电子组件202上的接合垫204到印刷电路板210上的相应接触垫208的电气连接。

在图2的IC封装200中，在不使用通过倒置内插器206的主体214的通孔的情况下实现电子组件202和印刷电路板210之间的电气连接。相反，通过全部形成在倒置内插器206的同一表面(例如，下表面218)上的电路来实现电气连接。不存在通孔使得能够使用更直接的制造工艺(例如，在不使用用于形成通过内插器的主体214的通孔的光刻和蚀刻工艺步骤的情况下)来制造IC封装200，从而降低制造成本。另外，在不存在通孔的情况下在倒置内插器206的同一表面上形成所有电路可以得到更可靠的IC封装200。

在倒置内插器206的同一表面上形成所有电路还减小了电子组件202上的接合垫与印刷电路板210上的相应接触垫208之间的信号线的长度。作为结果，减小了沿信号线的寄生电容和电阻，因此可以增强IC封装200的性能。

IC封装200可以通过诸如非导电环氧树脂等的底部填充层228而固定至印刷电路板210。在一些示例中，倒置内插器206可被包装或密封在诸如塑料壳或陶瓷壳等的保护壳230中，其中该保护壳230可以提供机械或环境保护。然而，由于电子组件202和倒置内插器206的电路已被其邻近倒置内插器206的下表面218的位置所保护，因此这种保护壳可以是可选的。不存在保护壳可以使得能够以更少的工艺步骤和更少的材料制来制造IC封装200，因此制造可以更高效且更便宜。

在一些示例中，如果电子组件202的高度满足诸如电子组件202的高度加上接合垫204以及电子组件202和印刷电路板210之间的任何期望空隙等于或小于倒置内插器206的下表面218与印刷电路板210之间的间隔(称为悬空高度)等的标准，则可以对使用倒置内插器206的IC封装200进行组装。例如，电子组件202的厚度可以具有不大于电极216的厚度和印刷电路板210的接触垫208的厚度(其小于接合垫204的高度)的组合的厚度。在具体示例中，如果在将倒置内插器206接合至印刷电路板210之后的预期悬空高度是50μm，则IC封装200可以与小于约50μm厚、小于约40μm厚、小于约30μm厚、小于约25μm厚、小于约20μm厚、小于约10μm厚、或小于约5μm厚的电子组件兼容。

在一些示例中，与根据IC封装100来组装相同厚度的组件的情况相比，在图2所示的配置中，IC封装200的总高度可以较小。在IC封装200中，电子组件202被配置在倒置内插器206的下表面218和印刷电路板210之间的空间内，其中该空间即使在不存在电子组件202的情况下也存在。与此相对，在IC封装100中，电子组件102被配置在内插器106的上表面112上，从而使IC封装100的高度增加至少等于电子组件102的厚度的量。因此，IC封装200的低轮廓使得该IC封装200能够用于较薄组件所适合的应用中。

在图2的示例中，倒置内插器206的电路(诸如再分布层220和界面电极216等)形成在倒置内插器206的下表面218上。例如，再分布层220可以通过诸如电镀、蚀刻、薄膜处理技术、厚膜处理技术、直接写入等的沉积技术或者与在基板上形成图案化导体兼容的其它技术来形成。

在一些示例中，倒置内插器206的一些或全部电路(诸如再分布层220等)可以嵌入在倒置内插器206的主体214内。例如，如果完整的电路形成在内插器的下表面上，则将一些或全部电路嵌入在倒置内插器206的主体214内可以是有用的，因而在内插器的表面上不允许足以产生没有导电线交叉的导体网络的空间。在示例中，再分布层220的一部分被埋在内插器的主体214中并且通过盲孔进入。在一些示例中，如果垫204被布置成阵列图案以允许进入内垫，则可以使用掩埋的再分布层。

在一些示例中，附加电子组件可被配置或形成在倒置内插器206的下表面218、上表面212或这两者上，或者可以嵌入在倒置内插器206的主体214内。

在一些示例中，多个电子组件202可以经由通过单个倒置内插器206的电气连接而电气连接至印刷电路板210。例如，多个电子组件202可以位于倒置内插器206和印刷电路板210之间。在一些情况下，一个或多个电子组件202可以位于倒置内插器206和印刷电路板210之间，并且一个或多个电子组件可以安装在倒置内插器206的上表面212上。在一些情况下，一个或多个电子组件可以嵌入在倒置内插器206的主体214内。嵌入是指形成在主体214的材料内。

参考图3，在组装具有倒置内插器的IC封装(诸如IC封装200等)的示例性方法中，电子组件上的接合垫各自电气连接至倒置内插器的下表面上的相应导电线(600)。例如，可以使用焊接、粘接剂接合、热压接合、超声或热超声接合、扩散接合、或其它技术、或它们中的任意两种或更多种的组合来进行连接。各导电线终止于接触垫，其中该接触垫与倒置内插器的下表面上所配置的相应界面电极电气接触。在一些示例中，导电线的接触垫可以与倒置内插器的相应界面电极直接物理接触。在一些示例中，接触垫可以经由诸如导电粘接剂等的中间导体与界面电极电气接触。

界面电极各自电气连接至印刷电路板上的相应接触垫(602)，从而在电子组件和印刷电路板之间建立连接。例如，可以使用焊接、粘接剂接合、热压接合、超声或热超声接合、扩散接合或其它技术、或它们中的任意两种或更多种的组合来进行连接。IC封装例如使用诸如非导电环氧树脂等的底部填充层来固定至印刷电路板(604)。

参考图4A，在IC封装250中，电子组件252安装在印刷电路板260上。倒置内插器基板256将电子组件252上的导电特征(诸如接合垫或接合垫上的凸块等)电气连接至印刷电路板260上的电气连接特征。IC封装被定向成使得倒置内插器基板256的下表面面向电子组件252和印刷电路板260这两者。

在IC封装250中，电子组件252上的接合垫与互连系统258电气接触。互连系统258可以是粘接剂，诸如各向异性导电粘接剂、各向同性导电粘接剂、导电粘接剂等。互连系统258可以是通过焊接、粘接剂接合、超声或热超声接合、热压接合、扩散接合或其它技术、或它们中的任意两种或更多种的组合而形成的互连。

互连系统258又与再分布结构262电气接触。再分布结构是指诸如金属导体等的导体网络，该导体网络对电子组件上的接合垫进行再分布并且将来自电子组件的电信号传导至印刷电路板。再分布结构可以是三维结构，该三维结构具有沿多个方向定向的导体，诸如被定向成与内插器基板256的表面基本上平行的导体以及被定向成与内插器基板256的表面基本上垂直的导体等。再分布结构262中的被定向成与内插器基板256的表面基本上垂直的导体被定向成远离而不是通过内插器基板256。

再分布结构262可以包括多个导电特征。再分布结构262中的各导电特征与电极结构264的相应导电特征电气接触。电极结构264中的各导电特征的端266被配置为与印刷电路板260上的相应电气连接特征(诸如导电垫、或者如焊锡球、支柱、螺柱、凸块或其它电极结构等的电极结构等)电气接触。结果，在电子组件252上的接合垫和印刷电路板260上的相应电气连接特征之间建立电气连接。在一些示例中，电极结构264的一个导电特征的端266可以与印刷电路板260上的相应电气连接特征直接物理接触。例如，可以通过超声或热超声接合、热压接合、扩散接合或其它技术、或它们中的任意两种或更多种的组合来进行连接。在一些示例中，电极结构264的一个导电特征的端266可以经由中间导体(例如，通过焊接、粘接剂接合、引线接合或其它技术、或者它们中的任意两种或更多种的组合而形成的导体)来与相应的电气连接特征电气接触。

在一些示例中，再分布结构262的导电特征被定向为与倒置内插器基板256的下表面基本上平行，并且电极结构264的导电特征被定向成与倒置内插器基板256的下表面基本上垂直。电极结构264的导电特征可以被形成为与印刷电路板260上的电气连接特征的布置对准的布置。

在一些示例中，密封剂268至少部分地包围电子组件252、再分布结构262和电极结构264。密封剂可以例如是非导电聚合物，诸如液体或膜聚合物(例如，环氧树脂、硅树脂、聚酰亚胺或其它聚合物)等。在一些示例中，电极结构264的导电特征的端266可以延伸超出密封剂的下表面，以提供与印刷电路板260的接触点。在一些示例中，电极结构264的导电特征的端266可以与密封剂的下表面齐平。在一些示例中，不存在密封剂。

在一些示例中，再分布结构262和电极结构264由诸如铝、铜、银、金、锡、基于这些金属的合金、或其它导电材料等的相同材料形成(例如，如图4C所示)。例如，再分布结构262和电极结构264可以是诸如导电架(例如，引线架)等的单个一体导电特征。在一些示例中，再分布结构262由与电极结构264不同的材料形成。例如，再分布结构可以是包括诸如导电线等的多个细分辨率导电特征的再分布层(例如，诸如图2A的再分布层220等)，并且电极结构可以包括焊锡球、支柱、螺柱、凸块、垫或其它电极结构(例如，诸如图2A的界面电极216等)。

在一些示例中，IC封装252具有等于或小于电极结构264的高度的高度。在一些示例中，IC封装252和互连系统258的高度之和等于或小于再分布结构262和电极结构264的高度之和。

参考图4B，在一些示例中，如果电子组件252的高度满足诸如电子组件252的高度加上再分布结构262以及电子组件252与印刷电路板260之间的任何期望空隙等于或小于内插器256的下表面与印刷电路板260之间的悬空高度等的标准，则可以组装IC封装250。

参考图4C，在一些示例中，用于将电子组件252'安装到印刷电路板(未示出)上的内插器结构250'在改内插器结构250'的上表面上不包括基板。在这种配置中，再分布结构262'的上表面暴露并与密封剂268'的上表面共面。这种暴露可以提供在内插器结构250'上组装附加组件的机会，从而增加电子器件封装密度。这种暴露可以允许包括附加组件，诸如无源电子组件(例如，电阻器、电容器、滤波器或其它无源组件)、电池、传感器、微机电系统、或连接器、或其它组件等。这种暴露可以为用户可连接的组件(诸如显示器、光电组件、触摸传感器、开关、指纹检测器或其它组件等)提供暴露区域。

在图4C的示例中，再分布结构262'和电极结构264'由相同的材料形成，并形成诸如导电架(例如，引线架)等的单个一体结构。在一些示例中，再分布结构262'和电极结构264'可以由不同的材料形成。

IC封装250、250'可以是刚性结构或柔性结构，诸如包含柔性电子组件的结构等。

在一些示例中，IC封装252'具有等于或小于电极结构264'的高度的高度。在一些示例中，IC封装252'和互连系统258'的高度之和等于或小于再分布结构262'和电极结构264'的高度之和。

参考图5，在制造和组装IC封装(诸如图4A的IC封装250等)的示例性方法中，提供了包括多个内插器452的内插器基板450(481)。各内插器452包括再分布结构454和电极结构456，诸如抬升接合垫等。在所示的示例中，再分布结构454和电极结构456由相同的材料形成；在一些示例中，再分布结构和电极结构456可以由不同的材料形成，诸如形成导电架等。

在一些示例中，再分布结构454和电极结构456可以直接制造在内插器基板450上。在一些示例中，再分布结构454和电极结构456可以单独地制造并附装至内插器基板450。在一些示例中，再分布结构454可以直接制造在内插器基板450上，并且电极结构456可以单独地制造、然后附装至内插器基板450。再分布结构454和电极结构456可以使用相同的工艺或者使用不同的工艺制造。

还提供了多个超薄型电子组件458，诸如带凸块的裸片等。超薄型是指最大厚度为50μm或更小、40μm或更小、30μm或更小、25μm或更小、20μm或更小、10μm或更小、或者5μm或更小。超薄型电子组件458可被薄化和切割，例如如PCT申请PCT/US2017/013216中所述，其内容通过引用而整体并入于此。带凸块是指在电子组件的接触垫上形成小的导电凸块。

使用诸如接触式组装方法(例如，取放方法)或非接触式组装方法(例如，热机械选择性激光辅助裸片转移(tmSLADT))等的裸片组装方法来将各电子组件458组装到相应的内插器452中(483)。PCT申请WO2012/142177、WO2016/022528、PCT/US2017/013216中进一步描述了tmSLADT，所有这些文献的内容通过引用而整体并入于此。电子组件458上的凸块电气连接至内插器452的再分布结构454的相应导电特征。再分布结构454的各导电特征电气连接至电极结构456的相应导电特征(例如，抬升接合垫)。

在一些示例中，电子组件458上的接合垫与再分布结构454的相应导电特征直接物理接触。例如，可以使用超声或热超声接合、热压接合、扩散接合或其它技术、或它们中的任意两种或更多种的组合来进行连接。在一些示例中，电子组件458上的接合垫经由中间导体(诸如通过焊接、粘接剂接合、引线接合或其它技术、或者它们中的任意两种或更多种的组合而形成的中间导体等)来与再分布结构454的导电特征电气接触。

例如，使用诸如叶片切割、激光切割、等离子体切割、湿法蚀刻或其它切割技术、或者它们中的任意两种或更多种的组合等的方法来将内插器上的电子组件的组装件切割成封装463(485)。各封装包括单个内插器452及其相应的电子组件458。例如，可以将堆叠放置在切割带467上以进行切割。

使用各种互连方法中的任一种将个体封装463接合至诸如印刷电路板等的装置基板466(487)。例如，可以使用取放方法将封装464转移到装置基板466上。使用焊接、粘接剂接合、超声或热超声接合、热压接合、扩散接合或其它技术、或者它们中的任意两种或更多种的组合来将内插器的电极结构456的导电特征(例如，抬升接合垫)连接至装置基板466上的相应导电特征。这种接合建立了从电子组件458上的接合垫通过抬升电极结构456到装置基板466上的导电特征的电气连接。

参考图6，在组装IC封装(诸如IC封装250等)的示例性方法中，提供了包括多个内插器452的内插器基板450(480)。各内插器452包括再分布结构454和电极结构456，诸如抬升接合垫等。还提供了多个超薄型电子组件458，诸如带凸块的裸片等。

利用暂时接合材料462将内插器基板450附装至支撑基板460(482)。暂时接合材料462在支撑基板460和内插器基板450之间提供粘接性，该暂时接合材料462可在施加刺激(诸如紫外(UV)光、热、正常或剪切机械力或其它刺激、或它们中的任意两种或更多种的组合)时被释放。在暴露于热时释放的暂时接合材料的示例例如包括Valtech的Heat Release Epoxy System(热释放环氧树脂系统)或者Logitech的OCON-196Thin FilmBonding Wax(薄膜接合蜡)等。在暴露于UV光时释放的暂时接合材料的示例例如包括具有在暴露于UV光时改变化学结构的光官能团的聚合物。在PCT申请PCT/US2017/013216中提供了暂时接合材料的其它示例，其内容通过引用而全文并入于此。

使用诸如接触式组装方法(例如，取放方法)或非接触式组装方法(例如，tmSLADT)等的裸片组装方法来将各电子组件458组装到相应的内插器452中。电子组件458上的接合垫电气连接至内插器452的再分布结构的相应导电特征，并且再分布结构454的各导电特征电气连接至电极结构456的相应导电特征(例如，抬升接合垫)。在一些示例中，电子组件458上的接合垫可以与再分布结构454的相应导电特征直接物理接触。在一些示例中，接合垫可以经由中间导体(诸如导电粘接剂等)与再分布结构454的相应导电特征电气接触。

将由组装了内插器452和电子组件458的支撑基板460形成的堆叠切割成封装464(484)，各封装包括支撑基板460的位于单个内插器452下面的部分以及该单个内插器452的相应电子组件458。例如，可以将堆叠放置在切割带467上以进行切割。

使个体封装464接合至诸如印刷电路板等的装置基板466(486)。内插器的电极结构456的导电特征(例如，抬升接合垫)连接至装置基板466上的相应导电特征，以建立从电子组件458上的接合垫通过电极结构456到装置基板466上的导电特征的电气连接。

移除支撑基板460(488)。例如，可以施加刺激(诸如热、UV光、正常力或剪切力、或其它类型的刺激等)，以引起暂时接合材料的释放。暂时接合材料也被移除，从而在所连接的电子组件458组装在装置基板上的状态下留下内插器452。在一些示例中，可以添加诸如非导电聚合物(例如，环氧树脂)等的底部填充剂，以填充内插器452和装置基板466之间的空间。

图7示出用以组装具有厚密封层的IC封装(诸如IC封装250等)的示例性方法。提供包括多个内插器552的内插器基板550(580)。各内插器552包括再分布结构554和电极结构556，诸如抬升接合垫等。还提供了多个超薄型电子组件558，诸如带凸块的裸片等。

利用暂时接合材料562将内插器基板550附装至支撑基板560，并且将各电子组件558组装到相应的内插器552中(582)。提供一层密封剂564以覆盖内插器552和电子组件558(584)。密封剂564可以是可固化液体、层压到内插器基板550上的膜、或者熔化以形成密封剂层的粉末。在沉积之后，例如通过干法蚀刻或湿法蚀刻或其它方法来减小密封剂厚度，以暴露内插器552的接合垫556(586)。

密封内插器组装件的组装根据以上结合图6所述的步骤484～488进行。

图8示出用以组装具有薄密封层的IC封装(诸如IC封装250等)的示例性方法。提供包括多个内插器652的内插器基板650(680)。各内插器652包括再分布结构654和电极结构656，诸如抬升接合垫等。还提供了多个超薄型电子组件658，诸如带凸块的裸片等。

将各电子组件658组装到相应的内插器652中(682)。提供一层可固化液体密封剂664以覆盖内插器652至期望厚度(684)，诸如小于内插器652的抬升接合垫656的高度的厚度等。密封剂被固化，并且密封内插器组装件的组装根据以上结合图5所述的步骤485～487进行。

参见图9A(侧视图)和9B(俯视图)，在柔性混合电子器件(FHE)封装300中，柔性固态电子组件302以面朝上的定向安装在柔性电路板310上。柔性电子组件302可以具有小于约50μm、小于约40μm、小于约30μm、小于约25μm、小于约20μm、小于约10μm、或小于约5μm的厚度。柔性是指能够弯曲而不会破坏并损害其功能。

柔性倒置内插器306(有时称为柔性内插器)将柔性电子组件302上的导电特征(诸如接合垫304等)电气连接至柔性电路板310上的电气连接特征308，从而在柔性电子组件302和柔性电路板310之间产生电气连接。电气连接特征可以是通过印刷、蚀刻、电镀、沉积或其它基板处理技术、或者它们中的任意两种或更多种的组合而形成的导体。在图9A和9B的示例中，柔性电子组件302被示出为分立组件。在一些示例中，柔性电子组件302可以形成在柔性内插器306的表面上或者嵌入在柔性内插器306的主体314内。在一些示例中，柔性内插器306可以在多个柔性电子组件302和柔性电路板310之间创建电气连接。柔性内插器306可以由诸如聚合物(例如，聚酰亚胺(PI)、聚四氟乙烯(PTFE)、聚乙烯(PET)或其它类型的聚合物)等的柔性材料形成。在柔性内插器306中，内插器的同一表面(例如，内插器306的下表面318)面向柔性电子组件302和柔性电路板310这两者，从而在无需通过柔性内插器306的主体314的电路的情况下实现柔性电子组件302和柔性电路板310之间的电气连接。在这种布置中，柔性电子组件302位于柔性内插器306和柔性电路板310之间。

再分布层320被配置在柔性内插器306的下表面318上。再分布层320包括诸如导电线322等的多个细分辨率导电特征，其中各导电特征将柔性电子组件302上的接合垫304中的一个接合垫304连接至相应的RDL接触垫324。在图9A和9B的示例中，RDL接触垫324被配置为朝向柔性内插器306的周边，从而得到导电线322的扇出设计。在该布置中，接触垫324位于电子组件302的边缘周围，使得电子组件位于由接触垫324限定的形状内。在一些示例中，RDL接触垫324可以形成为其它布置。例如，参考图10，在示例中，RDL接触垫324可以形成为区域阵列图案(有时也称为连接盘网格阵列(land grid array))。在一些示例中，RDL接触垫324可以形成为与柔性电路板310上的印刷导体308的布置对准的布置。

各RDL接触垫324可以与柔性电路板310上的相应导体308电气接触。例如，柔性内插器306可以使用诸如利用导电粘接剂330(诸如各向异性导电粘接剂(ACA)、各向同性导电粘接剂、或导电粘接剂等)的粘接剂接合等的柔性互连技术而接合至柔性电路板310。作为结果，建立了从柔性电子组件302上的接合垫304到柔性电路板310上的相应导体308的电气连接。粘接剂330还可用于在电子组件302周围形成密封，诸如气密或水密密封等。

在使用粘接剂330将柔性内插器306接合至柔性电路板310的情况下，部分地基于粘接剂330中的导电颗粒332的大小和导体308的厚度来确定柔性内插器306的下表面318和柔性电路板310之间的间隔。例如，为了与具有约10～20μm的厚度的印刷导体308实现约50μm的间隔，可以使用具有直径约为30～40μm的导电颗粒332的粘接剂330。

在一些示例中，将粘接剂330施加到柔性电路板310的要发生RDL接触垫324和印刷导体308之间的电气接触的区域中(例如，如图9A所示)。可以将刺激(诸如热、光、压力、或它们中的任意两种或更多种的组合)施加到选定区域(例如，要发生RDL接触垫324和印刷导体308之间的电气接触的区域中)，以仅在这些区域实现粘接剂接合和电气连接。例如，可以使用具有适当形状的热电极来向某些区域施加热和压力，或者可以使用紫外光源以利用紫外光来照射某些区域。

FHE封装300在接合至柔性电路板310时形成包括柔性组件(柔性电路板310、柔性内插器306和柔性电子组件302)的结构。整个组装件是柔性的，并且在某些情况下是可伸展的(在以下讨论)，因此与柔性电子器件所适合的应用兼容。柔性和(在某些情况下)伸展性使得组件可靠且耐应力。将电子组件302和电路放置在柔性内插器306和柔性电路板310之间可以进一步有助于增强组件的可靠性，这例如是因为电子组件302和电路受到保护以免受机械冲击、环境刺激或污染或者可能损坏结构的敏感组件的其它因素。

尽管关于柔性封装描述了图9A和9B，但是对于刚性超薄型封装，也可以使用图9A和9B的结构。

一般来说，印刷导体技术的线/空间分辨率为至少约10μm、至少约20μm、至少约30μm、至少约40μm、至少约50μm、至少约60μm、至少约70μm、至少约80μm、至少约90μm、或者至少约100μm。改进印刷导体的分辨率和精度可能具有挑战性且昂贵，因此可能与作为便宜的高产出技术的印刷电子器件的构思相悖。通过使用柔性倒置内插器将具有细间距(例如，具有100μm以下的间距)的电子组件连接至具有更粗线/空间分辨率的印刷电路板，可以避免改进印刷电路板的分辨率的挑战。因此，可以以便宜且高效的方式来实现细间距电子组件的集成。

可以使用标准方法和工具来将倒置内插器附装至电路板，从而使得这里所述的方法与现有的工艺和技术兼容。

这里所述的方法可用于执行高组装速率工艺，以与内插器和印刷电路板的组装分开地组装内插器和电子组件。这种分离可以以相对低的成本实现高产出，并且使得能够在集成到高成本电路板组装件之前筛选出内插器和电子组件的不合规格的组装件。此外，这种分离可以使得缺乏集成电路封装、处理或测试专业知识的制造商能够获得柔性集成电路。此外，这种逐步方法使得能够通过将一个内插器组装件替换为另一内插器组装件来使故障组件容易被再加工。

诸如图2和9所示的扇出内插器设计使得能够简化各种大小的薄电子组件(例如，小于50μm厚)的组装。例如，相同大小的内插器可以与各种大小的电子组件一起使用，从而减少了对大量接合工具的需求。

在一些示例中，例如在柔性内插器306的大小较大且弯曲半径较小的情况下等，柔性内插器302可以是可伸展的。在一些示例中，可伸展内插器的使用可以取决于内插器大小、弯曲半径、粘接剂的弹性性质、柔性电路板的厚度或材料、或其它因素、或者它们中的任意两个或更多个的组合。可伸展是指可以在不损坏和损害功能的情况下增加尺寸(例如，增加长度、宽度或高度)的材料。可伸展内插器可以由诸如弹性体(例如，聚二甲基硅氧烷(PDMS)、硅橡胶、聚氨酯、或其它弹性体、或它们中的任意两种或更多种的组合)等的材料制成。可伸展内插器可以由具有约10％～约500％的断裂伸长率的材料制成。当柔性电路板310弯曲时，柔性内插器306除了弯曲力之外还受到张力。对于柔性电路板310的给定厚度、以及给定弯曲半径，这些张力的大小与内插器的大小成比例。结果，粘接剂330中会产生剪切应力。如果柔性内插器306不能伸展以适应张力，则剪切应力可能超过粘接材料330的剪切强度，从而引起柔性内插器306和粘接剂330之间的界面上的粘接失效或柔性电路板310和粘接剂330之间的界面中的粘接失效或这两者、或者粘接剂330内的粘着失效，所有这些都导致RDL接触垫324与柔性电路板310上的相应导体308之间的电气不连续性。

参考图11，可伸展柔性内插器506的示例包括具有蛇形导电线522的再分布层520，其中各蛇形导电线522终止于相应的RDL接触垫524。蛇形线是指非笔直且方向具有多重变化的线。导电线522的蛇形配置使得导电线522能够在不损害其机械和电气完整性的情况下维持一定量的伸展。因此，即使在可伸展柔性内插器506响应于其所附装至的柔性电路板的弯曲而伸展的情况下，导电线也可以保持完好无损。

参考图12，在柔性混合电子封装350中，柔性固态电子组件352以面朝上的定向安装在柔性电路板360上。柔性倒置内插器356(有时称为柔性内插器)将柔性电子组件352上的接合垫(未示出)电气连接至柔性电路板360上的导体358。粘接剂380将柔性内插器356连接至柔性电路板360。

再分布层(未示出)被配置在柔性内插器356的下表面上。再分布层包括多个细分辨率线372，其中各细分辨率线将柔性电子组件352上的一个接合垫连接至相应的RDL接触垫374。各RDL接触垫374可以与柔性电路板360上的相应的一个导体358电气接触，从而在柔性电子组件352和柔性电路板360之间建立电气连接。

在图12的示例中，RDL接触垫374全部被配置为朝向柔性内插器356的同一侧。作为结果，柔性内插器的另一侧可以自由弯曲。该设计可以是有用的，以例如将具有相对少量RDL接触垫374的柔性内插器附装至柔性电路板。在该设计中，弯曲和拉伸应力被限制在粘接剂380的区域，该区域远小于整个柔性内插器356的大小。

参考图13，在组装具有倒置内插器的FHE封装的示例性方法中，柔性电子组件上的接合垫各自电气连接至柔性倒置内插器的下表面上的相应导电线(700)。各导电线终止于接触垫。

将完整或部分的粘接材料层配置在柔性电路板的表面上(702)。导电粘接剂可以是各向同性导电粘接剂(ICA)、各向异性导电膏(ACP)、各向异性导电膜(ACF)、或其它类型的导电粘接剂。通过诸如漏版和丝网印刷、压模、注射和喷射沉积、或其它方法等的方法将ICA和ACP分配至基板上。预切割ACF并将其粘接接合至基板。使包括电气连接电子组件的倒置内插器与柔性电路板上的粘接材料层相接触(704)，使得倒置内插器的下表面面向柔性电路板。例如，通过施加刺激(诸如光、热、压力、或它们中的任意两种或更多种的组合等)来使粘接材料固化(706)，使得在柔性内插器的下表面上的各接触垫与柔性电路板上的相应导体之间建立电气连接。

参考图14，在IC封装750中，超薄型电子组件752安装在印刷电路板760上。安装在内插器基板754上的层758包括诸如非导电聚合物(例如，液体、片材)等的成型混合物757或者诸如充满了SiO₂的环氧树脂等的粉末状热塑性或热固性成型混合物中所嵌入的超薄型电子组件752。层758可以薄到足以在独立存在时是柔性的。嵌入在成型混合物758中的第一导电元件768和第二导电元件770提供电子组件752和印刷电路板760之间所要形成的电气连接。例如，第一导电元件768可以是再分布结构(诸如图4的再分布结构262等)，并且第二导电元件770可以是电极结构(诸如图4的电极结构264等)。

互连系统766通过物理和电气的方式与电子组件752上的导电特征(诸如接合垫或凸块等)直接接触。互连系统766还通过物理和电气的方式与包括多个细分辨率导电特征(诸如导电线等)的第一导电特征768直接接触。互连系统766可以是粘接剂，诸如各向异性导电粘接剂、各向同性导电粘接剂、导电粘接剂等。互连系统766可以是通过焊接、粘接剂接合、超声或热超声接合、热压接合、扩散接合或其它技术、或它们中的任意两种或更多种的组合而形成的互连。

各导电元件768被定位成使得：导电线的第一端被定位成经由互连系统766与电子组件752上的相应导电特征电气接触。各导电元件768的第二端与第二导电元件770中的相应的一个第二导电元件电气接触。在一些示例中，各导电元件的第二端可以与相应的第二导电元件直接物理接触。在一些示例中，各导电元件的第二端可以经由诸如导电粘接剂等的中间导体与相应的第二导电元件电气接触。

第二导电元件770是贯通成型混合物757的厚度而形成的垂直电极结构。各第二导电元件770的端与成型混合物757的下表面共面，并且连接至互连结构772，诸如焊锡帽、焊锡球、支柱、螺柱、凸块、垫、导电颗粒或其它互连结构等。在组装到印刷电路板760上的情况下，各互连结构772接触印刷电路板760上的相应接触垫。作为结果，建立了从电子组件上的导电特征通过第一导电元件和第二导电元件到印刷电路板上的相应接触垫的电气连接。

在一些示例中，第一导电元件768和第二导电元件770由相同的材料形成。例如，各对第一导电元件768和第二导电元件770可以是诸如再分布结构等的单个一体导电元件。在一些示例中，第一导电元件768由与第二导电元件770不同的材料形成。

成型混合物757的下表面可以以高的平整度和光滑度精加工而成。这允许在成型混合物757的下表面上形成附加的再分布结构，从而使得能够在757的整个下表面上实现更密集的互连结构772的分布。例如，互连结构772可以形成在电子组件752的下表面上，例如以下如图17所示。

参考图15，在IC封装780的一些示例中，提供了嵌入有电子组件752的层758，而没有覆盖基板(图14中的754)。在该配置中，第一导电元件768的上表面暴露并与成型混合物757的上表面共面。这种暴露可以提供在层758上组装附加组件的机会，从而增加电子器件封装密度。这种暴露可以允许包括以其它方式将难以装配到IC封装780中的较厚组件，诸如无源组件、电池、传感器或连接器、或其它厚组件等。这种暴露可以为用户可连接的组件(诸如显示器、触摸传感器、开关、指纹检测器或其它组件等)提供暴露区域。

IC封装750、780可以是刚性结构或柔性结构，诸如包含柔性电子组件的结构等。

参考图16，在导电元件768暴露的情况下，IC封装780的背面可以用作用于组装其它电子组件的基板。例如，三维组装件769可以包括电子电路，该电子电路包含次装置基板771上所安装的一个或多个组件，其中这一个或多个组件电气连接至第一IC封装780的暴露导电元件768、并且一起安装到装置基板773上。

参考图17，在一些示例中，IC封装750、780设置有互连结构772所连接至的垫再分布结构774。

参考图18，在一些示例中，第二导电结构776可以贯通内插器基板778的厚度而形成。第二导电结构776将内插器的上表面775上的垫再分布结构754与内插器基板778的下表面779上的导体网络777电气连接，使得能够在下表面779上组装附加的组件或电路。

参考图19A～19C，可以通过堆叠各自包括电子组件的多个封装(诸如上述的封装等)来组装三维(3-D)IC封装。具体参考图19A，可以堆叠没有覆盖基板的两个或更多个封装(诸如IC封装780或250'等)，以形成3-D封装930。参考图19B，还可以堆叠包括基板的两个或更多个封装(诸如具有内插器752的IC封装750等)，以形成3-D封装932。参考图19C，为了组装3-D封装930、932，装置基板920(例如，印刷电路板)上以及各单独IC封装中的接合垫的布置可以使得存在从各内插器向下到装置基板的无阻碍进入。例如，接合垫可以交错，使得第一IC封装936中的接合垫934位于装置基板920上的接合垫938的子集的正上方，但不位于第二IC封装942中的接合垫940的正上方。同样，第二IC封装942中的接合垫940可被定位在装置基板920上的接合垫938的不同子集的上方。

参考图20，在组装IC封装750的示例性方法中，提供了包括多个内插器852的内插器基板850(880)。还提供了多个电子组件858，诸如带凸块的裸片等。

各内插器852包括诸如导电架等的再分布结构854、以及电极结构856。在所示的示例中，再分布结构854和抬升接合垫由不同的材料形成；在一些示例中，再分布结构854和电极结构856可以由相同的材料形成。再分布结构854和电极结构856可被直接制造在内插器基板850上，或者可以单独地制造并被附装至内插器基板850。

利用暂时接合材料862来将内插器基板850附装至支撑基板860(882)。使用裸片组装方法将各电子组件858组装到相应的内插器852中。使用诸如压缩成型或传递成型等的成型工艺(884)来将内插器852与组装的电子组件858密封在成型混合物864内，从而得到支撑基板860上所配置的成型组装件866。使成型组装件866薄化(886)，以使电子组件858薄化并且使电极结构856暴露于成型组装件866的上表面处。例如，可以使用背面研磨、干法蚀刻或湿法蚀刻或化学机械抛光、或其它组件薄化方法中的一种或多种来使成型组装件866薄化。将互连结构868(诸如焊锡帽、焊锡球、支柱、螺柱、凸块、垫、导电颗粒或其它互连结构等)组装(888)到暴露的电极结构856上。

将薄化后的成型组装件866切割成成型封装(890)，各封装870包括支撑基板850的位于单个内插器852下面的部分以及该单个内插器852的相应电子组件。例如，可以将成型组装件866放置在切割带872上以进行切割。

使用各种互连方法中的任何一种来将个体成型封装870接合至诸如印刷电路板等的装置基板874(892)。例如，可以使用取放方法将成型封装870转移到装置基板874上。使用焊接、粘接剂接合、超声或热超声接合、热压接合、扩散接合或其它技术、或者它们中的任意两种或更多种的组合来将连接至内插器的电极结构856的互连结构868连接至装置基板874上的相应导电特征。这种接合建立了从电子组件858上的凸块通过电极结构856到装置基板874上的导电特征的电气连接。

例如，通过施加刺激以引起暂时接合材料的释放，来移除支撑基板860(894)。暂时接合材料也被移除，从而在所连接的电子组件858组装在装置基板上的状态下留下内插器852。在一些示例中，通过永久性粘接材料来附装支撑基板860，并且通过湿法蚀刻或干法蚀刻或者通过诸如抛光等的机械手段来移除支撑基板860。

图21示出用以制造没有覆盖基板的IC封装(诸如IC封装780等)的示例性方法。如上所述(880、882)，将内插器基板850附装至支撑基板860，并且将电子组件858组装至相应的内插器中。使用成型工艺(884)将内插器852与组装的电子组件858一起密封在成型混合物864内以形成成型组装件866。

使成型组装件866薄化(886)，并且例如通过施加刺激以引起暂时接合材料的释放来从薄化后的成型组装件866释放支撑基板860(180)。在一些示例中，支撑基板860并非通过暂时接合材料来附装，并且支撑基板860通过湿法蚀刻或干法蚀刻或者通过机械手段来移除。

将互连结构868组装到暴露的接合垫856上。可以在使成型层薄化之前或之后释放或移除支撑基板860。可以在组装互连结构868之前或之后释放或移除支撑基板860。将薄化后的成型组装件切割为成型封装873(182)，并将成型封装各自转移至装置基板874(184)。

参考图22，在制造没有覆盖基板的IC封装(诸如IC封装780等)的示例性方法中，如上所述(880、882)，将内插器基板850附装至支撑基板860，并且将电子组件858组装到相应的内插器中。使用成型工艺(884)将内插器852与组装的电子组件858一起密封在成型混合物864内以形成成型组装件866。从成型组装件866释放或移除支撑基板860(270)，并且例如通过干法蚀刻或湿法蚀刻或者通过机械抛光或磨削来移除内插器基板850，从而留下暴露于成型层的下表面处的再分布结构854。

经由第二暂时接合材料将成型层附装至第二支撑基板876，并且使成型层薄化(272)，以暴露上表面处的接合垫856。将互连结构868组装(274)到暴露的接合垫856上。

在一些示例中，可以在使成型层薄化之后附装第二支撑基板876。在一些示例中，可以在组装互连结构868之后附装第二支撑基板876。

将第二支撑基板876上的薄化后的成型层切割为成型封装878(276)，并将成型封装878分别转移至装置基板874并组装在装置基板874上(278)。通过对第二暂时接合材料施加刺激来移除(280)第二支撑基板876，以使再分布结构854暴露于IC封装的上表面上，从而允许组装其它电子组件。在一些示例中，第二支撑基板876不通过暂时接合材料来附装，并且通过湿法蚀刻或干法蚀刻或通过机械手段来移除。

参考图23，在制造没有覆盖基板的IC封装(诸如IC封装780等)的示例性方法中，将内插器基板850附装至支撑基板860，并且将电子组件858组装到相应的内插器中(880)。使用成型工艺(884)来将内插器852与组装的电子组件858一起密封在成型混合物864内以形成成型组装件866。从成型组装件866释放支撑基板860(886)，并移除内插器基板850。经由第二暂时接合材料将成型组装件866附装到第二支撑基板869，并且使成型层薄化(888)，以暴露上表面处的接合垫856。移除第二支撑基板869(889)，从而留下暴露于成型组装件866的下表面处的再分布结构854。将互连结构868组装到暴露的接合垫856上。将薄化后的成型组装件切割(891)为成型封装873，并将成型封装分别转移(893)到装置基板874。

参考图24，在使用超薄型凸起电子组件来制造IC封装的示例性方法中，将内插器基板850附装到支撑基板860，并且使用诸如接触式组装方法(例如，取放方法)或非接触式组装方法(例如，tmSLADT)等的裸片组装方法将超薄型电子组件组装到相应的内插器中。可以使用图20～23中的任意图所示的工艺来将组装件转移到装置基板上并与装置基板互连。

参考图25，可以将包括超薄型电子组件的IC封装900嵌入到多层装置基板902中。可以根据上述的任何方法来组装IC封装900。第一电路板904包括贯通电路板904的通孔906以及电路板904的上表面和下表面上所形成的导体908。

将IC封装900组装到第一电路板904上，使得超薄型电子组件的电气连接特征例如通过IC封装900中的导电特征而电气连接至第一电路板904的导体908。

将形成有粘接层912的第二电路板910例如通过层压附装至第一电路板。粘接层可以是在组装之前粘接或分配到第二电路板910上、或者在组装期间作为独立膜单独添加的液体、半固体或固体材料。粘接层912包围封装900，从而填充第一电路板904和第二电路板910之间的空间。粘接层912足够厚以容纳IC封装900。

在一些示例中，第二电路板910可以包括第二电路板910的上表面上所形成的导体914。为了使导体914能够电气连接至第一电路板904，可以贯通第二电路板910和第一电路板904形成通孔916。附加电子组件918可被组装到第二电路板910上、并利用导体914和通孔916电气连接至第一电路板904。可以将附加电路板添加到多层装置基板902，并且可以使用类似的方法将附加IC封装组装在3-D装置基板902的一个或多个电路板上。

多层装置基板902不需要在电路板(例如，第二电路板910)中形成空腔以容纳电子组件的厚度。结果，多层装置基板902具有较薄的轮廓，并且与具有嵌入式IC封装的其它多层基板相比可以具有较低的生产成本。

在一些示例中，这里所述的IC封装可以非常薄。例如，参考图26，示出代表性IC封装50。IC封装50可以是这里所述的IC封装中的任意IC封装，诸如IC封装250、750等。在代表性IC封装50中，电子组件52和互连系统54的厚度(t1+t2)可以小于互连结构56和电极58的厚度(t4+t5)。在一些示例中，厚度t1+t2和t4+t5可以均为约500μm或更小，诸如约200μm或更小、约100μm或更小、或者约50μm或更小等。例如，互连系统54可以例如是IC封装250的互连系统258或IC封装750的互连系统766。互连结构56可以例如是IC封装750的第二导电元件770，并且电极58可以例如是IC封装750的互连结构772。互连结构56和电极58一起可以与IC封装250的电极结构264相对应。

电子组件52和互连系统54的厚度(t1+t2)可以小于互连结构56的厚度t4。厚度t1+t2和t4可以均为约200μm或更小，诸如约100μm或更小、或约50μm或更小等。

IC封装50中的内插器基板60和装置基板62之间的间隔t7可以为约500μm或更小，诸如约200μm或更小、约100μm或更小、或者约50μm或更小等。在一些情况下，电子组件52的下表面可以紧邻装置基板62。例如，电子组件52的下表面和装置基板62之间的间隔t8可以为约100μm或更小，诸如约50μm或更小、约25μm或更小、或者约10μm或更小等。在一些示例中，电子组件52的下表面可以与装置基板62物理接触(例如，t8可以为零)。

IC封装50的厚度可以为约500μm或更小，诸如约200μm或更小、约100μm或更小、或者约50μm或更小等。

其它实现也在所附权利要求书的范围内。

Claims (262)

1.一种设备，包括：

第一基板，其包括一个或多个电气连接特征；以及

组装件，其包括：

第二基板；

导电特征，其与所述第二基板相接触，所述导电特征中的一个或多个导电特征电气连接至所述第一基板的相应电气连接特征；以及

电子组件，其位于所述第二基板和所述第一基板之间，并且电气连接至所述导电特征中的一个或多个导电特征，

其中，所述第一基板和所述第二基板之间的间隔为500μm或更小。

2.根据权利要求1所述的设备，其中，所述组装件在所述第二基板和所述第一基板之间包括多个电子组件。

3.根据权利要求1所述的设备，其中，所述电子组件包括分立组件。

4.根据权利要求1所述的设备，其中，所述电子组件包括传感器、MEMS器件、LED、电源、化学感测元件以及生物感测元件中的一个或多个。

5.根据权利要求1所述的设备，其中，所述电子组件形成在所述第二基板上。

6.根据权利要求1所述的设备，其中，所述电子组件嵌入到所述第二基板的主体中。

7.根据权利要求1所述的设备，还包括第二电子组件，所述第二电子组件嵌入在所述第二基板的主体内。

8.根据权利要求1所述的设备，其中，所述电子组件定位在所述第二基板的第一表面处，以及所述组装件包括定位在所述第二基板的第二表面处的第二电子组件，所述第二表面与所述第一表面相对。

9.根据权利要求1所述的设备，其中，所述第一基板包括电路板。

10.根据权利要求1所述的设备，其中，所述第二基板包括内插器。

11.根据权利要求1所述的设备，其中，所述电子组件包括集成电路。

12.根据权利要求1所述的设备，其中，所述一个或多个导电特征形成在所述第二基板的表面上。

13.根据权利要求12所述的设备，其中，所述第一基板的表面面向所述第二基板的形成有所述导电特征的表面，并且所述电子组件至少部分地位于两个表面之间的间隙内。

14.根据权利要求12所述的设备，其中，所述第二基板的形成有所述一个或多个导电特征的表面面向所述第一基板。

15.根据权利要求12所述的设备，其中，利用密封剂来填充两个表面之间的间隙。

16.根据权利要求1所述的设备，其中，所述一个或多个导电特征中的至少部分导电特征嵌入在所述内插器的主体内。

17.根据权利要求1所述的设备，其中，所述电子组件包括一个或多个接合垫，所述接合垫中的至少一个接合垫电气连接至所述第二基板的导电特征中的相应导电特征。

18.根据权利要求17所述的设备，其中，各接合垫包括相应的凸块，以及所述接合垫中的所述至少一个接合垫通过所述凸块而电气连接至所述导电特征中的相应导电特征。

19.根据权利要求17所述的设备，其中，所述一个或多个接合垫形成在所述电子组件的表面上。

20.根据权利要求19所述的设备，其中，所述电子组件的形成有所述一个或多个接合垫的表面面向所述第二基板。

21.根据权利要求17所述的设备，其中，所述电子组件的接合垫的间距与所述第一基板的电气连接特征的间距不同。

22.根据权利要求1所述的设备，其中，所述电子组件通过互连系统而电气连接至所述导电特征中的一个或多个导电特征。

23.根据权利要求22所述的设备，其中，所述互连系统包括导电粘接剂。

24.根据权利要求1所述的设备，其中，各导电特征包括被定向成与所述第二基板的表面平行的第一导电结构、以及被定向成与所述第二基板的表面垂直的第二导电结构。

25.根据权利要求24所述的设备，其中，所述组装件包括所述第二基板和所述第一基板之间的密封剂层，以及所述第二导电结构贯通所述密封剂层的厚度而形成。

26.根据权利要求25所述的设备，其中，所述第二导电结构突出到所述密封剂层的下表面之外。

27.根据权利要求24所述的设备，其中，所述第一导电结构由与所述第二导电结构不同的材料形成。

28.根据权利要求27所述的设备，其中，所述第一导电结构包括再分布结构。

29.根据权利要求1所述的设备，其中，所述第二基板的所述导电特征中的一个或多个导电特征各自包括接触垫，所述接触垫连接至相应的导电线。

30.根据权利要求29所述的设备，其中，所述接触垫定位在所述电子组件的边缘周围。

31.根据权利要求29所述的设备，其中，所述接触垫被布置成阵列。

32.根据权利要求29所述的设备，其中，所述接触垫定位在所述电子组件的一侧上。

33.根据权利要求29所述的设备，其中，所述接触垫中的一个或多个接触垫各自连接至相应的电极，以及所述电极中的一个或多个电极各自电气连接至所述第一基板的电气连接特征中的相应电气连接特征。

34.根据权利要求33所述的设备，其中，所述电极包括焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。

35.根据权利要求33所述的设备，其中，所述电子组件的厚度不大于所述电极的厚度和所述第一基板的电气连接特征的厚度的组合。

36.根据权利要求1所述的设备，还包括底部填充材料，所述底部填充材料被配置在所述第一基板和所述第二基板之间。

37.根据权利要求36所述的设备，其中，所述底部填充材料包括非导电聚合物。

38.根据权利要求1所述的设备，其中，所述电子组件被密封在密封剂中。

39.根据权利要求38所述的设备，其中，所述导电特征的至少一部分被密封在所述密封剂中。

40.根据权利要求1所述的设备，其中，所述第一基板和所述第二基板之间的间隔为200μm或更小。

41.根据权利要求40所述的设备，其中，所述第一基板和所述第二基板之间的间隔为100μm或更小。

42.根据权利要求41所述的设备，其中，所述第一基板和所述第二基板之间的间隔为50μm或更小。

43.根据权利要求1所述的设备，其中，所述第一基板与所述电子组件的面向所述第一基板的表面相距100μm或更小。

44.根据权利要求43所述的设备，其中，所述第一基板与所述电子组件的面向所述第一基板的表面相距50μm或更小。

45.根据权利要求44所述的设备，其中，所述第一基板与所述电子组件的面向所述第一基板的表面相距25μm或更小。

46.根据权利要求45所述的设备，其中，所述第一基板与所述电子组件的面向所述第一基板的表面相距10μm或更小。

47.根据权利要求46所述的设备，其中，所述第一基板与所述电子组件的面向所述第一基板的表面物理接触。

48.根据权利要求1所述的设备，其中，所述第一基板包括柔性基板。

49.根据权利要求48所述的设备，其中，所述第一基板包括柔性印刷电路板。

50.根据权利要求48所述的设备，其中，所述第二基板包括柔性的材料。

51.根据权利要求50所述的设备，其中，所述第二基板是可伸展的。

52.根据权利要求51所述的设备，其中，所述一个或多个导电特征包括蛇形导电特征。

53.根据权利要求50所述的设备，其中，所述第二基板包括弹性材料。

54.根据权利要求48所述的设备，其中，所述电子组件包括柔性的材料。

55.根据权利要求48所述的设备，其中，所述电子组件的厚度小于约50μm。

56.根据权利要求48所述的设备，其中，所述第一基板的电气连接特征包括印刷导体。

57.根据权利要求48所述的设备，还包括粘接剂，所述粘接剂被配置在所述柔性基板和所述组装件之间。

58.根据权利要求57所述的设备，其中，所述粘接剂包括导电粘接剂。

59.根据权利要求57所述的设备，其中，所述粘接剂在所述电子组件周围形成密封。

60.根据权利要求57所述的设备，其中，所述粘接剂包括各向异性导电粘接剂。

61.根据权利要求60所述的设备，其中，所述各向异性导电粘接剂用于在所述第二基板上所形成的导电特征与所述第一基板的相应电气连接特征之间提供电气连接。

62.根据权利要求1所述的设备，其中，所述组装件包括贯通所述第二基板的厚度而形成的第二导电特征，各第二导电特征电气连接至所述导电特征中的一个导电特征。

63.根据权利要求62所述的设备，还包括第二电子组件，所述第二电子组件电气连接至所述第二导电特征中的一个或多个第二导电特征，所述组装件被布置成使得所述第二基板被配置在所述电子组件和所述第二电子组件之间。

64.根据权利要求62所述的设备，还包括第二组装件，所述第二组装件被配置在所述第二基板上，所述第二组装件包括：

第三基板；

第三导电特征，其与所述第三基板相接触，所述第三导电特征中的一个或多个第三导电特征电气连接至所述第二基板的相应第二导电特征；以及

第二电子组件，其位于所述第三基板和所述第二基板之间，并且电气连接至所述第三导电特征中的一个或多个第三导电特征。

65.根据权利要求1所述的设备，还包括第三基板，所述第三基板被配置在所述组装件上以使得所述组装件位于所述第一基板和所述第三基板之间，所述第三基板包括与所述第一基板的电气连接特征中的一个或多个电气连接特征电气连接的一个或多个第二电气连接特征。

66.根据权利要求65所述的设备，还包括粘接层，所述粘接层位于所述第一基板和所述第三基板之间，其中所述组装件至少部分地密封在所述粘接层中。

67.根据权利要求65所述的设备，还包括第二电子组件，所述第二电子组件被配置在所述第三基板上并且电气连接至所述第二电气连接特征中的一个或多个第二电气连接特征。

68.根据权利要求65所述的设备，其中，所述第二电气连接特征贯通所述第三基板的厚度而形成，以及所述第一基板的所述电气连接特征中的一个或多个电气连接特征贯通所述第一基板的厚度而形成。

69.根据权利要求68所述的设备，其中，所述第一基板的第一表面面向所述第三基板，以及所述设备还包括第二电子组件，所述第二电子组件被配置在所述第一基板的第二表面上，所述第二电子组件电气连接至所述第二电气连接特征中的一个或多个第二电气连接特征。

70.一种组装件，包括：

电子组件，其具有暴露了电气连接特征的图案的第一表面；

基板，其具有暴露了电气连接特征的图案的基板表面；以及

内插器，其包括用于将所述电子组件的电气连接特征中的至少一些电气连接特征与所述基板的电气连接特征中的至少一些电气连接特征相连接的导体，其中所述电子组件位于所述内插器和所述基板之间的空间中并且所述电子组件的所述第一表面不面向所述基板表面，

其中，所述电子组件的第二表面与所述基板的表面相距100μm或更小。

71.根据权利要求70所述的组装件，其中，所述电子组件包括集成电路。

72.根据权利要求70所述的组装件，其中，所述导体暴露于所述内插器的表面上，以及所述内插器的表面面向所述基板表面。

73.根据权利要求70所述的组装件，其中，所述导体通过互连系统与所述电子组件的电气连接特征电气连接。

74.根据权利要求73所述的组装件，其中，各导体包括通过物理和电气方式与所述互连系统相接触的第一导电特征、以及用于将所述第一导电特征连接至所述基板的电气连接特征的第二导电特征。

75.根据权利要求70所述的组装件，其中，所述内插器的所述导体中的一个或多个导体各自连接至相应的电极，该电极将所述导体电气连接至所述基板的相应电气连接特征。

76.根据权利要求75所述的组装件，其中，所述电极包括焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。

77.根据权利要求75所述的组装件，其中，所述电子组件的厚度不大于所述电极的厚度和所述基板的电气连接特征的厚度的组合。

78.根据权利要求70所述的组装件，其中，所述基板包括柔性的材料。

79.根据权利要求78所述的组装件，其中，所述基板包括弹性材料。

80.根据权利要求70所述的组装件，其中，所述基板是可伸展的。

81.根据权利要求80所述的组装件，其中，所述内插器的所述导体包括蛇形导体。

82.根据权利要求70所述的组装件，其中，所述电子组件的所述第二表面与所述基板的表面相距50μm或更小。

83.根据权利要求82所述的组装件，其中，所述电子组件的所述第二表面与所述基板的表面相距25μm或更小。

84.根据权利要求83所述的组装件，其中，所述电子组件的所述第二表面与所述基板的表面相距10μm或更小。

85.根据权利要求84所述的组装件，其中，所述电子组件的所述第二表面与所述基板的表面物理接触。

86.根据权利要求70所述的组装件，其中，所述基板和所述内插器之间的间隔为500μm或更小。

87.根据权利要求86所述的组装件，其中，所述基板和所述内插器之间的间隔为200μm或更小。

88.根据权利要求87所述的组装件，其中，所述基板和所述内插器之间的间隔为100μm或更小。

89.根据权利要求88所述的组装件，其中，所述基板和所述内插器之间的间隔为50μm或更小。

90.一种方法，包括：

将电子组件电气连接至第二基板上所形成的一个或多个导电特征；

将所述第二基板配置在第一基板的表面上，包括将所述电子组件定位在所述第一基板和所述第二基板之间，其中所述第二基板与所述第一基板的表面之间的间隔为500μm或更小；以及

将所述第二基板的导电特征中的一个或多个导电特征各自电气连接至所述第一基板的相应电气连接特征。

91.根据权利要求90所述的方法，其中，电气连接所述电子组件包括：将所述电子组件的一个或多个接合垫各自电气连接至所述导电特征中的相应导电特征。

92.根据权利要求91所述的方法，其中，将所述电子组件定位在所述第一基板和所述第二基板之间包括：将所述电子组件定位成使得包括所述接合垫的表面背向所述第二基板。

93.根据权利要求90所述的方法，其中，将所述一个或多个导电特征各自电气连接至相应电气连接特征包括：对所述第一基板和所述第二基板之间所配置的粘接剂施加刺激。

94.根据权利要求93所述的方法，其中，施加所述刺激包括施加热。

95.根据权利要求93所述的方法，其中，施加所述刺激包括施加光。

96.根据权利要求93所述的方法，其中，所述粘接剂包括导电粘接剂。

97.根据权利要求90所述的方法，还包括：使所述第一基板接合至所述第二基板。

98.根据权利要求97所述的方法，还包括：使所述第一基板和所述第二基板之间所配置的粘接剂固化。

99.根据权利要求90所述的方法，其中，所述第一基板包括印刷电路板。

100.根据权利要求90所述的方法，其中，所述第一基板包括柔性印刷电路板。

101.根据权利要求90所述的方法，其中，所述第二基板包括内插器。

102.根据权利要求90所述的组装件，其中，所述电子组件的厚度不大于电极的厚度和所述第一基板的电触点的厚度的组合。

103.一种方法，包括：

将一个或多个电子组件配置在内插器基板的第一表面上，其中，导电特征的一个或多个集合形成在所述内插器基板的所述第一表面上并且远离所述内插器基板而延伸，各导电特征延伸至与所述内插器基板的所述第一表面相距500μm或更小的高度，以及所述导电特征的高度大于或等于所述电子组件的高度；

将各电子组件电气连接至导电特征的相应集合；以及

将所述内插器基板分离成多个封装，各封装包括所述内插器基板的一部分、所述电子组件中的一个或多个电子组件、以及导电特征的相应集合。

104.根据权利要求103所述的方法，其中，各导电特征延伸至与所述内插器基板的所述第一表面相距200μm或更小的高度。

105.根据权利要求104所述的方法，其中，各导电特征延伸至与所述内插器基板的所述第一表面相距100μm或更小的高度。

106.根据权利要求105所述的方法，其中，各导电特征延伸至与所述内插器基板的所述第一表面相距50μm或更小的高度。

107.根据权利要求103所述的方法，其中，所述导电特征并非贯通所述内插器基板的厚度而形成。

108.根据权利要求103所述的方法，其中，将所述内插器基板分离成多个封装包括：切割所述内插器基板。

109.根据权利要求103所述的方法，还包括：将所述内插器基板附装至支撑基板。

110.根据权利要求109所述的方法，其中，将所述内插器基板切割成多个封装包括：将所述支撑基板切割成使得各封装包括所述支撑基板的一部分。

111.根据权利要求109所述的方法，还包括：利用暂时接合材料来将所述内插器基板附装至所述支撑基板。

112.根据权利要求103所述的方法，还包括：将所述封装中的一个封装连接至装置基板，以使得该封装中的至少一个电子组件被配置在所述内插器基板和所述装置基板之间。

113.根据权利要求112所述的方法，其中，将所述封装连接至所述装置基板包括：将所述封装的导电特征电气连接至所述装置基板的各电气连接特征。

114.根据权利要求112所述的方法，其中，将所述封装连接至所述装置基板包括：将所述封装定向成使得所述电子组件位于所述内插器基板和所述装置基板之间。

115.根据权利要求103所述的方法，还包括：在所述内插器基板的表面上形成成型层，所述成型层包括至少部分覆盖所述电子组件和导电特征的集合的密封剂。

116.根据权利要求115所述的方法，还包括：使所述成型层薄化以使所述导电特征的各端暴露。

117.根据权利要求103所述的方法，其中，所述电子组件包括超薄型电子组件。

118.一种方法，包括：

在内插器基板上形成一个或多个互连结构，包括将一个或多个互连结构中的各互连结构的第一端连接至内插器基板的表面上的相应导电特征，

其中，所述内插器基板的表面上所配置的电子组件电气连接至所述导电特征中的一个或多个导电特征，以及

其中，所述电子组件的第二表面以及所述互连结构中的各互连结构的第二端与所述内插器基板的表面相距小于500μm；

将所述内插器基板配置在装置基板上，包括将所述电子组件定位在所述内插器基板和所述装置基板之间；以及

将一个或多个互连结构中的各互连结构的第二端电气连接至所述装置基板的相应电气连接特征。

119.一种设备，包括：

基板；

导电特征，其形成在所述基板的表面上，各导电特征在所述基板的第一侧上具有第一端和第二端，其中，各导电特征的至少一部分远离所述基板而延伸，各导电特征延伸至与所述基板的表面相距500μm或更小的高度；

电子组件，其被配置在所述基板的表面上，所述电子组件的第一表面上的一个或多个连接元件各自电气连接至所述导电特征中的相应导电特征的第一端，其中，所述电子组件的第二表面与所述基板的表面相距500μm或更小，以及所述导电特征的高度大于或等于所述电子组件的所述第二表面与所述基板的表面之间的间隔；以及

所述导电特征中的一个或多个导电特征的第二端，其被布置为各自与电路板的相应电触点电气接触。

120.根据权利要求119所述的方法，其中，所述电子组件的所述第二表面与所述基板的表面相距200μm或更小。

121.根据权利要求120所述的方法，其中，所述电子组件的所述第二表面与所述基板的表面相距100μm或更小。

122.根据权利要求121所述的方法，其中，所述电子组件的所述第二表面与所述基板的表面相距50μm或更小。

123.根据权利要求119所述的方法，其中，所述基板的表面与所述电路板之间的间隔为500μm或更小。

124.根据权利要求123所述的方法，其中，所述基板的表面与所述电路板之间的间隔为200μm或更小。

125.根据权利要求124所述的方法，其中，所述基板的表面与所述电路板之间的间隔为100μm或更小。

126.根据权利要求125所述的方法，其中，所述基板的表面与所述电路板之间的间隔为50μm或更小。

127.根据权利要求119所述的方法，其中，所述电子组件的所述第二表面与所述电路板相距100μm或更小。

128.根据权利要求127所述的方法，其中，所述电子组件的所述第二表面与所述电路板相距50μm或更小。

129.根据权利要求128所述的方法，其中，所述电子组件的所述第二表面与所述电路板相距25μm或更小。

130.根据权利要求129所述的方法，其中，所述电子组件的所述第二表面与所述电路板相距10μm或更小。

131.根据权利要求130所述的方法，其中，所述电子组件的所述第二表面与所述电路板物理接触。

132.根据权利要求119所述的设备，其中，所述导电特征并非贯通所述基板的厚度而形成。

133.根据权利要求119所述的设备，还包括多个电子组件，所述多个电子组件被配置在所述基板的所述第一侧的表面上。

134.根据权利要求119所述的设备，其中，所述导电特征的所述第一端通过互连系统而电气连接至所述电子组件的相应连接元件。

135.根据权利要求119所述的设备，其中，在所述导电特征与所述电路板的电触点电气接触的情况下，所述电路板和所述电子组件这两者被配置在所述基板的同一侧上。

136.根据权利要求119所述的设备，其中，所述导电特征中的一个或多个导电特征的第二端各自与所述基板的表面上所配置的相应电极物理接触。

137.根据权利要求136所述的设备，其中，所述电极包括焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。

138.根据权利要求119所述的设备，其中，各导电特征的第二端包括所述基板的表面上所形成的接触垫。

139.根据权利要求119所述的设备，其中，所述导电特征中的一个或多个导电特征的第二端被布置成阵列。

140.根据权利要求119所述的设备，其中，所述导电特征中的一个或多个导电特征的第二端定位在所述电子组件的边缘周围。

141.根据权利要求119所述的设备，其中，所述电子组件的连接元件的间距与所述电路板的电触点的间距不同。

142.根据权利要求119所述的设备，还包括支撑基板，所述支撑基板附装至所述基板以使得所述基板被配置在所述电子组件和所述支撑基板之间。

143.根据权利要求142所述的设备，其中，所述支撑基板可释放地附装至所述基板。

144.根据权利要求143所述的设备，其中，利用暂时接合材料来将所述支撑基板附装至所述基板。

145.根据权利要求144所述的设备，其中，所述暂时接合材料具有响应于刺激的施加而改变的粘接性。

146.根据权利要求119所述的设备，其中，所述基板包括柔性的材料。

147.根据权利要求146所述的设备，其中，所述基板是可伸展的。

148.根据权利要求119所述的设备，其中，所述电子组件包括柔性的材料。

149.根据权利要求119所述的设备，还包括粘接剂，所述粘接剂被配置在所述基板的表面上。

150.一种组装件，包括：

内插器基板，导电特征的多个集合形成在所述内插器基板的表面上，其中，各导电特征的至少一部分远离所述内插器基板而延伸，以及各导电特征延伸至与所述内插器基板的表面相距500μm或更小的高度；以及

多个电子组件，其被配置在所述内插器基板的表面上，各电子组件与所述内插器基板的表面上所形成的导电特征的多个集合中的一个集合相对应，其中，针对各电子组件，所述电子组件的第一表面上的一个或多个连接元件各自电气连接至相应集合中的导电特征中的相应导电特征的一端，所述电子组件的第二表面与所述内插器基板的表面相距500μm或更小，以及所述导电特征的高度大于或等于所述电子组件的所述第二表面与所述内插器基板的表面之间的间隔。

151.根据权利要求150所述的组装件，还包括支撑基板，其中所述内插器基板被配置在所述支撑基板和所述多个电子组件之间。

152.一种设备，包括：

第一基板，其包括一个或多个电气连接特征；以及

组装件，其包括：

第二基板；

导电特征，其形成在所述第二基板上，所述导电特征中的一个或多个导电特征电气连接至所述第一基板的相应电气连接特征；以及

电子组件，其定位在所述第二基板的表面并且电气连接至所述导电特征中的一个或多个导电特征，

所述第二基板的表面，其面向所述第一基板，其中所述第二基板的表面与所述第一基板之间的间隔为500μm或更小。

153.一种设备，包括：

第一基板，第一电气连接特征形成在所述第一基板的表面上；以及

成型层，其包括成型材料内所密封的电子组件和导电元件，第二电气连接特征形成在所述电子组件的表面上，所述电子组件的所述第二电气连接特征通过所述导电元件而电气连接至所述第一基板的所述第一电气连接特征；

所述电子组件的表面，其背向所述第一基板的表面。

154.根据权利要求153所述的设备，还包括第二基板，所述第二基板附装至所述成型层以使得所述成型层定位在所述第一基板和所述第二基板之间。

155.根据权利要求154所述的设备，其中，所述导电元件的至少一部分与所述第二基板的表面物理接触。

156.根据权利要求155所述的设备，其中，所述导电元件包括第一导电特征和第二导电特征，所述第一导电特征沿着所述第二基板的表面形成，以及所述第二导电特征贯通所述成型层的厚度而形成。

157.根据权利要求154所述的设备，其中，所述第二基板可释放地附装至所述成型层。

158.根据权利要求157所述的设备，其中，利用暂时接合材料来将所述第二基板附装至所述成型层。

159.根据权利要求158所述的设备，其中，所述暂时接合材料具有响应于刺激的施加而改变的粘接性。

160.根据权利要求157所述的设备，其中，所述第二基板能够通过湿法蚀刻、干法蚀刻和机械移除中的一种或多种来从所述成型层移除。

161.根据权利要求154所述的设备，还包括第三基板，所述第三基板附装至所述第二基板以使得所述成型层和所述第二基板定位在所述第一基板和所述第三基板之间。

162.根据权利要求161所述的设备，其中，所述第三基板可释放地附装至所述第二基板。

163.根据权利要求162所述的设备，其中，利用暂时接合材料来将所述第三基板附装至所述第二基板。

164.根据权利要求155所述的设备，还包括第二导电元件，所述第二导电元件贯通所述第二基板的厚度而形成并且电气连接至所述导电元件的所述部分。

165.根据权利要求164所述的设备，还包括第二电子组件，所述第二电子组件电气连接至所述第二导电元件，其中所述第二基板被配置在所述成型层和所述第二电子组件之间。

166.根据权利要求164所述的设备，还包括第二成型层，所述第二成型层被配置成使得所述成型层位于所述第二成型层和所述第一基板之间，

所述第二成型层包括成型材料内所密封的第二电子组件和第三导电元件，所述第二电子组件的第三电气连接特征形成在所述第二电子组件的表面上，所述电子组件的第三电子特征通过所述第三导电元件而电气连接至所述第二基板的所述第二导电元件。

167.根据权利要求166所述的设备，其中，所述第二电子组件的表面背向第一成型层。

168.根据权利要求153所述的设备，还包括第二基板，所述第二基板被配置成使得所述成型层位于所述第一基板和所述第二基板之间，所述第二基板包括与所述第一基板的所述第一电气连接特征中的一个或多个第一电气连接特征电气连接的一个或多个第三电气连接特征。

169.根据权利要求168所述的设备，还包括第二电子组件，所述第二电子组件被配置在所述第二基板上并且电气连接至所述第三电气连接特征中的一个或多个第三电气连接特征。

170.根据权利要求168所述的设备，其中，所述第三电气连接贯通所述第二基板的厚度而形成，以及所述第一基板的所述第一电气连接特征中的一个或多个第一电气连接特征贯通所述第一基板的厚度而形成。

171.根据权利要求170所述的设备，其中，所述第一基板的表面面向所述第二基板，以及所述设备还包括第二电子组件，所述第二电子组件被配置在所述第一基板的第二表面上，所述第二电子组件电气连接至所述第三电气连接特征中的一个或多个第三电气连接特征。

172.根据权利要求153所述的设备，其中，所述电子组件的所述第二电气连接特征通过互连系统而连接至所述导电元件。

173.根据权利要求153所述的设备，其中，所述导电元件包括第一导电元件和第二导电元件。

174.根据权利要求173所述的设备，其中，所述第一导电元件被定向成与所述成型层平行，以及所述第二导电元件被定向成与所述成型层垂直。

175.根据权利要求173所述的设备，其中，所述第一导电特征的第一端与同所述电子组件的所述第二电气连接特征相接触的互连系统物理接触，以及所述第一导电特征的第二端与所述第二导电特征的第一端物理接触。

176.根据权利要求175所述的设备，其中，所述第二导电特征的第二端包括互连结构。

177.根据权利要求176所述的设备，其中，所述互连结构包括焊锡帽、焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。

178.根据权利要求177所述的设备，其中，所述互连结构包括导电粘接剂。

179.根据权利要求176所述的设备，其中，所述互连结构与所述第一基板的所述第一电气连接特征物理接触。

180.根据权利要求276所述的设备，其中，所述第二导电特征的第二端与所述成型层的下表面齐平。

181.根据权利要求173所述的设备，其中，所述第二导电特征贯通所述成型层的厚度而形成。

182.根据权利要求173所述的设备，其中，所述第一导电特征暴露于所述成型层的上表面上，所述上表面背向所述第一基板。

183.根据权利要求182所述的设备，其中，所述第一导电特征的上表面与所述成型层的上表面共面。

184.根据权利要求182所述的设备，还包括第二电子组件，所述第二电子组件被配置在所述成型层的上表面上，其中所述第二电子组件的电气连接特征电气连接至暴露的第一导电特征。

185.根据权利要求153所述的设备，其中，所述电子组件包括超薄型电子组件。

186.根据权利要求153所述的设备，还包括底部填充剂，所述底部填充剂位于所述成型层和所述第一基板之间的间隙内。

187.根据权利要求153所述的设备，还包括组装件，所述组装件包括第二电子组件，所述组装件被配置在所述成型层上以使得所述成型层定位在所述组装件和所述第一基板之间。

188.根据权利要求187所述的设备，其中，所述成型层包括多个导电元件，以及所述第二电子组件通过导电元件而电气连接至所述第一基板。

189.根据权利要求153所述的设备，其中，所述成型层包括所述成型材料内所密封的多个电子组件。

190.根据权利要求189所述的设备，其中，所述多个电子组件被配置在所述导电元件和所述第一基板之间。

191.一种设备，包括：

第一基板；

成型层，其被配置在所述第一基板上以使得所述成型层的第一表面与所述第一基板相接触，所述成型层包括：

电子组件，其被密封在成型材料内，所述电子组件具有电气连接特征，所述电气连接特征面向所述第一基板；以及

导电元件，各导电元件电气连接至电子组件的相应电气连接特征；

其中，所述导电元件的第一端暴露于所述成型层的第二表面处，并且被布置成与电路板的电触点的布置相对应的布置。

192.根据权利要求191所述的设备，其中，所述电子组件包括超薄型电子组件。

193.根据权利要求191所述的设备，还包括第二基板，所述第二基板附装至所述第一基板以使得所述第一基板定位在所述成型层和所述第二基板之间。

194.根据权利要求193所述的设备，其中，所述第二基板可释放地附装至所述第一基板。

195.根据权利要求194所述的设备，其中，利用暂时接合材料来将所述第二基板附装至所述第一基板。

196.根据权利要求191所述的设备，其中，所述第一基板可释放地附装至所述成型层。

197.根据权利要求196所述的设备，其中，所述第一基板能够通过湿法蚀刻、干法蚀刻和机械移除中的一种或多种来从所述成型层移除。

198.根据权利要求196所述的设备，其中，利用暂时接合材料来将所述第一基板附装至所述成型层。

199.根据权利要求191所述的设备，还包括互连结构，所述互连结构通过物理和电气方式与所述导电元件的所述第一端中的各第一端相接触。

200.根据权利要求199所述的设备，其中，所述互连结构包括焊锡帽、焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。

201.根据权利要求199所述的设备，其中，所述互连结构包括导电粘接剂。

202.根据权利要求191所述的设备，其中，所述导电元件的第二端通过物理和电气方式与各向异性导电粘接剂相接触，其中所述各向异性导电粘接剂与所述电子组件的电气连接特征电气接触。

203.根据权利要求191所述的设备，其中，各导电元件包括所述第一基板的表面上所形成的第一部分、以及贯通所述成型层的厚度所形成的第二部分。

204.根据权利要求191所述的设备，还包括互连结构，所述互连结构被配置在各导电元件的第一端处。

205.根据权利要求191所述的设备，还包括第二导电元件，所述第二导电元件贯通所述第一基板的厚度而形成并且电气连接至所述成型层的所述导电元件中的至少一个导电元件。

206.根据权利要求205所述的设备，还包括第二电子组件，所述第二电子组件电气连接至所述第二导电元件，其中所述第一基板被配置在所述成型层和所述第二电子组件之间。

207.一种设备，包括：

成型层，其包括：

电子组件，其被密封在成型材料内，所述电子组件具有电气连接特征，所述电气连接特征面向所述成型层的第一表面；以及

导电元件，各导电元件电气连接至所述电子组件的相应电气连接特征；

其中，所述导电元件的第一端暴露于所述成型层的第二表面处并且被布置成与电路板的电触点的布置相对应的布置。

208.根据权利要求207所述的设备，其中，各导电元件的一部分暴露于所述成型层的所述第一表面处。

209.根据权利要求208所述的设备，还包括第二电子组件，所述第二电子组件被配置在所述成型层的所述第一表面上。

210.根据权利要求209所述的设备，其中，所述第二电子组件电气连接至所述导电元件的暴露部分中的一个或多个暴露部分。

211.根据权利要求209所述的设备，其中，所述第二电子组件包括无源组件、电池和传感器中的一个或多个。

212.根据权利要求209所述的设备，还包括互连结构，所述互连结构通过物理和电气方式与所述导电元件的所述第一端中的各第一端相接触。

213.根据权利要求212所述的设备，其中，所述互连结构包括焊锡帽、焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。

214.根据权利要求212所述的设备，其中，所述互连结构包括导电粘接剂。

215.根据权利要求209所述的设备，其中，所述导电元件的第二端通过物理和电气方式与各向异性导电粘接剂相接触，其中所述各向异性导电粘接剂与所述电子组件的电气连接特征电气接触。

216.根据权利要求208所述的设备，还包括第二成型层，所述第二成型层被配置成面向所述成型层的所述第一表面，所述第二成型层包括：

第二电子组件，其被密封在成型材料内，所述第二电子组件具有第二电气连接特征，所述第二电气连接特征面向所述第二成型层的第一表面；以及

第二导电元件，各第二导电元件的第二端电气连接至所述电子组件的相应第二电气连接特征；

其中，所述第二导电元件的第一端暴露于所述第二成型层的第二表面处并且被布置成与所述导电元件的暴露部分的布置相对应的布置。

217.一种设备，包括：

成型层，其包括：

多个电子组件，其被密封在成型材料内，各电子组件具有面向所述成型层的第一表面的电气连接特征；以及

导电元件的多个集合，各集合与所述电子组件中的一个电子组件相对应，集合中的各导电元件电气连接至相应电子组件的相应电气连接特征；

其中，所述导电元件的第一端暴露于所述成型层的第二表面处。

218.根据权利要求217所述的设备，还包括基板，其中所述成型层被配置在所述基板上以使得所述成型层的所述第一表面与所述基板相接触。

219.根据权利要求218所述的设备，还包括支撑基板，其中所述基板被配置在所述支撑基板上以使得所述基板在所述支撑基板和所述成型层之间。

220.根据权利要求217所述的设备，还包括多个互连结构，各互连结构通过物理和电气的方式与导电元件的相应集合的第一端相接触。

221.根据权利要求220所述的设备，其中，各互连结构包括焊锡帽、焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。

222.根据权利要求217所述的设备，还包括第二电子组件，所述第二电子组件被配置在所述成型层的所述第一表面上。

223.根据权利要求222所述的设备，其中，所述第二电子组件与导电元件的一个集合中的至少一个导电元件电气接触。

224.根据权利要求222所述的设备，还包括多个第二电子组件，所述多个第二电子组件被配置在所述成型层的所述第一表面上，各第二电子组件与导电元件的相应集合中的至少一个导电元件电气接触。

225.根据权利要求223所述的设备，其中，所述第二电子组件包括无源组件、电池和传感器中的一个或多个。

226.一种方法，包括：

将内插器基板附装至支撑基板，其中导电特征的多个集合形成在所述内插器基板的表面上；

将多个电子组件中的各电子组件电气连接至导电特征的相应集合；

在所述内插器基板的所述表面上形成成型层，所述成型层包括覆盖所述电子组件和导电特征的集合的密封剂；

使所述成型层薄化以暴露所述导电特征的各端，其中使所述成型层薄化包括使所述电子组件薄化；以及

将薄化后的成型层分离成多个封装，各封装包括所述电子组件中的至少一个电子组件、以及导电特征的相应集合。

227.根据权利要求226所述的方法，其中，使所述电子组件薄化包括形成超薄型电子组件。

228.根据权利要求226所述的方法，还包括：在一个或多个导电特征中的各导电特征的暴露端处形成互连结构。

229.根据权利要求228所述的方法，其中，所述互连结构包括焊锡帽、焊锡球、支柱、螺柱、凸块、垫以及导电颗粒中的一种或多种。

230.根据权利要求226所述的方法，还包括：利用暂时接合材料来将所述内插器基板附装至所述支撑基板。

231.根据权利要求226所述的方法，还包括：将所述封装中的一个封装连接至装置基板。

232.根据权利要求231所述的方法，其中，将所述封装连接至所述装置基板包括：将所述封装的所述导电特征电气连接至所述装置基板的各电气连接特征。

233.根据权利要求232所述的方法，还包括：从所连接的封装的内插器基板移除所述支撑基板。

234.根据权利要求226所述的方法，其中，将薄化后的成型层分离成多个封装包括：切割所述内插器基板和所述支撑基板以使得各封装包括所述内插器基板的一部分和所述支撑基板的一部分。

235.根据权利要求234所述的方法，还包括：将所述封装中的一个封装连接至装置基板，以及将所述支撑基板的所述部分从所连接的封装的所述内插器基板的所述部分移除。

236.根据权利要求235所述的方法，其中，将所述封装连接至所述装置基板包括：将所述封装定向成使得所述电子组件位于所述内插器基板的所述部分与所述装置基板之间。

237.根据权利要求235所述的方法，还包括：将第二成型层组装到所述内插器基板的所述部分上，所述第二成型层包括成型材料内所密封的第二电子组件。

238.根据权利要求234所述的方法，其中，组装所述第二成型层包括：将所述第二电子组件电气连接至贯通所述内插器基板的所述部分的厚度而形成的导电特征。

239.根据权利要求226所述的方法，还包括：在使所述成型层薄化之后从所述内插器基板移除所述支撑基板。

240.根据权利要求239所述的方法，其中，将薄化后的成型层分离成多个封装包括：将所述内插器基板切割成使得各封装包括所述内插器基板的一部分。

241.根据权利要求240所述的方法，还包括：将所述封装中的一个封装连接至装置基板，以使得所述电子组件位于所述内插器基板的所述部分与所述装置基板之间。

242.根据权利要求239所述的方法，还包括：将第二成型层组装到所述内插器基板的所述部分上，所述第二成型层包括成型材料内所密封的第二电子组件。

243.根据权利要求242所述的方法，其中，组装所述第二成型层包括：将所述第二电子组件电气连接至贯通所述内插器基板的厚度而形成的导电特征。

244.根据权利要求226所述的方法，还包括：在形成所述成型层之后，从所述内插器基板移除所述支撑基板。

245.根据权利要求244所述的方法，还包括：从所述成型层移除所述内插器基板。

246.根据权利要求245所述的方法，还包括：通过湿法蚀刻、干法蚀刻和机械移除中的一种或多种来移除所述内插器基板。

247.根据权利要求245所述的方法，还包括：将所述成型层附装至第二支撑基板。

248.根据权利要求247所述的方法，其中，使所述成型层薄化包括：使附装至所述第二支撑基板的所述成型层薄化。

249.根据权利要求247所述的方法，其中，将薄化后的成型层分离成多个封装包括：将所述第二支撑基板切割成使得各封装包括所述第二支撑基板的一部分。

250.根据权利要求249所述的方法，还包括：将所述封装中的一个封装连接至装置基板，以使得所述电子组件位于所述第二支撑基板的所述部分与所述装置基板之间。

251.根据权利要求250所述的方法，还包括：从所连接的封装移除所述第二支撑基板的所述部分。

252.根据权利要求251所述的方法，其中，在移除所述第二支撑基板的所述部分的情况下，所述电子组件的一个或多个电气连接特征暴露于所述电子组件的背向所述装置基板的表面上。

253.根据权利要求252所述的方法，还包括：将一个或多个第二电子组件组装到所述电子组件的背向所述装置基板的表面上。

254.根据权利要求252所述的方法，还包括：将第二成型层组装到所述成型层上，所述第二成型层包括成型材料内所密封的第二电子组件。

255.根据权利要求254所述的方法，其中，组装所述第二成型层包括：将所述第二电子组件电气连接至所述成型层中的一个或多个导电特征。

256.根据权利要求248所述的方法，还包括：从薄化后的成型层移除所述第二支撑基板。

257.根据权利要求256所述的方法，其中，在移除所述第二支撑基板的情况下，所述导电特征的各端暴露于所述成型层的第一表面上，并且所述电子组件的一个或多个电气连接特征暴露于所述成型层的第二表面上。

258.根据权利要求257所述的方法，还包括：将一个或多个第二电子组件组装到所述成型层的所述第二表面上。

259.根据权利要求258所述的方法，还包括：将第二成型层组装到所述成型层上，所述第二成型层包括成型材料内所密封的第二电子组件。

260.根据权利要求259所述的方法，其中，组装所述第二成型层包括：将所述第二电子组件电气连接至所述成型层中的一个或多个导电特征。

261.根据权利要求258所述的方法，其中，组装所述第二电子组件包括：将所述第二电子组件电气连接至所述成型层的所述第二表面上所暴露的所述电气连接特征中的至少一个电气连接特征。

262.根据权利要求257所述的方法，还包括：将所述封装中的一个封装连接至装置基板，以使得所述封装的成型层的第一表面面向所述装置基板。