[go: up one dir, main page]

CN109427404A - 用于电压降级感知nand阵列管理的nand装置、方法和系统 - Google Patents

用于电压降级感知nand阵列管理的nand装置、方法和系统 Download PDF

Info

Publication number
CN109427404A
CN109427404A CN201811005164.8A CN201811005164A CN109427404A CN 109427404 A CN109427404 A CN 109427404A CN 201811005164 A CN201811005164 A CN 201811005164A CN 109427404 A CN109427404 A CN 109427404A
Authority
CN
China
Prior art keywords
voltage
nand
memory
data
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811005164.8A
Other languages
English (en)
Inventor
S·A·琼
H·桑吉迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109427404A publication Critical patent/CN109427404A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案涉及用于电压降级感知NAND阵列管理的NAND装置、方法和系统。本文揭示用于电压降级感知NAND阵列管理的装置和技术。监视到NAND装置的电压以检测电压事件。以所述电压事件修改电压事件的历史。从所述电压事件的历史观察电压条件。随后响应于所述电压条件修改所述NAND装置中的NAND阵列的操作参数。

Description

用于电压降级感知NAND阵列管理的NAND装置、方法和系统
技术领域
本发明大体上涉及存储器装置。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。
易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。
非易失性存储器可当不被供电时保持所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3D XPointTM存储器等等。
快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。
两个常见类型的快闪存储器阵列架构包含NAND和NOR架构，以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在一实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的一串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。
NOR和NAND架构半导体存储器阵列都是通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，选定存储器单元便使其数据值置于位线上，从而取决于特定单元经编程的状态而造成不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施加于漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)驱动耦合到每一群组的未选定存储器单元的栅极的字线以使每一群组的未选定存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线通过每一串联耦合的群组流动到位线，仅受每一群组的选定存储器单元限制，从而使选定存储器单元的当前经编码数据值置于位线上。
NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可个别地或共同地编程到一个或若干经编程状态。举例来说，单电平单元(SLC)可表示两个经编程状态(例如，1或0)中的一个，表示一个数据位。
然而，快闪存储器单元也可表示多于两个经编程状态中的一个，从而允许制造较高密度存储器而无需增加存储器单元的数目，因为每一单元可表示多于一个二进制数位(例如，多于一个位)。这些单元可称为多状态存储器单元、多数位单元或多电平单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如，四个经编程状态中的一个)的存储器单元，三电平单元(TLC)可指代每单元可存储三个数据位(例如，八个经编程状态中的一个)的存储器单元，且四电平单元(QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，可指代每单元可存储多于一个数据位(即，可表示多于两个经编程状态)的任何存储器单元。
传统的存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为了针对给定面积增加存储器容量且减小成本，已减小单独存储器单元的大小。然而，存在单独存储器单元的大小减少的技术限制，且因此存在2D存储器阵列的存储器密度的技术限制。作为响应，正开发三维(3D)存储器结构，例如3D NAND架构半导体存储器装置，以进一步增加存储器密度且降低存储器成本。
这些3D NAND装置经常包含存储单元串，其串联(例如，漏极到源极)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间。在一实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属-氧化物半导体(MOS)结构装置等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直隔开的层次。半导体结构(例如，多晶硅结构)可邻近于存储单元串而延伸以形成用于所述串的存储单元的通道。在竖直串的实例中，多晶硅结构可呈竖直延伸支柱的形式。在一些实例中串可以“折叠”，且因此相对于U形支柱而布置。在其它实例中，多个竖直结构可堆叠于彼此之上以形成存储单元串的堆叠阵列。
存储器阵列或装置可组合在一起以形成存储器系统的存储容量，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD尤其可用作计算机的主要存储装置，关于例如性能、大小、重量、坚固性、工作温度范围和功率消耗具有优于带有移动部件的传统硬盘驱动器的优点。举例来说，SSD可具有减少的寻道时间、等待时间或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。
SSD可包含若干存储器装置，包含若干裸片或逻辑单元(例如，逻辑单元数字或LUN)，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。这些SSD可包含一或多个快闪存储器裸片，其上包含若干存储器阵列和外围电路。快闪存储器阵列可包含组织成若干物理页的若干存储器单元块。在许多实例中，SSD也将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可与存储器操作结合从主机接收命令，所述存储器操作例如在存储器装置与主机之间传送数据(例如，用户数据和相关联完整性数据，例如错误数据和地址数据等)的读取或写入操作，或者从存储器装置擦除数据的擦除操作。
发明内容
在一个方面中，本发明提供一种用于电压降级感知NAND阵列管理的NAND装置，所述NAND装置包括：NAND阵列；以及控制器，其用以：监视到所述NAND装置的电压以检测电压事件；以所述电压事件修改电压事件的历史；从所述电压事件的历史观察电压条件；以及响应于所述电压条件修改所述NAND阵列的操作参数。
在另一方面中，本发明提供一种用于电压降级感知NAND阵列管理的方法，所述方法包括：监视到NAND装置的电压以检测电压事件；以所述电压事件修改电压事件的历史；从所述电压事件的历史观察电压条件；以及响应于所述电压条件修改所述NAND装置中的NAND阵列的操作参数。
在另一方面中，本发明提供一种包含指令的机器可读媒体，所述指令当由处理电路执行时致使所述处理电路执行包括以下各项的操作：监视到NAND装置的电压以检测电压事件；以所述电压事件修改电压事件的历史；从所述电压事件的历史观察电压条件；以及响应于所述电压条件修改NAND装置中的NAND阵列的操作参数。
附图说明
在不一定按比例绘制的图式中，相似标号在不同视图中可描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同情况。图式借助于实例而非限制性地总体上说明本文件中所论述的各种实施例。
图1说明包含存储器装置的环境的实例。
图2-3说明3D NAND架构半导体存储器阵列的实例的示意图。
图4说明存储器模块的实例框图。
图5说明用于电压降级感知NAND阵列管理的装置的实例框图。
图6说明用于电压降级感知NAND阵列管理的方法的实例流程图。
图7是说明其上可实施一或多个实施例的机器的实例的框图。
具体实施方式
快闪装置可包含作为装置的部分的控制器。在这些实例中，控制器使快闪装置附接到的主机装置从多种管理任务中缓解。然而，在这些情形中出现的问题是由主机或其它电力源供应到快闪装置的电压的变化。大体上，到快闪装置的源电压表示为VCC。然而，在管理的快闪装置(例如，包含集成式控制器的快闪装置)的情况下，存储部分(例如，NAND阵列)所需的电压高于由控制器使用的电压，本文表示为VCCq(例如，逻辑电压供应)。因此，可能出现其中在存储媒体上的操作容易出错时控制器可能继续操作的情形。举例来说，供应电压可从1.8V下降到1.2V、.8V等。当电压下降到.6V时控制器可继续操作，然而，互连链路(例如数据总线)可能经历损坏或NAND阵列操作可在较高电压下失败。
为了解决上文提到的电压失配问题，可单独地监视VCC和VCCq且采取适当动作。举例来说，如果VCC过低而无法对NAND阵列进行可靠地写入，但未低到足以影响控制器操作，那么控制器可悬置写入且仍继续执行用于主机的读取。以此方式，装置即使在不利条件下也可继续操作。在此实例中，另一问题可出现。电压条件的检测可指示瞬时的中断或者其可为对装置的供应电力的一般状态的证据。任何给定电压测量将很可能无法检测这些情形中的哪一者存在。此外，默认到一个位置或另一位置可导致装置的易出错的操作(例如，如果情形始终假设为瞬时的)或装置的经减少有效性(例如，如果情形始终假设为指示进行中的电力问题)。所需的是通过所管理非易失性存储器装置的控制器在进行中的或短暂的电力问题之间进行区分的技术。
为了解决以上问题，装置可监视VCC和VCCq两者的电压事件。在电压历史中记录这些事件。随后可处理此历史以评估电压条件。一旦确定电压条件，控制器就可在给定电压条件时修改装置的操作以平衡性能与数据完整性。举例来说，如果背靠背地记录若干电压下降，那么控制器可调整操作以处理进行中的不良电力条件。这些调整可包含例如检验写入操作(例如，保持经缓冲数据直到写入数据被读取且检验)或完全停止写入操作。此外，控制器可在这些条件下关断NAND阵列，且在检测到电力情形的改善后即刻迫使阵列进入良好已知状态。这些调整可为控制器可实施的若干安全策略中的给定安全策略的结果。因此，使用历史来确定安全策略，例如并非针对速度进行优化，而是针对数据安全进行优化的操作。
经由电压历史监视电压条件还可提供额外益处。举例来说，许多快闪装置具有维护操作以标记阵列的已变为不良的部分，例如不良块标记。在这些情境中，控制器可由于块上的错误分析而停用所述块的进一步使用。举例来说，如果读取或写入错误的数目超过阈值，那么将块标记为不良的且不再有任何进一步使用。然而，如果电压条件是错误的来源而不是装置自身的降级，那么传统的不良块标记程序可能过早地引退块。此处，可修改不良块标记程序以从电压历史确定电压条件，以避免计数在不良电压条件期间的错误，或不同地衡量那些错误，从而得到电压感知不良块标记程序。例如块刷新等其它维护程序可类似地基于电压历史中明显的电压条件而修改。
电压历史可提供或经改变为包含若干统计(例如，度量)，例如每给定时间周期的电压事件的计数。历史可提供电压条件步骤，使得在从较好电压条件转变到较差电压条件后可即刻递增安全策略(例如，用以确保数据完整性的更多参数)。电压历史可在每当装置初始化(例如，上电)时复位，或可在装置的使用期限中保持。在一实例中，通过温度读数增强电压历史，因为这些温度读数往往修改电压对快闪组件的影响(例如，当装置冷或热时电压波动往往变得较差)。下文论述额外细节和实例。
上文所论述可在多种应用中使用。例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适度系统等)和因特网连接的电器或装置(例如，物联网(IoT)装置等)等电子装置尤其取决于电子装置的类型、使用环境、性能期望等而具有变化的存储需要。
电子装置可分解为若干主要组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双数据速率同步DRAM(DDR SDRAM)等)；以及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC或其它存储卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、电力管理电路、基带处理器或者一或多个收发器电路等。
图1说明包含经配置以在通信接口上通信的主机装置105和存储器装置110的环境100的实例。主机装置105或存储器装置110可包含在多种产品150中，例如物联网(IoT)装置(例如，电冰箱或其它电器、传感器、马达或致动器、移动通信装置、汽车、无人机等)，以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115和存储器阵列120，所述存储器阵列包含例如若干个别存储器裸片(例如，三维(3D)NAND裸片的堆叠)。在3D架构半导体存储器技术中，堆叠竖直结构，从而增加层次的数目、物理页以及因此存储器装置(例如，存储装置)的密度。在一实例中，存储器装置110可为主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可为集成电路(例如，芯片上系统(SOC)等)的部分，其与主机装置105的一或多个其它组件一起堆叠或另外包含。
可使用一或多个通信接口在存储器装置110与主机装置105的一或多个其它组件之间传送数据，例如串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口，或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储卡读卡器或在存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可为具有参看图7的机器700论述的组件的某一部分或全部的机器。
存储器控制器115可从主机105接收指令，且可与存储器阵列通信，以便对(例如，写入或擦除)或从(例如，读取)存储器阵列的存储器单元、平面、子块、块或页中的一或多个传送数据。存储器控制器115尤其可包含电路或固件，包含一或多个组件或集成电路。举例来说，存储器控制器115可包含一或多个存储器控制单元、电路或组件，其经配置以控制跨越存储器阵列120的存取且提供主机105与存储器装置110之间的转换层。存储器控制器115可包含一或多个输入/输出(I/O)电路、线或接口以对存储器控制器120或从所述存储器阵列传送数据。存储器控制器115可包含存储器管理器125和阵列控制器135。
存储器管理器125尤其可包含电路或固件，例如与各种存储器管理功能相关联的若干组件或集成电路。为了当前描述的目的，将在NAND存储器的背景下描述实例存储器操作和管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。这些NAND管理功能包含耗损均衡(例如，垃圾收集或回收)、错误检测或校正、块引退或者一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机接收的命令)剖析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。
存储器管理器125可包含一组管理表130，其经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115的存储器阵列或一或多个存储器单元相关联的各种信息)。举例来说，管理表130可包含关于耦合到存储器控制器115的存储器单元的一或多个块的块年龄、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个的检测到的错误的数目高于阈值，那么位错误可称为不可校正的位错误。管理表130尤其可维持可校正或不可校正的位错误的计数。
阵列控制器135尤其可包含经配置以控制存储器操作的电路或组件，所述存储器操作与对耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据、从所述一或多个存储器单元读取数据或者擦除所述一或多个存储器单元相关联。所述存储器操作可基于例如从主机105接收的主机命令，或在内部由存储器管理器125产生(例如，与耗损均衡、错误检测或校正等结合)。
阵列控制器135可包含错误校正码(ECC)组件140，其尤其可包含ECC引擎或其它电路，所述ECC引擎或其它电路经配置以检测或校正与对耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据或从所述一或多个存储器单元读取数据相关联的错误。存储器控制器115可经配置以主动地检测与各种操作或数据存储相关联的错误发生(例如，位错误、操作错误等)且从其恢复，同时维持主机105与存储器装置110之间传送的数据的完整性，或维持所存储数据的完整性(例如，使用冗余RAID存储等)，且可移除(例如，引退)故障的存储器资源(例如，存储器单元、存储器阵列、页、块等)以防止未来错误。
存储器阵列120可包含布置于例如若干装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548块，和每装置4个或更多个平面。作为另一实例，32GBMLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1024页、每平面548块，和每装置4个平面，但与对应TLC存储器装置相比所需的写入时间为一半且编程/擦除(P/E)循环为两倍。其它实例可包含其它数目或布置。在一些实例中，存储器装置或其部分可在SLC模式中或在所需MLC模式(例如TLC、QLC等)中选择性操作。
在操作中，数据通常以页写入到NAND存储器装置110或从其读取，且以块擦除。然而，按需要可对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器装置110的数据传送大小通常称为页，而主机的数据传送大小通常称为扇区。
虽然数据页可包含若干字节的用户数据(例如，包含若干数据扇区的数据有效负载)及其对应的元数据，但页的大小经常仅指代用以存储用户数据的字节的数目。作为一实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如，假定512B的扇区大小的8个扇区)以及对应于用户数据的若干字节(例如，32B、54B、224B等)的元数据，例如完整性数据(例如，错误检测或校正代码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同页大小，或可需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同位错误速率，其可导致必需要不同量的元数据来确保数据页的完整性(例如，具有较高位错误率的存储器装置可需要比具有较低位错误率的存储器装置更多字节的错误校正码数据)。作为一实例，多电平单元(MLC)NAND快闪装置可具有比对应单电平单元(SLC)NAND快闪装置高的位错误率。因此，MLC装置可需要比对应SLC装置更多的元数据字节用于错误数据。
图2说明包含若干存储器单元串(例如，第一到第三A0存储器串205A0-207A0，第一到第三An存储器串205An-207An，第一到第三B0存储器串205B0-207B0，第一到第三Bn存储器串205Bn-207Bn等)的3D NAND架构半导体存储器阵列200的实例示意图，所述存储器单元串组织成块(例如，块A 201A、块B 201B等)和子块(例如，子块A0 201A0、子块An 201An、子块B0201B0、子块Bn 201Bn等)。存储器阵列200表示在存储器装置的块、装置或其它单元中通常将找到的较大数目的相似结构的一部分。
每一存储器单元串包含若干层次的电荷存储晶体管(例如，浮动栅极晶体管、电荷截留结构等)，所述电荷存储晶体管在Z方向上以源极到漏极方式堆叠于源极线(SRC)235或源极侧选择栅极(SGS)(例如，第一到第三A0SGS 231A0-233A0、第一到第三An SGS 231An-233An、第一到第三B0SGS 231B0-233B0、第一到第三Bn SGS 231Bn-233Bn等)与漏极侧选择栅极(SGD)(例如，第一到第三A0SGD 226A0-228A0、第一到第三An SGD 226An-228An、第一到第三B0SGD 226B0-228B0、第一到第三Bn SGD 226Bn-228Bn等)之间。3D存储器阵列中的每一存储器单元串可沿着X方向布置为数据线(例如，位线(BL)BL0-BL2 220-222)，且沿着Y方向布置为物理页。
在物理页内，每一层次表示一行存储器单元，且每一存储器单元串表示列。子块可包含一或多个物理页。块可包含若干子块(或物理页)(例如，128、256、384等)。虽然本文中示出为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三个存储器单元串，且每一串具有8个层次的存储器单元，但在其它实例中，存储器阵列200可包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层次。举例来说，每一存储器单元串按需要可包含更多或更少层次(例如，16、32、64、128等)，以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的一或多个额外层次的半导体材料。作为一实例，48GBTLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548块，和每装置4个或更多个平面。
存储器阵列200中的每一存储器单元包含耦合到(例如，以电或另外以操作方式连接到)存取线(例如，字线(WL)WL00-WL70 210A-217A、WL01-WL71 210B-217B等)的控制栅极(CG)，所述存取线按需要跨越特定层次或层次的一部分共同地耦合控制栅极(CG)。3D存储器阵列中的特定层次且因此串中的特定存储器单元可使用相应存取线来存取或控制。可使用各种选择线存取选择栅极的群组。举例来说，可使用A0SGD线SGDA0 225A0存取第一到第三A0SGD 226A0-228A0，可使用An SGD线SGDAn 225An存取第一到第三An SGD 226An-228An，可使用B0 SGD线SGDB0 225B0存取第一到第三B0 SGD 226B0-228B0，且可使用Bn SGD线SGDBn225Bn存取第一到第三Bn SGD 226Bn-228Bn。可使用栅极选择线SGS0 230A存取第一到第三A0SGS 231A0-233A0和第一到第三An SGS 231An-233An，且可使用栅极选择线SGS1 230B存取第一到第三B0SGS 231B0-233B0和第一到第三Bn SGS 231Bn-233Bn。
在一实例中，存储器阵列200可包含若干层级的半导体材料(例如，多晶硅等)，其经配置以耦合阵列的相应层次的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)。阵列中的特定存储器单元串可使用位线(BL)和选择栅极等的组合来存取、选择或控制，且在特定串中的一或多个层次处的特定存储器单元可使用一或多个存取线(例如，字线)来存取、选择或控制。
图3说明NAND架构半导体存储器阵列300的一部分的实例示意图，所述阵列包含布置于串(例如，第一到第三串305-307)和层次(例如，示出为相应字线(WL)WL0-WL7310-317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)的二维阵列中的多个存储器单元302以及感测放大器或装置360。举例来说，存储器阵列300可说明例如图2中说明的3DNAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图。
每一存储器单元串使用相应源极侧选择栅极(SGS)(例如，第一到第三SGS 331-333)耦合到源极线(SRC)，且使用相应漏极侧选择栅极(SGD)(例如，第一到第三SGD 326-328)耦合到相应数据线(例如，第一到第三位线(BL)BL0-BL2 320-322)。虽然在图3的实例中说明为具有8个层次(例如，使用字线(WL)WL0-WL7 310-317)和三个数据线(BL0-BL2326-328)，但其它实例按需要可包含具有更多或更少层次或数据线的存储器单元串。
在例如实例存储器阵列300等NAND架构半导体存储器阵列中，可通过感测与含有所选存储器单元的特定数据线相关联的电流或电压变化而存取所选存储器单元302的状态。可使用一或多个驱动器(例如，由控制电路、一或多个处理器、数字逻辑等)存取存储器阵列300。在一实例中，取决于对特定存储器单元或存储器单元集合将执行的所需操作的类型，一或多个驱动器可通过驱动特定电位到一或多个数据线(例如，位线BL0-BL2)、存取线(例如，字线WL0-WL7)或选择栅极而激活特定存储器单元或存储器单元集合。
为了将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到选定字线(例如，WL4)，且因此施加到耦合到选定字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一到第三控制栅极(CG)341-343)。编程脉冲可例如在15V处或附近开始，并且在某些实例中，可在每一编程脉冲施加期间量值增加。在将编程电压施加于选定字线的同时，可将例如接地电位(例如，Vss)等电位施加到以编程为目标的存储器单元的数据线(例如，位线)和衬底(且因此源极与漏极之间的通道)，从而导致从通道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或佛勒-诺德海姆(Fowler-Nordheim，FN)隧穿等)。
相比之下，可将传递电压(Vpass)施加到具有并不以编程为目标的存储器单元的一或多个字线，或可将禁止电压(例如，Vcc)施加到具有并不以编程为目标的存储器单元的数据线(例如，位线)，以例如禁止电荷从通道传送到这些非目标存储器单元的浮动栅极。传递电压可例如取决于施加的传递电压与以编程为目标的字线的接近度而变化。禁止电压可包含相对于接地电位(例如，Vss)的供应电压(Vcc)，例如来自外部源或供应(例如，电池、AC/DC转换器等)的电压。
作为一实例，如果将编程电压(例如，15V或更高)施加于特定字线，例如WL4，那么可将10V的传递电压施加到一或多个其它字线，例如WL3、WL5等，以禁止非目标存储器单元的编程，或保持并不以编程为目标的这些存储器单元上存储的值。随着施加的编程电压与非目标存储器单元之间的距离增加，制止对非目标存储器单元进行编程所需的传递电压可减小。举例来说，在将15V的编程电压施加于WL4的情况下，可将10V的传递电压施加到WL3和WL5，可将8V的传递电压施加到WL2和WL6，可将7V的传递电压施加到WL1和WL7等。在其它实例中，传递电压或字线的数目等可更高或更低，或更多或更少。
耦合到数据线(例如，第一、第二或第三位线(BL0-BL2)320-322)中的一或多个的感测放大器360可通过感测特定数据线上的电压或电流而检测相应数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可执行检验操作以确定所选存储器单元是否已到达其既定经编程状态。如果所选存储器单元已到达其既定经编程状态，那么可禁止其进一步编程。如果所选存储器单元尚未到达其既定经编程状态，那么可施加额外编程脉冲。如果在特定数目的编程脉冲(例如，最大数目)之后所选存储器单元尚未到达其既定经编程状态，那么所选存储器单元或与这些所选存储器单元相关联的串、块或页可标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，擦除通常以块或子块执行)，可(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到以擦除为目标的存储器单元的衬底(且因此源极与漏极之间的通道)，同时目标存储器单元的字线保持在例如接地电位(例如，Vss)的电位，从而导致从目标存储器单元的浮动栅极到通道的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
图4说明存储器装置400的实例框图，所述存储器装置包含具有多个存储器单元404的存储器阵列402，以及用以提供与存储器阵列402的通信或对所述存储器阵列执行一或多个存储器操作的一或多个电路或组件。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页缓冲器422、选择器424、输入/输出(I/O)电路426以及存储器控制单元430。
存储器阵列402的存储器单元404可布置于块中，例如第一和第二块402A、402B。每一块可包含子块。举例来说，第一块402A可包含第一和第二子块402A0、402An，且第二块402B可包含第一和第二子块402B0、402Bn。每一子块可包含若干物理页，每一页包含若干存储器单元404。虽然本文中示出为具有两个块，每一块具有两个子块，且每一子块具有若干存储器单元404，但在其它实例中，存储器阵列402可包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元404可布置于若干行、列、页、子块、块等中，且使用例如存取线406、第一数据线410或一或多个选择栅极、源极线等来存取。
存储器控制单元430可根据在控制线432上接收的一或多个信号或指令控制存储器装置400的存储器操作，所述一或多个信号或指令包含例如指示所需操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在一或多个地址线416上接收的地址信号(A0-AX)。在存储器装置400外部的一或多个装置可控制控制线432上的控制信号或地址线416上的地址信号的值。在存储器装置400外部的装置的实例可包含(但不限于)主机、存储器控制器、处理器或图4中未说明的一或多个电路或组件。
存储器装置400可使用存取线406和第一数据线410来对(例如，写入或擦除)或从(例如，读取)存储器单元404中的一或多个传送数据。行解码器412和列解码器414可从地址线416接收且解码地址信号(A0-AX)，可确定将存取存储器单元404中的哪些，且可提供信号到例如上文描述的存取线406(例如，多个字线(WL0-WLm)中的一或多个)或第一数据线410(例如，多个位线(BL0-BLn)中的一或多个)中的一或多个。
存储器装置400可包含感测电路，例如感测放大器420，其经配置以使用第一数据线410确定存储器单元404上的数据的值(例如，读取)，或确定将写入到存储器单元404的数据的值。举例来说，在存储器单元404的选定串中，感测放大器420中的一或多个可响应于读取电流在存储器阵列402中流动通过选定串到数据线410而读取所选存储器单元404中的逻辑电平。
在存储器装置400外部的一或多个装置可使用I/O线(DQ0-DQN)408、地址线416(A0-AX)或控制线432与存储器装置400通信。输入/输出(I/O)电路426可根据例如控制线432和地址线416，使用I/O线408将数据的值传送进出存储器装置400，例如进出页缓冲器422或存储器阵列402。页缓冲器422可存储从在存储器装置400外部的一或多个装置接收的数据，然后将所述数据编程到存储器阵列402的相关部分中，或者可存储从存储器阵列402读取的数据，然后将所述数据发射到在存储器装置400外部的一或多个装置。
列解码器414可将地址信号(A0-AX)接收且解码为一或多个列选择信号(CSEL1-CSELn)。选择器424(例如，选择电路)可接收列选择信号(CSEL1-CSELn)且选择页缓冲器422中表示将从存储器单元404读取或将编程到存储器单元404中的数据值的数据。选定数据可使用第二数据线418在页缓冲器422与I/O电路426之间传送。
存储器控制单元430可从外部源或供应(例如，内部或外部电池、AC/DC转换器等)接收正和负供应信号，例如供应电压(Vcc)434和负供应(Vss)436(例如，接地电位)。在某些实例中，存储器控制单元430可包含调节器428以内部地提供正或负供应信号。
图5说明用于电压降级感知NAND阵列管理的装置505的实例框图。装置505类似于上文关于图4所描述而操作。装置505包含存储器控制单元510(例如，控制器)和非易失性存储装置阵列525(例如，NAND快闪、三维NAND快闪阵列等)。装置505还可包含用于VCC和VCCq的电压检测器515以及历史520。历史520可在装置505上的第二NVM中实施，或可存储于阵列525中。当在操作中时，电压检测器515以通信方式耦合到控制器510。
电压检测器经布置以监视到装置505的电压。控制器510或电压检测器515经布置以评估所监视的电压是否构成电压事件。此评估可包含比较电流测量值与先前测量值之间的差异(例如，△)，比较测量值与阈值等。在一实例中，每个测量值是电压事件。在此实例中，关于测量值的影响的评估在下游处置。
控制器510经布置而以电压事件修改历史520。举例来说，电流测量值可存储于历史520中。在一实例中，以电压事件修改电压事件的历史包含递增电压事件的计数器。因此，在此实例中，历史520记录电压事件的简单计数。在一实例中，通过时间修改电压事件的计数。举例来说，历史520可记录在时间窗(例如，由例如秒等时间单位或者开始和结束时间界定)内的计数或类似物以提供电压事件的比率。
控制器510经布置以从历史520观察电压条件。举例来说，控制器510可评估历史条目以找到超出阈值的条目。控制器510可对邻近条目(例如，在时间上彼此紧靠)的数目进行计数且当邻近条目的计数超过阈值时观察电压条件。在一实例中，观察电压条件包含使用电压事件的计数器测量在一时间周期期间的电压事件的比率。虽然控制器510可确定在单个电压事件条目后即刻观察电压条件，但此行为可导致辗转现象影响，其中控制510频繁地修改安全策略但收效甚微。
控制器510经布置以响应于电压条件修改阵列525的操作参数。因此，一旦控制器510观察到(例如，确定)电压条件存在，控制器510就采取步骤以根据电压条件解决数据完整性。在一实例中，修改操作参数包含改变阵列525的错误处置程序。在一实例中，错误处置程序是读取重试程序。因此，可在不良电压条件下较早起始读取重试以减少等待时间。在一实例中，错误处置程序是编程擦除程序。在此实例中，可采用确保写入(例如，编程)已发生或擦除已成功的较保守的方法，例如维持缓冲器中的数据直到操作经检验。在一实例中，错误处置程序是不良块标记程序。在一实例中，不良块标记程序增加在电压条件期间识别不良块之前允许的错误计数。此处大体上，不良电压条件减少块或其它阵列组件被认为有缺陷的可能性。
在一实例中，修改操作参数包含改变写入程序。在一实例中，改变写入程序包含维持写入缓冲器中的数据超出数据传送到阵列525时的点。在一实例中，数据维持于写入缓冲器中直到从阵列525对数据的成功读取完成。这些实例说明在不良电压条件下确保写入数据的完整性的保守且一般缓慢的方法。
在一实例中，操作参数是对应于装置505的操作安全电平的操作参数的集合的部分。在一实例中，操作安全电平是操作安全电平的有序集合中的一个。在一实例中，操作安全电平的集合是通过用速度交换数据完整性的对应操作参数来排序。在一实例中，响应于电压条件修改操作参数包含基于电压条件是供应到装置505的电压的劣化还是改善而从操作安全电平集合的第一成员递增或递减。这些实例证明对电压条件和安全电平进行排序允许通过当电压条件降级或改善时通过向上或向下转变而选择参数(例如，基于安全电平)的有效技术。
图6说明用于电压降级感知NAND阵列管理的方法600的实例流程图。方法600的操作由硬件执行，例如上文关于图1-5或下文关于图7(例如，处理电路)所描述的硬件。
在操作605，监视到NAND装置的电压以检测电压事件。
在操作610，以电压事件修改电压事件的历史。在一实例中，以电压事件修改电压事件的历史包含递增电压事件的计数器。
在操作615，从电压事件的历史观察电压条件。在一实例中，观察电压条件包含使用电压事件的计数器测量在一时间周期期间的电压事件的比率。
在操作620，响应于电压条件而修改NAND装置中的NAND阵列的操作参数。在一实例中，修改操作参数包含改变NAND阵列的错误处置程序。在一实例中，错误处置程序是读取重试程序。在一实例中，错误处置程序是编程擦除程序。在一实例中，错误处置程序是不良块标记程序。在一实例中，不良块标记程序增加在电压条件期间识别不良块之前允许的错误计数。
在一实例中，修改操作参数包含改变写入程序。在一实例中，改变写入程序包含维持写入缓冲器中的数据超出数据传送到NAND阵列时的点。在一实例中，数据维持于写入缓冲器中直到从NAND阵列对数据的成功读取完成。
在一实例中，操作参数是对应于NAND装置的操作安全电平的操作参数的集合的部分。在一实例中，操作安全电平是操作安全电平的有序集合中的一个。在一实例中，操作安全等级的集合是通过用速度交换数据完整性的对应操作参数来排序。在一实例中，响应于电压条件修改操作参数包含基于电压条件是供应到NAND装置的电压的劣化还是改善而从操作安全电平集合的第一成员递增或递减。
图7说明本文中论述的技术(例如，方法)中的任何一或多个可在其上执行的实例机器700的框图。在替代实施例中，机器700可以作为独立装置操作或可以连接(例如，联网)到其它机器。在联网部署中，机器700可以在服务器机器、客户端机器或服务器-客户端网络环境两者的能力中操作。在实例中，机器700可以充当对等式(P2P)(或其它分布式)网络环境中的对等式机器。机器700可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单一机器，但术语“机器”也将被视为包含个别地或共同地执行指令集(或多个集合)以执行本文中所论述的方法中的任何一或多个(例如，云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器集合。
如本文所描述，实例可包含逻辑、组件、装置、封装或机构，或者可通过逻辑、组件、装置、封装或机构而操作。电路是在包含硬件(例如，简单电路、栅极、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路成员可以随时间和基础硬件可变性为灵活的。电路包含当操作时可单独或组合地执行特定任务的部件。在实例中，电路的硬件可以被永恒地设计成实行特定操作(例如，硬接线)。在实例中，电路的硬件可以包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以编码特定操作的指令的计算机可读媒体。在连接物理组件时，硬件构成的基础电特性例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路的部件以当在操作中时实行特定任务的部分。因此，当装置操作时计算机可读媒体以通信方式耦合到电路的其它组件。在实例中，物理组件中的任一个可以用于多于一个电路中的多于一个部件中。例如，在操作中，执行单元在一个时间点处可以用于第一电路系统的第一电路中，且由第一电路系统中的第二电路或由第二电路系统中的第三电路在不同时间重新使用。
机器(例如，计算机系统)700(例如，主机装置105、存储器装置110等)可包含硬件处理器702(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器704和静态存储器706，其中的一些或全部可经由互连链路(例如，总线)708彼此通信。机器700可进一步包含显示单元710、字母数字输入装置712(例如，键盘)和用户接口(UI)导航装置714(例如，鼠标)。在一实例中，显示单元710、输入装置712和UI导航装置714可为触摸屏显示器。机器700可另外包含存储装置(例如，驱动单元)716、信号产生装置718(例如，扬声器)、网络接口装置720和一或多个传感器716，例如全球定位系统(GPS)传感器、指南针、加速度计或其它传感器。机器700可包含输出控制器728，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接以通信或控制一或多个外围装置(例如，打印机、读卡器等)。
存储装置716可包含机器可读媒体722，体现本文所描述的技术或功能中的任何一或多者或由其利用的数据结构或指令724(例如，软件)的一或多个集合存储于所述机器可读媒体上。指令724还可在其由机器700执行期间完全或至少部分地驻留在主存储器704内、静态存储器706内或硬件处理器702内。在一实例中，硬件处理器702、主存储器704、静态存储器706或存储装置716中的一个或任何组合可构成机器可读媒体722。
虽然机器可读媒体722说明为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令724的单个媒体或多个媒体(例如，集中或分布式数据库，或相关联高速缓冲存储器和服务器)。
术语“机器可读媒体”可以包含能够存储、编码或载送用于由机器700执行的指令且使机器700执行本发明的技术中的任何一或多个，或能够存储、编码或载送由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可以包含固态存储器以及光学和磁性媒体。在实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体是非暂时性传播信号。集中式机器可读媒体的具体实例可以包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可移除式盘；磁光盘；以及CD-ROM和DVD-ROM盘。
指令724(例如，软件、程序、操作系统(OS)等)或其它数据存储于存储装置721上，可由存储器704存取以供处理器702使用。存储器704(例如，DRAM)通常是快速但易失性的，且因此是与存储装置721(例如，SSD)不同类型的存储，所述存储装置721适合于长期存储，包含在“断开”条件中时的长期存储。在由用户或机器700的使用中的指令724或数据通常加载于存储器704中供处理器702使用。当存储器704装满时，可分配来自存储装置721的虚拟空间以补充存储器704；然而，因为存储721装置通常比存储器704慢，且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储装置等待时间(与存储器704相比，例如DRAM)可极大地降低用户体验。此外，用于虚拟存储器的存储装置721的使用可极大地减少存储装置721的可用使用寿命。
与虚拟存储器相比，虚拟存储器压缩(例如，内核特征“ZRAM”)使用存储器的部分作为经压缩块存储以避免对存储装置721的分页。分页在经压缩块中发生直到必须将这些数据写入到存储装置721为止。虚拟存储器压缩增加存储器704的可用大小，同时减少存储装置721上的磨损。
针对移动电子装置或移动存储而优化的存储装置传统地包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机装置的若干并行接口(例如，8位并行接口)，且经常是从主机装置可移除和分离的组件。相比之下，eMMCTM装置附接到电路板且视为主机装置的组件，其读取速度比得上基于串行ATATM(串行高级技术(AT)附接，或SATA)的SSD装置。然而，对移动装置性能的需求持续增加，以便完全实现虚拟或增强现实装置，利用增加的网络速度等。响应于此需求，存储装置已经从并行转移到串行通信接口。包含控制器和固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，进一步推进了更高的读取/写入速度。
指令724可以进一步利用多个传送协议中的任一个(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置720使用传输媒体在通信网络726上发射或接收。实例通信网络可以包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络和无线数据网络(例如，称为的电气电子工程师学会(IEEE)802.11系列标准、称为的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等式(P2P)网络，以及其它网络。在实例中，网络接口装置720可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络726。在实例中，网络接口装置720可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个无线地通信。术语“传输媒体”应被视为包含能够存储、编码或载送指令以由机器700执行的任何无形媒体，且包含数字或模拟通信信号或用以促进此软件的通信的其它无形媒体。
额外实例：
实例1是一种用于电压降级感知NAND阵列管理的NAND装置，所述NAND装置包括：NAND阵列；以及控制器，其用以：监视到所述NAND装置的电压以检测电压事件；以所述电压事件修改电压事件的历史；从所述电压事件的历史观察电压条件；以及响应于所述电压条件修改所述NAND阵列的操作参数。
在实例2中，实例1的标的物包含其中为了修改所述操作参数，所述控制器改变所述NAND阵列的错误处置程序。
在实例3中，实例2的标的物包含其中所述错误处置程序是读取重试程序。
在实例4中，实例2到3的标的物包含其中所述错误处置程序是编程擦除程序。
在实例5中，实例2到4的标的物包含其中所述错误处置程序是不良块标记程序。
在实例6中，实例5的标的物包含其中所述不良块标记程序增加在所述电压条件期间识别不良块之前允许的错误计数。
在实例7中，实例1到6的标的物包含其中为了修改所述操作参数，所述控制器改变写入程序。
在实例8中，实例7的标的物包含其中为了改变所述写入程序，所述控制器维持写入缓冲器中的数据超出所述数据传送到所述NAND阵列时的点。
在实例9中，实例8的标的物包含其中所述数据维持于所述写入缓冲器中直到从所述NAND阵列对所述数据的成功读取完成。
在实例10中，实例1到9的标的物包含其中所述操作参数是对应于所述NAND装置的操作安全电平的操作参数的集合的部分，其中所述操作安全电平是操作安全电平的有序集合中的一个，所述操作安全电平的集合是通过以速度交换数据完整性的对应操作参数来排序。
在实例11中，实例10的标的物包含其中为了响应于所述电压条件修改所述操作参数，所述控制器基于所述电压条件是供应到所述NAND装置的电压的劣化还是改善而从所述操作安全电平的集合的第一成员递增或递减。
在实例12中，实例1到11的标的物包含其中为了以所述电压事件修改所述电压事件的历史，所述控制器递增电压事件的计数器。
在实例13中，实例12的标的物包含其中为了观察所述电压条件，所述控制器使用所述计数器测量在一时间周期期间电压事件的比率。
实例14是一种用于电压降级感知NAND阵列管理的方法，所述方法包括：监视到NAND装置的电压以检测电压事件；以所述电压事件修改电压事件的历史；从所述电压事件的历史观察电压条件；以及响应于所述电压条件修改所述NAND装置中的NAND阵列的操作参数。
在实例15中，实例14的标的物包含其中修改所述操作参数包含改变所述NAND阵列的错误处置程序。
在实例16中，实例15的标的物包含其中所述错误处置程序是读取重试程序。
在实例17中，实例15到16的标的物包含其中所述错误处置程序是编程擦除程序。
在实例18中，实例15到17的标的物包含其中所述错误处置程序是不良块标记程序。
在实例19中，实例18的标的物包含其中所述不良块标记程序增加在所述电压条件期间识别不良块之前允许的错误计数。
在实例20中，实例14到19的标的物包含其中修改所述操作参数包含改变写入程序。
在实例21中，实例20的标的物包含其中改变所述写入程序包含维持写入缓冲器中的数据超出所述数据传送到所述NAND阵列时的点。
在实例22中，实例21的标的物包含其中所述数据维持于所述写入缓冲器中直到从所述NAND阵列对所述数据的成功读取完成。
在实例23中，实例14到22的标的物包含其中所述操作参数是对应于所述NAND装置的操作安全电平的操作参数的集合的部分，其中所述操作安全电平是操作安全电平的有序集合中的一个，所述操作安全电平的集合是通过以速度交换数据完整性的对应操作参数来排序。
在实例24中，实例23的标的物包含其中响应于所述电压条件修改所述操作参数包含基于所述电压条件是供应到所述NAND装置的电压的劣化还是改善而从所述操作安全电平的集合的第一成员递增或递减。
在实例25中，实例14到24的标的物包含其中以所述电压事件修改所述电压事件的历史包含递增电压事件的计数器。
在实例26中，实例25的标的物包含其中观察所述电压条件包含使用所述计数器测量在一时间周期期间电压事件的比率。
实例27是至少一个机器可读媒体，其包含指令，所述指令当由处理电路执行时致使所述处理电路执行实例14到26的任一方法。
实例28是一种系统，其包括用以执行实例14到26的任一方法的机构。
实例29是一种机器可读媒体，其包含指令，所述指令当由处理电路执行时致使所述处理电路执行包括以下各项的操作：监视到NAND装置的电压以检测电压事件；以所述电压事件修改电压事件的历史；从所述电压事件的历史观察电压条件；以及响应于所述电压条件修改所述NAND装置中的NAND阵列的操作参数。
在实例30中，实例29的标的物包含其中修改所述操作参数包含改变所述NAND阵列的错误处置程序。
在实例31中，实例30的标的物包含其中所述错误处置程序是读取重试程序。
在实例32中，实例30到31的标的物包含其中所述错误处置程序是编程擦除程序。
在实例33中，实例30到32的标的物包含其中所述错误处置程序是不良块标记程序。
在实例34中，实例33的标的物包含其中所述不良块标记程序增加在所述电压条件期间识别不良块之前允许的错误计数。
在实例35中，实例29到34的标的物包含其中修改所述操作参数包含改变写入程序。
在实例36中，实例35的标的物包含其中改变所述写入程序包含维持写入缓冲器中的数据超出所述数据传送到所述NAND阵列时的点。
在实例37中，实例36的标的物包含其中所述数据维持于所述写入缓冲器中直到从所述NAND阵列对所述数据的成功读取完成。
在实例38中，实例29到37的标的物包含其中所述操作参数是对应于所述NAND装置的操作安全电平的操作参数的集合的部分，其中所述操作安全电平是操作安全电平的有序集合中的一个，所述操作安全电平的集合是通过以速度交换数据完整性的对应操作参数来排序。
在实例39中，实例38的标的物包含其中响应于所述电压条件修改所述操作参数包含基于所述电压条件是供应到所述NAND装置的电压的劣化还是改善而从所述操作安全电平的集合的第一成员递增或递减。
在实例40中，实例29到39的标的物包含其中以所述电压事件修改所述电压事件的历史包含递增电压事件的计数器。
在实例41中，实例40的标的物包含其中观察所述电压条件包含使用所述计数器测量在一时间周期期间电压事件的比率。
实例42是一种用于电压降级感知NAND阵列管理的系统，所述系统包括：用于监视到NAND装置的电压以检测电压事件的机构；用于以所述电压事件修改电压事件的历史的机构；用于从所述电压事件的历史观察电压条件的机构；以及用于响应于所述电压条件修改所述NAND装置中的NAND阵列的操作参数的机构。
在实例43中，实例42的标的物包含其中所述用于修改所述操作参数的机构包含用于改变所述NAND阵列的错误处置程序的机构。
在实例44中，实例43的标的物包含其中所述错误处置程序是读取重试程序。
在实例45中，实例43到44的标的物包含其中所述错误处置程序是编程擦除程序。
在实例46中，实例43到45的标的物包含其中所述错误处置程序是不良块标记程序。
在实例47中，实例46的标的物包含其中所述不良块标记程序增加在所述电压条件期间识别不良块之前允许的错误计数。
在实例48中，实例42到47的标的物包含其中所述用于修改所述操作参数的机构包含用于改变写入程序的机构。
在实例49中，实例48的标的物包含其中所述用于改变所述写入程序的机构包含用于维持写入缓冲器中的数据超出所述数据传送到所述NAND阵列时的点的机构。
在实例50中，实例49的标的物包含其中所述数据维持于所述写入缓冲器中直到从所述NAND阵列对所述数据的成功读取完成。
在实例51中，实例42到50的标的物包含其中所述操作参数是对应于所述NAND装置的操作安全电平的操作参数的集合的部分，其中所述操作安全电平是操作安全电平的有序集合中的一个，所述操作安全电平的集合是通过以速度交换数据完整性的对应操作参数来排序。
在实例52中，实例51的标的物包含其中响应于所述电压条件修改所述操作参数包含基于所述电压条件是供应到所述NAND装置的电压的劣化还是改善而从所述操作安全电平的集合的第一成员递增或递减。
在实例53中，实例42到52的标的物包含其中所述用于以所述电压事件修改所述电压事件的历史的机构包含用于递增电压事件的计数器的机构。
在实例54中，实例53的标的物包含其中所述用于观察所述电压条件的机构包含用于使用所述计数器测量在一时间周期期间电压事件的比率的机构。
实例55是至少一个机器可读媒体，其包含指令，所述指令当由处理电路执行时致使所述处理电路执行操作以实施实例1到54中的任一者。
实例56是一种设备，其包括用以实施实例1到54中的任一者的机构。
实例57是一种用以实施实例1到54中的任一者的系统。
实例58是一种用以实施实例1到54中的任一者的方法。
以上详细描述包含对附图的参考，所述附图形成所述详细描述的一部分。所述图式借助于说明展示可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。此类实例可包含除了所示出或所描述的那些元件之外的元件。然而，本发明人还预期其中仅提供所示出或所描述的那些元件的实例。此外，本发明的发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文展示或描述的其它实例(或其一或多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在本文件中，术语如专利文件中所常见而使用术语“一”以包含一个或多于一个，其独立于“至少一个”或“一或多个”的任何其它例子或使用。在此文献中，术语“或”用于指代非排它性或，使得除非另有指示，否则“A或B”可包含“A而非B”、“B而非A”以及“A和B”。在所附权利要求书中，术语“包含”和“在其中(in which)”用作相应术语“包括”和“其中(wherein)”的通俗等效术语。此外，在所附权利要求书中，术语“包含”和“包括”为开放式的，也就是说，包含除权利要求书中在此术语之后列出的那些元件之外的元件的系统、装置、物品或过程仍被视为在权利要求书的范围内。此外，在随附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标签，且并不在于对其对象施加数字要求。
在不同实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可包含存储于物理装置上的物理电路或固件等。如本文中所使用，“处理器”意指任何类型的计算电路，例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(DSP)，或任何其它类型的处理器或处理电路，包含处理器或多核心装置群组。
如在本文档中所使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，例如下伏于晶片或裸片的常规平面或表面，而无论在任一时间点所述衬底的实际定向如何。术语“竖直”指代垂直于如上定义的水平的方向。例如“上”、“上方”和“下方”等介词是相对于常规平面或表面在衬底的顶部或暴露表面上而定义，无论衬底的定向如何；且同时“上”既定表明一个结构相对于其位于其“上”的另一结构的直接接触(无做出相反指示的表达的存在下)；术语“上方”和“下方”明确地既定识别结构(或层、特征等)的相对放置，其明确地包含但不限于所识别结构之间的直接接触，除非具体来说如此指示。类似地，术语“上方”和“下方”不限于水平定向，因为如果一结构在某个时间点是所讨论的构造的最外部分，那么即使所述结构相对于参考结构竖直延伸而不是在水平定向上延伸，此结构也可在参考结构“上方”。
本文使用术语“晶片”和“衬底”来大体上指代集成电路形成于其上的任何结构，并且还指代在集成电路制造的各个阶段期间的这些结构。因此，以下详细描述不应以限制性意义来理解，并且各种实施例的范围仅由所附权利要求书连同此权利要求书授权的等效物的完整范围定义。
根据本发明且在本文中所描述的各种实施例包含使用存储器单元的竖直结构(例如，存储器单元的NAND串)的存储器。如本文中所使用，将采用相对有存储器单元形成在上面的衬底的表面的方向性形容词(即，竖直结构将被视为远离衬底表面而延伸，竖直结构的底端将被视为最接近衬底表面的端部，并且竖直结构的顶端将被视为最远离衬底表面的端部)。
如本文中所使用，方向性形容词(例如水平、竖直、正交、平行、竖直等)可指相对定向，并且除非另外指出，否则并不意图需要严格遵守具体几何性质。举例来说，如本文中所使用，竖直结构无需精确地垂直于衬底的表面，而是可替代地大体上垂直于衬底的表面，并且可形成与衬底的表面的锐角(例如，在60度与120度之间等)。
在本文所描述的一些实施例中，可将不同掺杂配置应用于源极侧选择栅极(SGS)、控制栅极(CG)和漏极侧选择栅极(SGD)，其中的每一个在此实例中可以由多晶硅形成或至少包含多晶硅，结果使得这些层次(例如，多晶硅等)当暴露于蚀刻溶液时可具有不同蚀刻速率。举例来说，在3D半导体装置中形成单片支柱的过程中，SGS和CG可形成凹部，而SGD可保持较少凹入或甚至不凹入。这些掺杂配置因此可通过使用蚀刻溶液(例如，四甲基铵氢氧化物(TMCH))实现进入3D半导体装置中的相异层次(例如，SGS、CG和SGD)中的选择性蚀刻。
如本文所使用，操作存储器单元包含从存储器单元读取、对存储器单元写入或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中被称作“编程”，且可包含对存储器单元写入或从存储器单元擦除(例如，存储器单元可经编程为擦除状态)。
根据本发明的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设定、调整、计算、改变、清除、传送、适配、导出、界定、利用、修改、应用等)磨损循环的数量，或磨损状态(例如，记录磨损循环、在存储器装置的操作发生时对其进行计数、跟踪其起始的存储器装置的操作、评估对应于磨损状态的存储器装置特性等)。
根据本发明的一或多个实施例，存储器存取装置可经配置以关于每一存储器操作将磨损循环信息提供到存储器装置。存储器装置控制电路(例如，控制逻辑)可经编程以补偿对应于磨损循环信息的存储器装置性能改变。存储器装置可接收磨损循环信息且响应于磨损循环信息而确定一或多个操作参数(例如，值、特性)。
将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合或可存在介入元件。相比之下，当一元件被称作“直接”在另一元件“上”、“直接连接到”或“直接耦合到”另一元件时，不存在介入的元件或层。如果两个元件在图式中展示为被线连接，那么除非另外指明，否则所述两个元件可耦合、或直接耦合。
本文中所描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含编码有指令的计算机可读媒体或机器可读媒体，所述指令可操作以配置电子装置以执行如在以上实例中描述的方法。这类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码等等。这类代码可包含用于执行各种方法的计算机可读指令。所述代码可以形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于：硬盘、可装卸式磁盘、可装卸式光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置及类似物。
以上描述预期为说明性的而非限制性的。例如，上述实例(或其一或多个方面)可以彼此组合使用。例如所属领域的技术人员在查阅以上描述后可使用其它实施例。所述摘要在遵守以下理解的情况下提交：其将不会用于解释或限制权利要求的范围或含义。另外，在以上具体实施方式中，可将各种特征分组在一起以简化本发明。不应将此情况解释为期望未主张的公开特征对任何权利要求来说是必需的。实情为，本发明标的物可在于比特定所揭示实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期此些实施例可以各种组合或排列彼此组合。本发明的范围应该通过参考所附的权利要求书以及所述权利要求书所授予的等效物的完整范围来确定。

Claims (28)

1.一种用于电压降级感知NAND阵列管理的NAND装置，所述NAND装置包括：
NAND阵列；以及
控制器，其用以：
监视到所述NAND装置的电压以检测电压事件；
以所述电压事件修改电压事件的历史；
从所述电压事件的历史观察电压条件；以及
响应于所述电压条件修改所述NAND阵列的操作参数。
2.根据权利要求1所述的NAND装置，其中为了修改所述操作参数，所述控制器改变所述NAND阵列的错误处置程序。
3.根据权利要求2所述的NAND装置，其中所述错误处置程序是读取重试程序。
4.根据权利要求2所述的NAND装置，其中所述错误处置程序是编程擦除程序。
5.根据权利要求2所述的NAND装置，其中所述错误处置程序是不良块标记程序。
6.根据权利要求5所述的NAND装置，其中所述不良块标记程序增加在所述电压条件期间识别不良块之前允许的错误计数。
7.根据权利要求1所述的NAND装置，其中为了修改所述操作参数，所述控制器改变写入程序。
8.根据权利要求7所述的NAND装置，其中为了改变所述写入程序，所述控制器维持写入缓冲器中的数据超出所述数据传送到所述NAND阵列时的点。
9.根据权利要求8所述的NAND装置，其中所述数据维持于所述写入缓冲器中直到从所述NAND阵列对所述数据的成功读取完成。
10.根据权利要求1所述的NAND装置，其中所述操作参数是对应于所述NAND装置的操作安全电平的操作参数的集合的部分，其中所述操作安全电平是操作安全电平的有序集合中的一个，所述操作安全电平的集合是通过以速度交换数据完整性的对应操作参数来排序。
11.根据权利要求10所述的NAND装置，其中为了响应于所述电压条件修改所述操作参数，所述控制器基于所述电压条件是供应到所述NAND装置的电压的劣化还是改善而从所述操作安全电平的集合的第一成员递增或递减。
12.根据权利要求1所述的NAND装置，其中为了以所述电压事件修改所述电压事件的历史，所述控制器递增电压事件的计数器。
13.根据权利要求12所述的NAND装置，其中为了观察所述电压条件，所述控制器使用所述计数器测量在一时间周期期间电压事件的比率。
14.一种用于电压降级感知NAND阵列管理的方法，所述方法包括：
监视到NAND装置的电压以检测电压事件；
以所述电压事件修改电压事件的历史；
从所述电压事件的历史观察电压条件；以及
响应于所述电压条件修改所述NAND装置中的NAND阵列的操作参数。
15.根据权利要求14所述的方法，其中修改所述操作参数包含改变所述NAND阵列的错误处置程序。
16.根据权利要求15所述的方法，其中所述错误处置程序是读取重试程序。
17.根据权利要求15所述的方法，其中所述错误处置程序是编程擦除程序。
18.根据权利要求15所述的方法，其中所述错误处置程序是不良块标记程序。
19.根据权利要求18所述的方法，其中所述不良块标记程序增加在所述电压条件期间识别不良块之前允许的错误计数。
20.根据权利要求14所述的方法，其中修改所述操作参数包含改变写入程序。
21.根据权利要求20所述的方法，其中改变所述写入程序包含维持写入缓冲器中的数据超出所述数据传送到所述NAND阵列时的点。
22.根据权利要求21所述的方法，其中所述数据维持于所述写入缓冲器中直到从所述NAND阵列对所述数据的成功读取完成。
23.根据权利要求14所述的方法，其中所述操作参数是对应于所述NAND装置的操作安全电平的操作参数的集合的部分，其中所述操作安全电平是操作安全电平的有序集合中的一个，所述操作安全电平的集合是通过以速度交换数据完整性的对应操作参数来排序。
24.根据权利要求23所述的方法，其中响应于所述电压条件修改所述操作参数包含基于所述电压条件是供应到所述NAND装置的电压的劣化还是改善而从所述操作安全电平的集合的第一成员递增或递减。
25.根据权利要求14所述的方法，其中以所述电压事件修改所述电压事件的历史包含递增电压事件的计数器。
26.根据权利要求25所述的方法，其中观察所述电压条件包含使用所述计数器测量在一时间周期期间电压事件的比率。
27.至少一种机器可读媒体，其包含指令，所述指令当由处理电路执行时致使所述处理电路执行根据权利要求14到26所述的任一方法。
28.一种系统，其包括用以执行根据权利要求14到26所述的任一方法的机构。
CN201811005164.8A 2017-08-31 2018-08-30 用于电压降级感知nand阵列管理的nand装置、方法和系统 Pending CN109427404A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/691,813 US10096370B1 (en) 2017-08-31 2017-08-31 Voltage degradation aware NAND array management
US15/691,813 2017-08-31

Publications (1)

Publication Number Publication Date
CN109427404A true CN109427404A (zh) 2019-03-05

Family

ID=63685134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811005164.8A Pending CN109427404A (zh) 2017-08-31 2018-08-30 用于电压降级感知nand阵列管理的nand装置、方法和系统

Country Status (2)

Country Link
US (3) US10096370B1 (zh)
CN (1) CN109427404A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196400A (zh) * 2019-06-26 2021-07-30 桑迪士克科技有限责任公司 用于3d nand的源极侧编程、方法和装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347344B2 (en) 2017-08-29 2019-07-09 Micron Technology, Inc. Read voltage calibration based on host IO operations
US10096370B1 (en) 2017-08-31 2018-10-09 Micron Technology, Inc. Voltage degradation aware NAND array management
US10453543B2 (en) 2017-10-31 2019-10-22 Micron Technology, Inc. End of life performance throttling to prevent data loss
CN111367697B (zh) * 2018-12-25 2024-09-03 兆易创新科技集团股份有限公司 一种错误处理方法及装置
CN112447225B (zh) * 2019-08-30 2025-07-29 中兴通讯股份有限公司 提高系统dram可靠性的方法、装置和存储介质
US10832790B1 (en) * 2019-09-26 2020-11-10 Western Digital Technologies, Inc. Performance of non data word line maintenance in sub block mode
US11062756B2 (en) 2019-10-14 2021-07-13 Western Digital Technologies, Inc. Extending operating temperature of storage device
CN116859291A (zh) * 2022-03-28 2023-10-10 长鑫存储技术有限公司 电源映射检测方法、装置、电子设备及介质
US11892520B2 (en) 2022-03-28 2024-02-06 Changxin Memory Technologies, Inc. Method and device for power supply mapping detection, electronic device, and medium
US20240201891A1 (en) * 2022-12-20 2024-06-20 Micron Technology, Inc. Input voltage degradation detection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040010246A1 (en) * 2002-07-09 2004-01-15 Olympus Optical Co., Ltd. Surgery system
CN102890621A (zh) * 2011-07-22 2013-01-23 弗森-艾奥公司 确定固态存储介质配置参数的装置、系统和方法
US20150370629A1 (en) * 2014-06-23 2015-12-24 Byungjune SONG Storage device including nonvolatile memory and memory controller and operating method of storage device
US20160132256A1 (en) * 2014-11-07 2016-05-12 Bong-Kil Jung Operating method for nonvolatile memory device, memory controller, and nonvolatile memory system including them
US20160170643A1 (en) * 2014-12-11 2016-06-16 Kabushiki Kaisha Toshiba Memory system and driving method thereof
US20170047124A1 (en) * 2015-08-10 2017-02-16 Sandisk Enterprise Ip Llc Low Read Data Storage Management

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102161738B1 (ko) * 2014-04-07 2020-10-05 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법
JP6531496B2 (ja) * 2015-06-02 2019-06-19 オムロン株式会社 蓄電池制御装置
US10096370B1 (en) 2017-08-31 2018-10-09 Micron Technology, Inc. Voltage degradation aware NAND array management

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040010246A1 (en) * 2002-07-09 2004-01-15 Olympus Optical Co., Ltd. Surgery system
CN102890621A (zh) * 2011-07-22 2013-01-23 弗森-艾奥公司 确定固态存储介质配置参数的装置、系统和方法
US20150370629A1 (en) * 2014-06-23 2015-12-24 Byungjune SONG Storage device including nonvolatile memory and memory controller and operating method of storage device
US20160132256A1 (en) * 2014-11-07 2016-05-12 Bong-Kil Jung Operating method for nonvolatile memory device, memory controller, and nonvolatile memory system including them
US20160170643A1 (en) * 2014-12-11 2016-06-16 Kabushiki Kaisha Toshiba Memory system and driving method thereof
US20170047124A1 (en) * 2015-08-10 2017-02-16 Sandisk Enterprise Ip Llc Low Read Data Storage Management

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196400A (zh) * 2019-06-26 2021-07-30 桑迪士克科技有限责任公司 用于3d nand的源极侧编程、方法和装置
CN113196400B (zh) * 2019-06-26 2024-04-12 桑迪士克科技有限责任公司 用于3d nand的源极侧编程、方法和装置

Also Published As

Publication number Publication date
US10559369B2 (en) 2020-02-11
US20190066810A1 (en) 2019-02-28
US10096370B1 (en) 2018-10-09
US20190259463A1 (en) 2019-08-22
US10311959B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
CN109427404A (zh) 用于电压降级感知nand阵列管理的nand装置、方法和系统
TWI685746B (zh) 單級晶胞快取管理
US11722323B2 (en) Physical unclonable function with NAND memory array
KR102362767B1 (ko) 정정 불가능 ecc
KR102326385B1 (ko) 최적화된 스캔 간격
US11688473B2 (en) SLC page read
US12002521B2 (en) Memory device error detection with improved scanning
US11705201B2 (en) Log data storage for flash memory
US20190065331A1 (en) Flash memory block retirement policy
KR102516246B1 (ko) Ｓｌｃ 캐시 할당
WO2019094226A1 (en) Ufs based idle time garbage collection management
CN109726035B (zh) 存储器装置、操作该装置的方法和非易失性机器可读媒体
US10891072B2 (en) NAND flash thermal alerting
US20190066817A1 (en) Erase page check
CN109727628A (zh) 块读取计数电压调整
CN109427407A (zh) 用于存储连接资源的分配的装置、方法和系统以及机器可读媒体
CN109426621A (zh) 存储器受约束的转换表管理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20230818