[go: up one dir, main page]

CN109408423A - 存储芯片级联扩展电路和控制电路 - Google Patents

存储芯片级联扩展电路和控制电路 Download PDF

Info

Publication number
CN109408423A
CN109408423A CN201811184797.XA CN201811184797A CN109408423A CN 109408423 A CN109408423 A CN 109408423A CN 201811184797 A CN201811184797 A CN 201811184797A CN 109408423 A CN109408423 A CN 109408423A
Authority
CN
China
Prior art keywords
chip
control
storage chip
storage
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811184797.XA
Other languages
English (en)
Inventor
张文辉
叶王建
吴文豪
任鹏
滕晓伟
任鑫鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201811184797.XA priority Critical patent/CN109408423A/zh
Publication of CN109408423A publication Critical patent/CN109408423A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请涉及一种存储芯片级联扩展电路和控制电路，该存储芯片级联扩展电路包括存储芯片和控制开关，存储芯片包括数据传输接口和电源引脚，存储芯片的数据传输接口用于连接控制芯片的数据传输接口，存储芯片的电源引脚通过控制开关连接电源接入端。控制开关在导通时输送电源接入端接入的外部电压为存储芯片供电，存储芯片在接入外部电压时与控制芯片进行数据传输。当控制芯片需要通过数据传输接口对多个存储芯片进行数据传输管理时，利用控制开关使需要进行数据传输的存储芯片工作，不需要进行数据传输的存储芯片不工作，可实现控制芯片同一数据传输接口对多个没有片选引脚的存储芯片的级联，提高了操作可靠性。

Description

存储芯片级联扩展电路和控制电路
技术领域
本申请涉及数据存储技术领域，特别是涉及一种存储芯片级联扩展电路和控制电路。
背景技术
随着嵌入式系统的高速发展,其应用环境的广泛性、复杂性对系统中的闪存设备提出更高要求，需要闪存设备的传输速度更快、体积更小、容量更大。然而，存储芯片容量越大价格也越高，在许多应用中，不仅需要大存储容量，也需要考虑项目成本，因此，在应用中有时会将两片小容量的存储芯片进行级联，既节约了成本，又扩展了存储容量。
传统的存储芯片级联方式是利用控制器连接存储芯片的片选引脚，通过对片选引脚的控制实现多个存储芯片的级联。然而，对于一些没有片选引脚的存储芯片，则无法使用片选的方式完成芯片级联。传统的存储芯片级联方式存在操作可靠性低的缺点。
发明内容
基于此，有必要针对传统的存储芯片级联方式操作可靠性低的问题，提供一种可提高操作可靠性的存储芯片级联扩展电路和控制电路。
一种存储芯片级联扩展电路，包括存储芯片和控制开关，所述存储芯片包括数据传输接口和电源引脚，所述存储芯片的数据传输接口用于连接控制芯片的数据传输接口，所述存储芯片的电源引脚通过所述控制开关连接电源接入端；
所述控制开关在导通时输送所述电源接入端接入的外部电压为所述存储芯片供电；所述存储芯片在接入外部电压时与所述控制芯片进行数据传输。
一种控制电路，包括控制芯片和上述存储芯片级联扩展电路，所述控制芯片的数据传输接口与所述存储芯片的数据传输接口连接。
上述存储芯片级联扩展电路和控制电路，控制开关在导通时输送电源接入端接入的外部电压为存储芯片供电，存储芯片在接入外部电压时与控制芯片进行数据传输。通过调节控制开关的通断状态控制存储芯片是否得电，可控制存储芯片是否工作，当控制芯片需要通过数据传输接口对多个存储芯片进行数据传输管理时，利用控制开关使需要进行数据传输的存储芯片工作，不需要进行数据传输的存储芯片不工作，可实现控制芯片同一数据传输接口对多个没有片选引脚的存储芯片的级联，节约了成本，又扩展了存储容量，与传统的存储芯片级联方式相比，提高了操作可靠性。
附图说明
图1为一实施例中存储芯片级联扩展电路的结构框图；
图2为一实施例中存储芯片级联扩展电路的原理图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在一个实施例中，提供了一种存储芯片级联扩展电路，如1所示，包括存储芯片110和控制开关120，存储芯片110包括数据传输接口和电源引脚，存储芯片110的数据传输接口用于连接控制芯片200的数据传输接口，存储芯片110的电源引脚通过控制开关120连接电源接入端VCC。控制开关120在导通时输送电源接入端VCC接入的外部电压为存储芯片110供电，存储芯片110在接入外部电压时与控制芯片200进行数据传输。
具体地，存储芯片110的数据传输接口连接控制芯片200的数据传输接口，用于进行数据传输，存储芯片110可以是接收控制芯片200输送的数据进行存储，也可以是根据控制芯片200发送的指令读取对应的数据发送至控制芯片200。
在一个实施例中，存储芯片110的数量为两个或两个以上，控制开关120的数量与存储芯片的数量相同，且各存储芯片110的电源引脚分别通过对应一控制开关120连接电源接入端VCC。具体地，将各存储芯片110的电源引脚分别通过一个控制开关120与控制开关120连接，各存储芯片110的数据传输接口均与控制芯片200的数据传输接口连接，通过对控制开关120的通断调节可控制对应的存储芯片110是否工作，在选择好需要传输数据的存储芯片110之后，则可通过控制芯片200的数据传输接口与选择的存储芯片110进行数据传输，从而实现利用控制芯片200的同一个数据传输接口对不同存储芯片110的级联，节约了成本且扩展了存储容量。
数据传输接口的具体类型并不唯一，在一个实施例中，存储芯片110的数据传输接口、控制芯片200的数据传输接口均为MMC(Multimedia Card，多媒体闪存卡)接口。利用MMC接口连接存储芯片110和控制芯片200，并通过控制开关120对存储芯片110的供电进行控制，当控制芯片200需要通过MMC接口对多个存储芯片110进行数据传输管理时，利用控制开关120使需要进行数据传输的存储芯片110工作，不需要进行数据传输的存储芯片110不工作，可在控制芯片200的同一个MMC接口上实现多个存储芯片110的级联，节约了成本，又扩展了存储容量，操作简便可靠。
其中，存储芯片110和控制芯片200的具体类型并不唯一，在一个实施例中，存储芯片110为Nandflash芯片。由于目前市面上的Nandflash芯片，其多种型号的产品都是自身集成MMC接口的Nandflash芯片，对外不提供片选引脚，并且除了MMC接口协议中定义的引脚外，一般没有额外的引脚供设计者使用。因此，在使用此类芯片时，无法按照常规使用片选信号的方式完成芯片级联。利用控制开关120连接电源接入端VCC和Nandflash芯片的电源引脚，对Nandflash芯片的电源进行控制，即将需要选中的Nandflash芯片的电源打开，将其它不需要选中的Nandflash芯片的电源关闭，从而在控制芯片200的同一数据传输接口上实现多Nandflash芯片的级联。
控制芯片200具体可以是MCU(Micro Control Unit，微控制单元)或CPU(CentralProcessing Unit中央处理器)等，本实施例中，控制芯片200为MCU。具体地，可通过MCU的MMC接口与Nandflash芯片的MMC接口连接，在通过控制开关120的调节选择好需要进行数据传输的Nandflash芯片后，便可实现MCU对单个Nandflash芯片的数据传输。
在一个实施例中，存储芯片110的数据传输接口包括数据引脚和控制引脚，控制芯片200的数据传输接口包括数据引脚和存储控制引脚，存储芯片110的数据引脚用于连接控制芯片200的数据引脚，存储芯片110的控制引脚用于连接控制芯片200的存储控制引脚。其中，存储芯片110的控制引脚用于接收控制芯片200的存储控制引脚发送的指令，存储芯片110通过数据引脚与存储芯片110的数据引脚进行数据传输。
进一步地，存储芯片110的控制引脚包括时钟引脚、指令引脚和复位引脚。同样以数据传输接口为MMC接口为例，如图2所示，存储芯片110的MMC接口中，数据引脚包括引脚DAT0-引脚DAT7，控制引脚包括时钟引脚CLK、指令引脚CMD和复位引脚RST_N。控制芯片200的MMC接口中，数据引脚包括引脚DAT0-引脚DAT7，存储控制引脚包括时钟引脚CLK、指令引脚CMD和复位引脚RST_N。以存储芯片110的数量为2个为例，将2个存储芯片110的引脚DAT0-引脚DAT7、时钟引脚CLK、指令引脚CMD和复位引脚RST_N分别连接至控制芯片200的相应引脚。
控制开关120的具体类型也不是唯一的，根据控制开关120的类型不同，其工作方式也会对应有所不同。在一个实施例中，控制开关120还用于连接控制芯片200的开关控制引脚。具体地，控制开关120的控制端连接控制芯片200的开关控制引脚，控制开关120的第一端连接存储芯片110的电源引脚，第二端连接电源接入端VCC。通过控制芯片200的开关控制引脚输出信号控制控制开关120的通断，使需要传输数据的存储芯片110得电工作从而进行数据传输，操作简便可靠。进一步地，控制开关120具体可以为MOS管、功率光耦或电磁继电器。以控制开关120采用MOS管为例，可将MOS管的栅极连接控制芯片200的开关控制引脚，MOS管的源极连接电源接入端VCC。MOS管的漏极连接存储芯片110的电源引脚。利用控制芯片200的开关控制引脚输出电平控制MOS管的通断，从而控制对应的存储芯片110的工作状态。
可以理解，在其他实施例中，控制开关120也可以是采用单刀双掷(或单刀单掷)开关，当需要选择进行数据传输的存储芯片110时，工作人员可手动调节对应的控制开关120导通，输送电源接入端VCC接入的外部电压为存储芯片110供电，使需要传输数据的存储芯片110得电工作。
为了便于更好地理解上述存储芯片级联扩展电路，下面结合具体实施例进行详细解释说明。
如图2所示，控制芯片200为MCU，存储芯片110为Nandflash芯片，且数量为两个，可分别称为芯片1和芯片2，控制开关120采用MOS管，包括MOS管Q1和MOS管Q2。芯片1和芯片2为自身集成MMC接口的MCU芯片，芯片1及芯片2分别通过MMC接口连接在MCU的同一个MMC接口上(图2中芯片引脚标注相同信号名称的引脚由导线连接在一起)。其中，芯片1和芯片2的数据引脚DAT0-DAT7,时钟引脚CLK、指令引脚CMD和复位引脚RST_N，同时连接到MCU的相应引脚，当MCU输出数据时，因无法区分芯片1和芯片2，芯片1和芯片2会同时接收到数据并进行存储，同理，当MCU发出让Nandflash芯片返回数据指令时，芯片1和芯片2会同时发出数据给MCU，无法实现对某一芯片单独操作。
而目前市场上的Nandflash芯片，其多种型号的产品都是类似芯片1和芯片2这种自身集成MMC接口的Nandflash芯片，这种芯片接口一般对外不提供片选引脚，并且除了MMC接口协议中定义的引脚外，一般没有额外的引脚供设计者使用。因此，在使用此类芯片时，无法按照常规使用片选信号的方式完成芯片级联。
针对这种情况，通过对芯片1和芯片2分别设置MOS管Q1和MOS管Q2，芯片1的电源引脚VCC通过端口Vcc_in1连接MOS管Q1的漏极，芯片1的接地端VSS接地，MOS管Q1的栅极通过端口con1连接MCU的开关控制引脚CON1，MOS管Q1的源极连接电源接入端VCC。芯片2的电源引脚VCC通过端口Vcc_in2连接MOS管Q2的漏极，芯片2接地端VSS接地，MOS管Q2的栅极通过端口con2连接MCU的开关控制引脚CON2，MOS管Q2的源极连接电源接入端VCC。通过MCU控制不同的MOS管导通，从而实现对不同Nandflash芯片的电源进行控制，即将需要选中的Nandflash芯片的电源打开，将其它不需要选中的Nandflash芯片的电源关闭，从而在MCU的同一MMC接口上实现多Nandflash芯片级联。
如图2所示，当MCU需要对芯片1进行数据操作时，首先通过开关控制引脚CON1和CON2，来控制MOS管Q1导通使芯片1得电工作，并控制MOS管Q2关断使芯片2处于未上电状态，从而实现对芯片1的单独读写操作，同理芯片2也可单独操作。
上述存储芯片级联扩展电路，通过调节控制开关120的通断状态控制存储芯片110是否得电，可控制存储芯片是否工作，当控制芯片200需要通过数据传输接口对多个存储芯片110进行数据传输管理时，利用控制开关120使需要进行数据传输的存储芯片110工作，不需要进行数据传输的存储芯片110不工作，可实现控制芯片200同一数据传输接口对多个没有片选引脚的存储芯片110的级联，节约了成本，又扩展了存储容量，与传统的存储芯片级联方式相比，提高了操作可靠性。
在一个实施例中，还提供了一种控制电路，包括控制芯片和上述存储芯片级联扩展电路，控制芯片的数据传输接口与存储芯片的数据传输接口连接。具体地，控制芯片可为MCU。进一步地，控制芯片的开关控制引脚还连接存储芯片级联扩展电路中的控制开关。控制芯片与存储芯片和存储芯片的具体连接方式在上述存储芯片级联扩展电路中进行了详细解释说明，在此不再赘述。
上述控制电路，通过调节控制开关的通断状态控制存储芯片是否得电，可控制存储芯片是否工作，当控制芯片需要通过数据传输接口对多个存储芯片进行数据传输管理时，利用控制开关使需要进行数据传输的存储芯片工作，不需要进行数据传输的存储芯片不工作，可实现控制芯片同一数据传输接口对多个没有片选引脚的存储芯片的级联，节约了成本，又扩展了存储容量，与传统的存储芯片级联方式相比，提高了操作可靠性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种存储芯片级联扩展电路，其特征在于，包括存储芯片和控制开关，所述存储芯片包括数据传输接口和电源引脚，所述存储芯片的数据传输接口用于连接控制芯片的数据传输接口，所述存储芯片的电源引脚通过所述控制开关连接电源接入端；
所述控制开关在导通时输送所述电源接入端接入的外部电压为所述存储芯片供电；所述存储芯片在接入外部电压时与所述控制芯片进行数据传输。
2.根据权利要求1所述的存储芯片级联扩展电路，其特征在于，所述存储芯片的数量为两个或两个以上，所述控制开关的数量与所述存储芯片的数量相同，且各所述存储芯片的电源引脚分别通过对应一所述控制开关连接电源接入端。
3.根据权利要求1所述的存储芯片级联扩展电路，其特征在于，所述控制开关还用于连接所述控制芯片的开关控制引脚。
4.根据权利要求3所述的存储芯片级联扩展电路，其特征在于，所述控制开关为MOS管、功率光耦或电磁继电器。
5.根据权利要求1所述的存储芯片级联扩展电路，其特征在于，所述存储芯片的数据传输接口、所述控制芯片的数据传输接口均为MMC接口。
6.根据权利要求5所述的存储芯片级联扩展电路，其特征在于，所述存储芯片的数据传输接口包括数据引脚和控制引脚，所述控制芯片的数据传输接口包括数据引脚和存储控制引脚，所述存储芯片的数据引脚用于连接所述控制芯片的数据引脚，所述存储芯片的控制引脚用于连接所述控制芯片的存储控制引脚。
7.根据权利要求6所述的存储芯片级联扩展电路，其特征在于，所述存储芯片的控制引脚包括时钟引脚、指令引脚和复位引脚。
8.根据权利要求1-7任意一项所述的存储芯片级联扩展电路，其特征在于，所述存储芯片为Nandflash芯片。
9.一种控制电路，其特征在于，包括控制芯片和如权利要求1-8任意一项所述的存储芯片级联扩展电路，所述控制芯片的数据传输接口与所述存储芯片的数据传输接口连接。
10.根据权利要求9所述的控制电路，其特征在于，所述控制芯片为MCU。
CN201811184797.XA 2018-10-11 2018-10-11 存储芯片级联扩展电路和控制电路 Pending CN109408423A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811184797.XA CN109408423A (zh) 2018-10-11 2018-10-11 存储芯片级联扩展电路和控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811184797.XA CN109408423A (zh) 2018-10-11 2018-10-11 存储芯片级联扩展电路和控制电路

Publications (1)

Publication Number Publication Date
CN109408423A true CN109408423A (zh) 2019-03-01

Family

ID=65467604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811184797.XA Pending CN109408423A (zh) 2018-10-11 2018-10-11 存储芯片级联扩展电路和控制电路

Country Status (1)

Country Link
CN (1) CN109408423A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974554A (en) * 1997-02-14 1999-10-26 Samsung Electronics Co., Ltd. Computer system with automatic configuration capability for industry standard architecture(ISA) cards
CN1453918A (zh) * 2002-04-26 2003-11-05 夏普公司 电源供给装置
CN1869880A (zh) * 2005-05-25 2006-11-29 儒园系统股份有限公司 安全省电的硬盘存储系统及其方法
CN102411983A (zh) * 2010-09-21 2012-04-11 智原科技股份有限公司 依据数据动态供电的随机存取存储器
CN104810042A (zh) * 2014-01-29 2015-07-29 爱思开海力士有限公司 使用最小操作功率的系统和存储器件的电源电压设置方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974554A (en) * 1997-02-14 1999-10-26 Samsung Electronics Co., Ltd. Computer system with automatic configuration capability for industry standard architecture(ISA) cards
CN1453918A (zh) * 2002-04-26 2003-11-05 夏普公司 电源供给装置
CN1869880A (zh) * 2005-05-25 2006-11-29 儒园系统股份有限公司 安全省电的硬盘存储系统及其方法
CN102411983A (zh) * 2010-09-21 2012-04-11 智原科技股份有限公司 依据数据动态供电的随机存取存储器
CN104810042A (zh) * 2014-01-29 2015-07-29 爱思开海力士有限公司 使用最小操作功率的系统和存储器件的电源电压设置方法

Similar Documents

Publication Publication Date Title
US7650438B2 (en) Apparatus and methods for communicating with programmable logic devices
TWI709859B (zh) 安全數位卡之方法、快閃記憶體控制器以及電子裝置
CN104424154B (zh) 通用串行外围接口
US11256225B2 (en) Data transmission apparatus of circuit breaker controller
CN105487999B (zh) 级联式大规模usb扩展装置及工作方法、系统
CN101236544A (zh) 多个usb主端装置共享usb从端装置的方法和装置
CN113722259A (zh) Rs-485与rs-232共用接口电路
CN103699511B (zh) 一种给多个mcu串行写程序的接口装置
CN107004105B (zh) 一种信息卡识别电路及终端
CN109753470A (zh) 一种控制方法、微控制单元及计算机存储介质
CN104111908A (zh) Usb设备及工作系统、工作模式转换方法、数据通信方法
CN109408423A (zh) 存储芯片级联扩展电路和控制电路
CN204044810U (zh) Usb设备及工作系统
CN208638486U (zh) 一种远场语音模块接口电路
CN103943148B (zh) 闪速存储器及其复位信号输出方法
CN209233556U (zh) 一种设备拓展电路以及热像仪装置
US11735229B2 (en) Multi-die stacked package memory and output synchronization method thereof
CN111177052A (zh) 一种计算机外部设备串口重定向到网络远端的系统
CN108984440B (zh) 降低集成电路功耗的方法及其控制电路
CN106250341B (zh) 一种多簇处理器及其脚本设计和连接方法
CN116346117A (zh) Iic口扩展电路、传输方法、系统、计算机设备及介质
CN107783634A (zh) 一种服务器供电的控制方法及控制系统
CN109800198B (zh) 一种usb口接三个设备实现硬件自主切换电路
CN105676944A (zh) 时钟网络的开关控制方法、装置及处理器
CN221884159U (zh) 一种用于控制大电流电磁阀组的阀控电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190301