[go: up one dir, main page]

CN109309057A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN109309057A
CN109309057A CN201710616952.XA CN201710616952A CN109309057A CN 109309057 A CN109309057 A CN 109309057A CN 201710616952 A CN201710616952 A CN 201710616952A CN 109309057 A CN109309057 A CN 109309057A
Authority
CN
China
Prior art keywords
protection
layer
substrate
passivation layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710616952.XA
Other languages
English (en)
Inventor
宋春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710616952.XA priority Critical patent/CN109309057A/zh
Priority to US16/045,329 priority patent/US11094591B2/en
Publication of CN109309057A publication Critical patent/CN109309057A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/795—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in lateral device isolation regions, e.g. STI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10P54/00—
    • H10W10/011—
    • H10W10/014—
    • H10W10/10—
    • H10W10/17—
    • H10W42/00—
    • H10W42/121—
    • H10W46/00—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体结构及其形成方法，其中，所述半导体结构包括：衬底，所述衬底包括单元区，所述单元区包括器件区、保护区和隔离区，所述保护区包围所述器件区，所述隔离区包围所述保护区和器件区；位于所述衬底器件区的器件结构；位于所述保护区衬底上的保护环结构；位于所述隔离区衬底上的隔离结构；位于所述保护环结构、器件结构和隔离结构上的钝化层，所述隔离区钝化层中具有沟槽。所述沟槽能够防止所述钝化层暴露出所述保护环结构，从而能够减小外界空气腐蚀保护环结构，进而改善半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断发展，集成电路的尺寸逐渐减小，器件结构的性能不断提高。
在半导体技术中，形成半导体结构的方法包括：提供晶圆，所述晶圆包括多个功能区，以及位于相邻功能区之间的切割道；在功能区中形成芯片，所述芯片中具有器件结构；形成芯片之后，通过对切割道进行切割，使芯片分离；对切割道进行切割之后，对所述芯片进行封装。
为了在切割的过程中，减小切割应力对器件结构的影响，切割之前，形成芯片的步骤还包括：在切割道和器件结构之间的功能区中形成保护环，所述保护环包括保护介质层和位于所述保护介质层中的金属层。
然而，现有的半导体结构的形成方法容易影响所述保护环的性能。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。
为解决上述问题，本发明技术方案提供一种半导体结构的形成方法，包括：衬底，所述衬底包括单元区，所述单元区包括器件区、保护区和隔离区，所述保护区包围所述器件区，所述隔离区包围所述保护区和器件区；位于所述衬底器件区的器件结构；位于所述保护区衬底上的保护环结构；位于所述隔离区衬底上的隔离结构；位于所述保护环结构、器件结构和隔离结构上的钝化层，所述隔离区钝化层中具有沟槽。
可选的，所述沟槽中具有缓冲层，所述缓冲层的机械强度大于所述隔离结构的机械强度。
可选的，所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。
可选的，所述缓冲层的材料为有机聚合物。
可选的，所述缓冲层的材料为有机聚合物的材料为有机光阻或有机抗反射层。
可选的，所述缓冲层还位于所述钝化层上。
可选的，所述保护环结构包括多个层叠设置的保护单元；所述保护单元包括：位于所述保护区衬底上的保护介质层，位于所述保护介质层中的保护插塞和位于所述保护插塞上的保护金属层。
可选的，所述保护介质层的材料为氧化硅、氮氧化硅或氮化硅；所述保护插塞和所述保护金属层的材料为铝或铜。
可选的，所述保护环结构包括：第一保护环和第二保护环，所述第二保护环位于所述第一保护环和所述隔离区之间；所述钝化层包括：位于所述第一保护环、第二保护环和隔离结构上的第一钝化层，所述第一保护环上的第一钝化层中具有顶层金属；位于所述顶层金属和第一钝化层上的第二钝化层。
可选的，所述第一钝化层和第二钝化层的材料为氮化硅、氧化硅或氮氧化硅；所述顶层金属的材料为铝。
可选的，所述衬底包括多个单元区；相邻单元区之间具有切割道区，所述切割道区衬底上具有切割结构，所述切割结构包括切割介质层和位于所述切割介质层中的切割金属层。
可选的，所述切割结构的材料为氧化硅、氮化硅或氮氧化硅。
可选的，所述沟槽贯穿所述钝化层，且延伸至所述隔离结构中。
可选的，所述隔离结构和钝化层厚度之和与所述沟槽的深度之比值为9～11。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括单元区，所述单元区包括器件区、保护区和隔离区，所述保护区包围所述器件区，所述隔离区包围所述保护区和器件区；在所述器件区衬底上形成器件结构；在所述保护区衬底上形成保护环结构；在所述隔离区衬底上形成隔离结构；在所述保护环结构、器件结构和隔离结构上形成钝化层；在隔离区钝化层中形成沟槽。
可选的，所述沟道贯穿所述隔离区钝化层，并延伸至所述隔离结构中；形成所述沟槽的步骤包括：对所述隔离区钝化层和隔离结构进行刻蚀，形成所述沟槽。
可选的，还包括：在所述沟槽中形成缓冲层，所述缓冲层的机械强度大于所述隔离结构的机械强度。
可选的，所述缓冲层的材料为有机聚合物；形成所述缓冲层的步骤包括：在所述沟槽中形成前驱体；对所述前驱体进行固化处理，形成所述缓冲层。
可选的，形成所述前驱体的工艺包括旋涂工艺。
可选的，所述衬底包括多个单元区，相邻单元区之间具有切割道区；所述形成方法还包括：在所述切割道区衬底上形成切割结构；形成所述沟槽之后，沿所述切割道区切割所述切割结构和衬底。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构中，所述隔离区钝化层中具有沟槽。当所述隔离区钝化层受到外力作用时，隔离区钝化层中产生应力，所述沟槽能够隔离应力，抑制应力传递至保护区钝化层中，从而能够减小外力对所述保护区钝化层的影响，抑制保护区钝化层损坏。因此，所述沟槽能够防止所述钝化层暴露出所述保护环结构，从而能够减小外界空气腐蚀保护环结构，进而改善半导体结构的性能。
进一步，所述沟槽中具有缓冲层，所述缓冲层的机械强度大于所述隔离结构的机械强度，当所述隔离区隔离结构和缓冲层受到外力作用时，所述缓冲层不容易受损，从而能够保护所述保护区钝化层，抑制保护区钝化层开裂。
进一步，所述隔离结构和钝化层的厚度之和与所述沟槽的深度之比值为9～11。所述隔离结构和钝化层的厚度之和与所述沟槽的深度之比值小于11，能够使所述沟槽减小外力对所述保护区钝化层的损伤；所述隔离结构和钝化层的厚度之和与所述沟槽的深度之比值大于9，则所述沟槽底部隔离结构和钝化层的厚度较大，从而能够抑制所述半导体结构在所述沟槽处沿垂直于所述衬底表面的方向上发生断裂。
本发明技术方案提供的半导体结构的形成方法中，在所述隔离区钝化层中形成沟槽。所述沟槽贯穿所述钝化层，则当所述隔离区钝化层受到外力作用时，所述沟槽能够抑制应力在所述钝化层中的传播，从而抑制保护区钝化层损坏。因此，所述沟槽能够防止所述钝化层暴露出所述保护环结构，从而能够改善半导体结构性能。
进一步，形成所述沟槽之后，沿所述切割道区切割所述切割结构和衬底。在切割所述切割结构和衬底的过程中，所述沟槽能够抑制切割应力在所述钝化层中的传播，从而能够抑制保护区钝化层开裂。
进一步，所述缓冲层的材料为有机聚合物，形成所述有机聚合物的前驱体具有一定的流动性，能够充分填充所述沟槽，从而能够增加所述缓冲层对保护区钝化层的保护，进而改善所形成半导体结构的性能。
附图说明
图1是一种半导体结构的形成方法的结构示意图；
图2至图8是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构存在诸多问题，例如：半导体结构性能较差。
现结合一种半导体结构，分析所述半导体结构性能较差的原因：
图1是一种半导体结构的结构示意图。
请参考图1，所述半导体结构的形成方法包括：提供衬底100，所述衬底100包括多个单元区和相邻单元区之间的切割道区C，所述单元区包括：器件区和包围所述器件区的保护区A，包围所述器件区和保护区A的隔离区B；在所述保护区A衬底100上形成保护环结构，所述保护环结构包括第一保护环11和位于所述第一保护环131和隔离区之间的第二保护环132；在所述隔离区B和切割道区C衬底100上形成介质层；在所述第二保护环132、第一保护环131和介质层上形成第一钝化层110，所述第一保护环131上的第一钝化层110中具有顶层金属111；在所述顶层金属层111和第一钝化层110上形成第二钝化层120；沿所述切割道区C对所述介质层和衬底100进行切割以得到半导体结构。
其中，所述第一保护环131和第二保护环132包括保护介质层141和位于所述保护介质层141中的金属层142，且所述保护介质层141暴露出所述金属层142表面。所述第一钝化层110和第二钝化层120用于实现所述保护环结构与外界环境的隔离。所述第一钝化层110和第二钝化层120的材料为氧化硅或氮化硅。氧化硅和氮化硅的隔离性能较好。然而，由于第一钝化层110和第二钝化层120的机械强度较小，在对所述介质层和衬底100进行切割的过程中或者半导体结构受到其他外力作用时，所述第二保护环132上的第一钝化层110和第二钝化层120容易受到切割力的影响，从而使所述第二保护环132上的第一钝化层110和第二钝化层120开裂，导致所述第二保护环132中的金属层142暴露出来，进而导致所述金属层142容易受到空气的腐蚀，从而影响所形成半导体结构的性能。
为解决所述技术问题，本发明技术方案提供了一种半导体结构，包括：衬底，所述衬底包括单元区，所述单元区包括器件区、保护区和隔离区；位于所述保护区衬底上的保护环结构；位于所述隔离区衬底上的隔离结构；位于所述保护环结构和隔离结构上的钝化层，所述隔离区钝化层中具有沟槽。所述隔离区钝化层中具有沟槽，能够减抑制外力对所述保护区钝化层的影响，抑制保护区钝化层损坏，从而能够减小外界空气腐蚀保护环结构，进而改善半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图8是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图2，提供衬底200，所述衬底200包括单元区，所述单元区包括器件区(图中未示出)、保护区III和隔离区II，所述保护区III包围所述器件区，所述隔离区II包围所述保护区III和器件区。
所述器件区用于形成器件结构；所述保护区III用于形成保护环结构，从实现对所述器件结构的保护。
本实施例中，所述衬底200包括多个单元区。所述保护区III包围所述器件区，且所述隔离区II包围所述器件区和保护区III。所述隔离区II用于对所述保护区III的保护环结构进行保护。
本实施例中，相邻单元区的之间具有切割道区I，所述切割道区I用于后续进行切割。
本实施例中，所述保护区I为环形，所述器件区II位于所述保护区I中。
本实施例中，所述衬底200为平面衬底。在其他实施例中，所述衬底可以包括基底和位于基底上的鳍部。
本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅、绝缘体上锗等半导体衬底。
请参考图3，在所述器件区衬底200上形成器件结构(图中未示出)；在所述保护区III衬底200上形成保护环结构；在所述隔离区II衬底200上形成隔离结构。
本实施例中，所述器件结构包括：位于所述衬底200器件区的半导体器件；连接所述半导体器件的电连接结构。
所述电连接结构与所述半导体器件电连接，用于实现所述半导体器件与外部芯片的电连接；所述保护环结构用于对所述器件区进行保护，减少外界环境对所述半导体器件性能的干扰。
本实施例中，所述器件结构为MOS晶体管，包括：位于所述器件区衬底200上的栅极结构；位于所述栅极结构两侧衬底200中的源漏掺杂区。在其他实施例中，所述器件结构还可以为二极管、三极管或电阻。
所述电连接结构包括单个或多个连接单元，所述连接单元包括：位于所述器件区衬底200上的器件介质层，位于所述器件介质层中的器件插塞和器件金属层，所述器件金属层位于所述器件插塞上。
本实施例中，所述保护环结构210包括单个或多个保护单元，所述保护单元包括：位于所述保护区III衬底200上的保护介质层，位于所述保护介质层中的保护插塞211和保护金属层212，所述保护金属层212位于所述保护插塞211上。
本实施例中，所述切割结构包括多个多层层叠的切割单元；所述切割单元包括切割介质层，位于所述切割介质层中的切割插塞和切割金属层，所述切割金属层位于所述切割插塞上。
本实施例中，形成所述连接单元、保护单元、切割单元和隔离结构的步骤包括：在所述器件区、保护区III、隔离区II和切割道区I衬底200上形成介质层213，所述器件区介质层213为所述连接层，所述保护区III介质层213为所述保护介质层，所述隔离区II介质层213为所述隔离结构，所述切割道区I介质层213为所述切割介质层；在所述器件区、保护区III和切割道区I介质层213中形成插塞孔和连接孔，所述插塞孔和连接孔贯穿所述介质层213；在所述插塞孔中形成插塞211，所述器件区插塞211为所述器件插塞，所述保护区III插塞211为所述保护插塞，所述切割道区I插塞211为切割插塞；在所述连接孔中形成金属层212，所述器件区金属层212为所述器件金属层，所述保护区III金属层212为所述保护金属层，所述切割道区I金属层212为切割金属层。
本实施例中，所述金属层212的材料为铜，铜的机械强度较大，有利于对器件结构的保护。在其他实施例中，所述金属层的材料为铝。
所述介质层213的材料为氧化硅、氮化硅或氮氧化硅。
本实施例中，在所述插塞孔中形成插塞211，并在所述连接孔中形成金属层212的步骤包括：在所述插塞孔中、连接孔中以及所述介质层213上形成初始金属层；对所述初始金属层进行平坦化处理，去除所述介质层213上的初始金属层。
本实施例中，所述平坦化处理的工艺包括化学机械研磨。
本实施例中，所述保护环结构包括：第一保护环210和第二保护环220，所述第二保护环220位于所述第一保护环210和所述隔离区II之间。
所述第一保护环210包括多个层叠设置的所述保护单元，所述第二保护环220包括多个层叠设置的所述保护单元，所述第一保护环210和第二保护环220中的金属层212不接触。
后续在所述保护环结构、器件结构和隔离结构上形成钝化层。
本实施例中，所述钝化层包括：位于所述第一保护环210、第二保护环220和隔离结构上的第一钝化层，所述保护区III第一钝化层231中具有顶层金属230；位于所述顶层金属230和第一钝化层231上的第二钝化层。
本实施例中，所述第一钝化层和第二钝化层还位于所述切割结构上。
本实施例中，形成所述钝化层和顶层金属230的步骤如图4和图5所示。
请参考图4，在所述第一保护环210、第二保护环220、隔离结构和切割结构上形成第一钝化层231，所述第一保护环210上的第一钝化层231中具有顶层金属230。
所述第一钝化层231用于实现第一保护环210、第二保护环220、隔离结构和切割结构与外部电路的隔离；所述顶层金属230用于抑制所述第一保护环120上的第一钝化层231的开裂。
所述第一钝化层231的材料为氮化硅、氧化硅或氮氧化硅；
本实施例中，所述顶层金属230的材料为铝，铝不易被空气腐蚀。
本实施例中，形成所述第一钝化层231和顶层金属230的步骤包括：在所述第一保护环210、第二保护环220、隔离结构和切割结构上形成第一初始钝化层；对所述第一保护环210上的第一初始钝化层进行刻蚀，在所述第一初始钝化层中形成顶层孔，所述顶层孔底部暴露出第一保护环210；在所述底层孔中和所述第一初始钝化层上形成初始顶层金属层；对所述初始顶层金属层进行图形化，形成所述顶层金属230。
对所述初始顶层金属层进行图形化的工艺包括干法刻蚀或湿法刻蚀工艺。
请参考图5，在所述顶层金属230和所述第一钝化层231上形成第二钝化层232。
所述第二钝化层232用于实现所述顶层金属230、保护环结构和器件结构与外部环境的隔离。
本实施例中，所述第二钝化层232的材料为氮化硅、氧化硅或氮氧化硅。
本实施例中，形成所述第二钝化层232的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
请参考图6，在所述隔离区II钝化层中形成沟槽240。
所述隔离区II钝化层中具有沟槽240，则当所述隔离区II钝化层受到外力作用时，所述隔离区II钝化层中容易产生应力，所述沟槽240能够隔离应力，抑制应力传递至保护区III钝化层中，从而能够减小外力对所述保护区III钝化层的影响，抑制保护区III钝化层损坏。因此，所述沟槽240能够防止所述钝化层暴露出所述保护环结构，从而能够减小外界空气腐蚀保护环结构，改善半导体结构性能。
本实施例中，所述沟槽240中还位于所述隔离区II隔离结构中，所述沟槽240贯穿所述钝化层，并延伸至所述隔离结构中。
本实施例中，形成所述沟槽240的步骤包括：对所述隔离区II钝化层和隔离结构进行刻蚀，形成所述沟槽240。
本实施例中，对所述隔离区II钝化层和隔离结构进行刻蚀的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
如果所述隔离结构和钝化层厚度之和与所述沟槽240的深度之比值过大，所述沟槽240的深度过小，不容易使所述沟槽240减小外力对所述保护区III钝化层和保护环结构的影响；如果所述隔离结构和钝化层厚度之和与所述沟槽240的深度之比值过小，所述沟槽240底部的隔离结构的厚度过小，容易导致所述隔离结构沿垂直于衬底200表面的方向发生断裂。具体的，本实施例中，所述隔离结构的厚度与所述沟槽240的深度之比值为9～11。
请参考图7，在所述沟槽240中形成缓冲层241，所述缓冲层241的机械强度大于所述钝化层的机械强度。
所述沟槽240中具有缓冲层241，所述缓冲层241的机械强度大于所述隔离结构的机械强度，当所述隔离区II隔离结构和缓冲层241受到外力作用时，所述缓冲层241不容易受损，从而能够保护所述保护区III缓冲层241，抑制保护区III缓冲层241开裂。
本实施例中，所述缓冲层241的材料为有机聚合物。具体的，本实施例中，所述缓冲层241的材料为有机光阻，例如聚酰亚胺。在其他实施例中，所述缓冲层的材料为有机抗反射层。
本实施例中，形成所述缓冲层241的步骤包括：在所述沟槽240中形成前驱体；对所述前驱体进行固化处理，形成所述缓冲层241。
在其他实施例中，所述缓冲层还可以位于所述钝化层上。
形成所述前驱体的工艺包括旋涂工艺。
所述缓冲层241的材料为有机聚合物，形成有机聚合物的前驱体具有一定的流动性，能够充分填充所述沟槽240，从而能够增加所述缓冲层241对保护区III钝化层的保护，进而改善所形成半导体结构的性能。
需要说明的是，在其他实施例中，还可以不在所述沟槽中形成缓冲层。
请参考图8，沿所述切割道区I切割所述切割结构和衬底200。
在切割所述切割结构和衬底200的过程中，所述沟槽240能够减小切割应力在所述钝化层中的传播，从而能够抑制保护区III钝化层开裂。
继续参考图8，本发明实施例还提供一种半导体结构，包括：衬底200，所述衬底200包括单元区，所述单元区包括器件区、保护区III和隔离区I，所述保护区III包围所述器件区，所述隔离区I包围所述保护区III和器件区；位于所述衬底200器件区的器件结构；位于所述保护区III衬底200上的保护环结构；位于所述隔离区II衬底200上的隔离结构；位于所述保护环结构、器件结构和隔离结构上的钝化层，所述隔离区钝化层中具有沟槽。
本实施例中，所述沟槽中具有缓冲层241，所述缓冲层241的机械强度大于所述隔离结构的机械强度。在其他实施例中，所述沟槽中还可以不具有所述缓冲层。
所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。
所述缓冲层241的材料为有机聚合物。本实施例中，所述缓冲层241的材料为有机聚合物的材料为有机光阻。在其他实施例中，所述缓冲层的材料为有机抗反射层。
在其他实施例中，所述缓冲层还位于所述钝化层上。
所述保护环结构包括多个层叠设置的保护单元；所述保护单元包括：位于所述保护区III衬底200上的保护介质层，位于所述保护介质层中的保护插塞和位于所述保护插塞上的保护金属层。
所述保护介质层的材料为氧化硅、氮氧化硅或氮化硅；所述保护插塞和所述保护金属层的材料为铝或铜。
所述保护结构包括：第一保护环210和第二保护环220，所述第二保护环220位于所述第一保护环210和所述隔离区II之间。
所述钝化层包括：位于所述第一保护环210、第二保护环220和隔离结构上的第一钝化层231，所述第一保护环210上的第一钝化层231中具有顶层金属230；位于所述顶层金属230和第一钝化层231上的第二钝化层232。
所述第一钝化层231和第二钝化层232的材料为氮化硅、氧化硅或氮氧化硅；所述顶层金属230的材料为铝。
所述衬底200包括多个单元区；相邻单元区之间具有切割道区I，所述切割道区I衬底200上具有切割结构，所述切割结构包括切割介质层和位于所述切割介质层中的切割金属层。
所述切割结构的材料为氧化硅、氮化硅或氮氧化硅。
所述沟槽240贯穿所述钝化层，且延伸至所述隔离结构中。
所述隔离结构和钝化层厚度之和与所述沟槽240的深度之比值为9～11。
本实施例的半导体结构与图2至图8所示的半导体结构的形成方法形成的半导体结构相同，在此不多做赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括单元区，所述单元区包括器件区、保护区和隔离区，所述保护区包围所述器件区，所述隔离区包围所述保护区和器件区；
位于所述衬底器件区的器件结构；
位于所述保护区衬底上的保护环结构；
位于所述隔离区衬底上的隔离结构；
位于所述保护环结构、器件结构和隔离结构上的钝化层，所述隔离区钝化层中具有沟槽。
2.如权利要求1所述的半导体结构，其特征在于，所述沟槽中具有缓冲层，所述缓冲层的机械强度大于所述隔离结构的机械强度。
3.如权利要求2所述的半导体结构，其特征在于，所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。
4.如权利要求3所述的半导体结构，其特征在于，所述缓冲层的材料为有机聚合物。
5.如权利要求4所述的半导体结构，其特征在于，所述缓冲层的材料为有机光阻材料或有机抗反射层材料。
6.如权利要求2所述的半导体结构，其特征在于，所述缓冲层还位于所述钝化层上。
7.如权利要求1所述的半导体结构，其特征在于，所述保护环结构包括多个层叠设置的保护单元；所述保护单元包括：位于所述保护区衬底上的保护介质层，位于所述保护介质层中的保护插塞和位于所述保护插塞上的保护金属层。
8.如权利要求7所述的半导体结构，其特征在于，所述保护介质层的材料为氧化硅、氮氧化硅或氮化硅；所述保护插塞和所述保护金属层的材料为铝或铜。
9.如权利要求7所述的半导体结构，其特征在于，所述保护环结构包括：第一保护环和第二保护环，所述第二保护环位于所述第一保护环和所述隔离区之间；所述第一保护层包括多个层叠设置的保护单元，所述第二保护层包括多个层叠设置的保护单元；
所述钝化层包括：位于所述第一保护环、第二保护环和隔离结构上的第一钝化层，所述第一保护环上的第一钝化层中具有顶层金属；位于所述顶层金属和第一钝化层上的第二钝化层。
10.如权利要求9所述的半导体结构，其特征在于，所述第一钝化层的材料为氮化硅、氧化硅或氮氧化硅；第二钝化层的材料为氮化硅、氧化硅或氮氧化硅；所述顶层金属的材料为铝。
11.如权利要求1所述的半导体结构，其特征在于，所述衬底包括多个单元区；相邻单元区之间具有切割道区，所述切割道区衬底上具有切割结构，所述切割结构包括切割介质层和位于所述切割介质层中的切割金属层。
12.如权利要求11所述的半导体结构，其特征在于，所述切割介质层的材料为氧化硅、氮化硅或氮氧化硅。
13.如权利要求1所述的半导体结构，其特征在于，所述沟槽贯穿所述钝化层，且延伸至所述隔离结构中。
14.如权利要求13所述的半导体结构，其特征在于，所述隔离结构和钝化层厚度之和与所述沟槽的深度之比值为9～11。
15.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括单元区，所述单元区包括器件区、保护区和隔离区，所述保护区包围所述器件区，所述隔离区包围所述保护区和器件区；
在所述器件区衬底上形成器件结构；
在所述保护区衬底上形成保护环结构；
在所述隔离区衬底上形成隔离结构；
在所述保护环结构、器件结构和隔离结构上形成钝化层；
在隔离区钝化层中形成沟槽。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述沟道贯穿所述隔离区钝化层，并延伸至所述隔离结构中；形成所述沟槽的步骤包括：对所述隔离区钝化层和隔离结构进行刻蚀，形成所述沟槽。
17.如权利要求15所述的半导体结构的形成方法，其特征在于，还包括：在所述沟槽中形成缓冲层，所述缓冲层的机械强度大于所述隔离结构的机械强度。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述缓冲层的材料为有机聚合物；形成所述缓冲层的步骤包括：在所述沟槽中形成前驱体；对所述前驱体进行固化处理，形成所述缓冲层。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，形成所述前驱体的工艺包括旋涂工艺。
20.如权利要求15所述的半导体结构的形成方法，其特征在于，所述衬底包括多个单元区，相邻单元区之间具有切割道区；所述形成方法还包括：在所述切割道区衬底上形成切割结构；形成所述沟槽之后，沿所述切割道区切割所述切割结构和衬底。
CN201710616952.XA 2017-07-26 2017-07-26 半导体结构及其形成方法 Pending CN109309057A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710616952.XA CN109309057A (zh) 2017-07-26 2017-07-26 半导体结构及其形成方法
US16/045,329 US11094591B2 (en) 2017-07-26 2018-07-25 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710616952.XA CN109309057A (zh) 2017-07-26 2017-07-26 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN109309057A true CN109309057A (zh) 2019-02-05

Family

ID=65039013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710616952.XA Pending CN109309057A (zh) 2017-07-26 2017-07-26 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11094591B2 (zh)
CN (1) CN109309057A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114649302A (zh) * 2020-12-21 2022-06-21 中芯国际集成电路制造（天津）有限公司 半导体结构及半导体结构的形成方法
CN115410906A (zh) * 2022-10-31 2022-11-29 合肥晶合集成电路股份有限公司 半导体器件及其制作方法
CN117219569A (zh) * 2023-11-08 2023-12-12 荣耀终端有限公司 一种晶圆、芯片以及电子设备
WO2024217252A1 (zh) * 2023-04-19 2024-10-24 长鑫科技集团股份有限公司 半导体结构、半导体结构的制造方法和存储器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200185337A1 (en) * 2018-12-10 2020-06-11 Dialog Semiconductor (Uk) Limited Buffer Defense Band (BDB) Outside the Seal Ring to Enhance Crack Stopping in IC's
US12211805B2 (en) * 2021-03-26 2025-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Trench structure for reduced wafer cracking
CN115223990B (zh) * 2021-04-21 2025-01-21 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734764A (zh) * 2004-07-15 2006-02-15 台湾积体电路制造股份有限公司 具有预防裂痕的环状结构的半导体装置及其制造方法
CN101770992A (zh) * 2008-12-30 2010-07-07 中芯国际集成电路制造(上海)有限公司 半导体芯片保护结构以及半导体芯片
CN101814476A (zh) * 2009-02-19 2010-08-25 精工电子有限公司 半导体装置
CN105990315A (zh) * 2015-01-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US9679855B1 (en) * 2016-03-28 2017-06-13 Qualcomm Incorporated Polymer crack stop seal ring structure in wafer level package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734764A (zh) * 2004-07-15 2006-02-15 台湾积体电路制造股份有限公司 具有预防裂痕的环状结构的半导体装置及其制造方法
US20090289325A1 (en) * 2004-07-15 2009-11-26 Ping-Wei Wang Semiconductor Device with Crack Prevention Ring
CN101770992A (zh) * 2008-12-30 2010-07-07 中芯国际集成电路制造(上海)有限公司 半导体芯片保护结构以及半导体芯片
CN101814476A (zh) * 2009-02-19 2010-08-25 精工电子有限公司 半导体装置
CN105990315A (zh) * 2015-01-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114649302A (zh) * 2020-12-21 2022-06-21 中芯国际集成电路制造（天津）有限公司 半导体结构及半导体结构的形成方法
CN114649302B (zh) * 2020-12-21 2025-10-28 中芯国际集成电路制造（天津）有限公司 半导体结构及半导体结构的形成方法
CN115410906A (zh) * 2022-10-31 2022-11-29 合肥晶合集成电路股份有限公司 半导体器件及其制作方法
WO2024217252A1 (zh) * 2023-04-19 2024-10-24 长鑫科技集团股份有限公司 半导体结构、半导体结构的制造方法和存储器
CN117219569A (zh) * 2023-11-08 2023-12-12 荣耀终端有限公司 一种晶圆、芯片以及电子设备
CN117219569B (zh) * 2023-11-08 2024-04-09 荣耀终端有限公司 一种晶圆、芯片以及电子设备

Also Published As

Publication number Publication date
US20190035683A1 (en) 2019-01-31
US11094591B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
CN109309057A (zh) 半导体结构及其形成方法
TWI655684B (zh) 從晶圓背側及前側切割晶圓
US7488659B2 (en) Structure and methods for stress concentrating spacer
JP2017523616A (ja) プラズマダイシング中のダイシングテープ熱管理のための冷却ペデスタル
JP6556759B2 (ja) プラズマダイシング中にウエハフレーム支持リングを冷却することによるダイシングテープ熱管理
CN105826251A (zh) 切割方法
CN108155155A (zh) 半导体结构及其形成方法
US8987923B2 (en) Semiconductor seal ring
US10424549B2 (en) Trench structure and method
US10804224B2 (en) Semiconductor structures with improved bonding and fabrication methods thereof
CN104362172B (zh) 具有终端环的半导体芯片结构及其制造方法
CN107731807B (zh) 半导体结构及其形成方法
CN107799485B (zh) 用于刻划密封结构的方法及设备
US8389404B2 (en) Semiconductor device and method for manufacturing the same
CN109830464A (zh) 半导体结构及其形成方法
CN102201405B (zh) 一种基于图形化的soi-esd保护器件及其制作方法
CN111508956A (zh) 一种低应力的半导体芯片
CN107180861A (zh) 半导体结构及其形成方法
EP3218927A1 (en) Semiconductor-on-insulator with back side strain topology
US20140151841A1 (en) Semiconductor devices having a positive-bevel termination or a negative-bevel termination and their manufacture
US9129910B2 (en) Wafer processing
JP2016500481A5 (zh)
CN104217964A (zh) 导电插塞的形成方法
CN103367395B (zh) 半导体器件及其制造方法
CN114823898A (zh) 半导体结构及半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190205