[go: up one dir, main page]

CN109216216A - 半导体封装的制造方法 - Google Patents

半导体封装的制造方法 Download PDF

Info

Publication number
CN109216216A
CN109216216A CN201810627384.8A CN201810627384A CN109216216A CN 109216216 A CN109216216 A CN 109216216A CN 201810627384 A CN201810627384 A CN 201810627384A CN 109216216 A CN109216216 A CN 109216216A
Authority
CN
China
Prior art keywords
chip
semiconductor packages
rank portion
sealant
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810627384.8A
Other languages
English (en)
Inventor
张秉得
金永淑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN109216216A publication Critical patent/CN109216216A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W74/014
    • H10P52/00
    • H10P54/00
    • H10P72/7402
    • H10P95/08
    • H10W74/01
    • H10W74/016
    • H10W74/019
    • H10W74/117
    • H10W90/00
    • H10P72/7416
    • H10W72/0198
    • H10W72/20
    • H10W72/5445
    • H10W74/10
    • H10W90/754

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dicing (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

提供半导体封装的制造方法,使厚度不同的多个芯片的散热效果均等。一种半导体封装的制造方法,在该半导体封装中安装有厚度不同的多个半导体芯片,其中,通过保持带对利用密封剂将布线基材上的多个半导体芯片统一密封而得的封装基板的背面进行保持,利用成形式整形磨具使树脂层薄化,利用分割单元沿着分割预定线切入到保持带的中途而将封装基板分割成各个半导体封装。在整形磨具的外周面上形成有阶部,通过整形磨具的阶部使从各芯片上表面到封装上表面为止的厚度形成为相同。

Description

半导体封装的制造方法
技术领域
本发明涉及利用密封剂将厚度不同的芯片密封而得的半导体封装的制造方法。
背景技术
以往,如SIP(System In Package:系统级封装)等那样,开发出将多个芯片密封在1个封装内的封装技术。在这样的封装技术中,布线基板被分割预定线划分,在由分割预定线划分出的各区域内分别安装有多个芯片,利用模制树脂将多个芯片统一密封从而制作出封装基板。然后,通过沿着分割预定线对封装基板进行切削而分割成封装有多个芯片的各个半导体封装(例如,参照专利文献1)。并且,近年来,作为封装基板,公知有像扇出晶片级封装等在再布线层上安装有芯片的封装基板。
专利文献1:日本特开2001-023936号公报
但是,当在布线基板或再布线层等布线基材上以水平放置状态安装有厚度不同的多个芯片的情况下,通过模制树脂将多个芯片统一密封时,模制树脂的厚度会按照每个芯片产生偏差。因此,存在1个封装内的芯片的散热效果不同的问题。
发明内容
本发明是鉴于该点而完成的,其目的之一在于,提供能够使厚度不同的多个芯片的散热效果均等的半导体封装的制造方法。
本发明的一个方式的半导体封装的制造方法中,该半导体封装是在单片化的布线基材上连接厚度不同的多个芯片并利用密封剂进行密封而成的,其中,该半导体封装的制造方法具有如下的步骤:保持步骤,利用保持带或保持治具对在由形成于该布线基材上的交叉的分割预定线划分出的区域内配设有该多个芯片并利用该密封剂进行统一密封而得的封装基板的该布线基材侧进行保持;阶部形成步骤,利用形成有阶部的整形磨具在该密封剂上表面形成阶部以使散热性相同,其中,形成于该整形磨具的该阶部将该密封剂与各芯片对应地薄化至规定的厚度;以及分割步骤,利用分割单元沿着该分割预定线切入至该保持带的中途或该保持治具内,从而分割成各个半导体封装。
根据该结构,利用带阶部的整形磨具对封装基板的密封剂上表面进行磨削,使从各芯片上表面到密封剂上表面为止的厚度一致。因此,通过将封装基板分割成各个半导体封装,能够使1个封装内的厚度不同的多个芯片的散热效果均等。并且,由于能够通过整形磨具使多个芯片的每个密封剂的厚度一致,因此能够利用密封剂将布线基材上的多个芯片统一密封而容易地制作出封装基板。另外,使从各芯片上表面到密封剂上表面为止的厚度一致的情况并不限于树脂的厚度完全一致的情况。只要散热性接近相同,则从各芯片上表面到密封剂上表面为止的树脂的厚度也可以产生少许偏差。
在本发明的一个方式的半导体封装的制造方法中,该整形磨具和该分割单元是加工工具,该加工工具具有:圆环形状的基台,在该基台的中心部具有安装于旋转主轴的安装孔;以及多个圆环突起,它们在该基台的外周面的整个面区域内朝向外周方向平行地突出,在该多个圆环突起之间形成有如下的阶部:在将该圆环突起切入至该保持带中途或保持治具内时,该阶部将该密封剂与各半导体封装对应地薄化至规定的厚度,通过使用该加工工具将该圆环突起定位于该分割预定线而进行切入加工至该保持带的中途或该保持治具内,从而同时实施该阶部形成步骤和该分割步骤。
根据本发明,通过整形磨具的阶部使从各芯片上表面到密封剂上表面为止的厚度一致,从而能够使厚度不同的多个芯片的散热效果均等。
附图说明
图1是本实施方式的半导体封装的剖视示意图。
图2是比较例的半导体封装的剖视示意图。
图3的(A)、(B)和(C)是本实施方式的半导体封装的制造方法的说明图。
图4的(A)、(B)和(C)是本实施方式的半导体封装的制造方法的说明图。
图5是示出其他实施方式的加工步骤的一例的图。
图6是示出其他实施方式的加工步骤的变形例的图。
图7的(A)和(B)是示出半导体封装的变形例的图。
图8是示出半导体封装的其他变形例的图。
标号说明
10:半导体封装;11:布线基板(布线基材);12:树脂层;15:封装基板;17:密封剂;21a、21b:半导体芯片;22a、22b:芯片上表面;25a、25b:封装上表面(树脂层上表面);27:封装上表面的阶部;35:保持带;41:整形磨具;45:整形磨具的阶部;47:切削刀具(分割单元);51:加工工具;52:基台;53:大直径部分;54:小直径部分;55:加工工具的阶部;56:圆环突起。
具体实施方式
以下,参照附图对本实施方式的半导体封装的制造方法进行说明。图1是本实施方式的半导体封装的剖视示意图。图2是比较例的半导体封装的说明图。另外,以下的实施方式只不过是示出了一例,在各步骤之间可以具有其他步骤,也可以适当地更换步骤的顺序。
如图1所示,半导体封装10是封装了多个半导体芯片(芯片)21a、21b的SIP(SystemIn Package)等半导体装置,通过树脂层(密封剂)12保护半导体芯片21a、21b远离外部环境。关于半导体封装10,安装在布线基板(布线基材)11的上表面上的半导体芯片21a、21b被树脂层12密封,在布线基板11的下表面配设有凸块13。在布线基板11上形成有与半导体芯片21a、21b连接的电极和包含接地线在内的各种布线。
半导体芯片21a、21b是按照每个器件对半导体晶片进行单片化而形成的。并且,半导体芯片21a、21b按照不同的厚度形成,在布线基板11的规定区域内以水平放置状态安装。通过在封装内包含多个半导体芯片21a、21b并使半导体芯片21a、21b彼此连接,从而将多个半导体芯片21a、21b整合在单一的封装内。在这样的半导体封装10中,除了要求保护半导体芯片21a、21b远离冲击、异物等外部环境之外,还要求将半导体芯片21a、21b所产生的热量释放到外部的散热性。
另外,通常如图2的比较例所示,布线基板91上的半导体芯片94a、94b被树脂层92统一密封,半导体封装90的封装上表面93形成为平坦。因此,树脂层92的从各半导体芯片94a、94b的芯片上表面95a、95b到封装上表面93为止的厚度产生差异。在薄型的半导体芯片94a上树脂层92层叠得较厚,在厚型的半导体芯片94b上树脂层92层叠得较薄。因此,与厚型的半导体芯片94a相比薄型的半导体芯片94b的散热性下降,在半导体封装90内半导体芯片94a、94b的散热性产生偏差。
因此,如图1所示,在本实施方式中在半导体封装10的封装上表面25a、25b形成阶部27,使从厚度不同的半导体芯片21a、21b的芯片上表面22a、22b到封装上表面25a、25b为止的厚度一致。由此,无论半导体芯片21a、21b的厚度如何,都能够使各半导体芯片21a、21b的散热效果在封装内均等。此时,利用带阶部45的整形磨具41(参照图4的(A))对树脂层12进行磨削,从而能够按照各半导体芯片21a、21b的厚度对半导体封装10的树脂层12的厚度进行局部调整。
以下,参照图3和图4对本实施方式的半导体封装的制造方法进行说明。图3和图4是本实施方式的半导体封装的制造方法的说明图。另外,图3的(A)是示出安装步骤的一例的图,图3的(B)是示出基板制作步骤的一例的图,图3的(C)是示出保持步骤的一例的图。并且,图4的(A)和图4的(B)是示出阶部形成步骤的一例的图,图4的(C)是示出分割步骤的的一例的图。
如图3的(A)所示,首先实施安装步骤。在安装步骤中,布线基板11的正面被交叉的分割预定线划分成格子状,在划分出的各区域内分别安装多个半导体芯片21a、21b。在该情况下,在布线基板11上的各区域内以水平放置状态配设有厚度不同的两种半导体芯片21a、21b,半导体芯片21a、21b在布线基板11上按照每个种类以沿一个方向(纸面进深侧)排成一列的方式排列。另外,厚度不同的半导体芯片21a、21b可以具有相同的功能,也可以具有不同的功能。
在布线基板11内形成有接地线等布线,在布线基板11的下表面上配设有凸块13。半导体芯片21a、21b的上表面的电极与引线14的一端连接,布线基板11的正面的电极16与引线14的另一端连接。通过布线基板11的布线来连接半导体芯片21a、21b彼此,从而构筑成具有多个功能的系统。另外,在安装步骤中,并不限于引线接合,也可以实施将半导体芯片21a、21b的下表面的电极与布线基板11的正面的电极直接连接的倒装芯片接合。
如图3的(B)所示,在实施了安装步骤之后实施基板制作步骤。在基板制作步骤中,向安装有多个半导体芯片21a、21b的布线基板11的正面侧提供密封剂17,利用密封剂17将各半导体芯片21a、21b统一密封而制作出封装基板15(参照图3的(C))。在该情况下,布线基板11的下表面被保持治具(未图示)保持,模板31被配置成覆盖布线基板11的上表面。在模板31的上壁开口有注入口32,密封剂17的提供喷嘴33被定位在注入口32的上方。
然后,从提供喷嘴33通过注入口32向布线基板11的上表面提供密封剂17而将半导体芯片21a、21b密封。在该状态下,通过对密封剂17进行加热或干燥而使其硬化,制作出在布线基板11的上表面形成有树脂层12(参照图3的(C))的封装基板15。另外,密封剂17使用具有硬化性的密封剂,例如,可以从环氧树脂、硅树脂、聚氨酯树脂、不饱和聚酯树脂、丙烯酸聚氨酯树脂、聚酰亚胺树脂等中选择。并且,密封剂17并不限于液状,也可以使用片状、粉末状的树脂。这样,布线基板11上的多个半导体芯片21a、21b被统一密封。另外,在预先准备了封装基板15的情况下,也可以省略安装步骤和基板制作步骤。
如图3的(C)所示,在实施了基板制作步骤之后实施保持步骤。在保持步骤中,以封住环状框架(未图示)的中央的方式粘贴保持带35,利用该保持带35对封装基板15的布线基板11侧进行保持。在该情况下,封装基板15的凸块13进入到保持带35的粘接层中,封装基板15借助保持带35被环状框架良好地支承。另外,在保持步骤中,可以使用俯视时为圆形的环状框架,也可以使用俯视时为四边形的环状框架。
如图4的(A)所示,在实施了保持步骤之后实施阶部形成步骤。在阶部形成步骤中,将与半导体封装10(参照图4的(C))的封装上表面25a、25b的阶部形状对应的成形式整形磨具41安装在旋转主轴的前端。整形磨具41形成为由大直径部分43和小直径部分44构成的圆筒状,在大直径部分43与小直径部分44的边界形成有阶部45。大直径部分43按照半导体芯片21a、21b的厚度之间的差值比小直径部分44突出。在整形磨具41的外周面上电镀有金刚石等磨粒而形成磨粒层46。
当封装基板15的布线基板11侧隔着保持带35被卡盘工作台(未图示)保持时,将整形磨具41的阶部45对位在半导体芯片21a、21b之间,使整形磨具41在封装基板15的外侧下降到树脂层12的厚度方向中途的深度。然后,将封装基板15相对于整形磨具41在半导体芯片21a、21b所排列的方向(纸面进深侧)上进行加工进给,对半导体芯片21a、21b的芯片上表面22a、22b与封装基板15的基板上表面18之间的树脂层12进行薄化。由此,在卡盘工作台上,封装基板15的树脂层12被整形磨具41切入而使封装基板15薄化。
薄型的半导体芯片21a上的树脂层12被整形磨具41的大直径部分43较深地削刮,厚型的半导体芯片21b上的树脂层12被整形磨具41的小直径部分44较浅地削刮。由于整形磨具41的大直径部分43按照半导体芯片21a、21b的厚度之间的差值比小直径部分44突出,所以使从各半导体芯片21a、21b的芯片上表面22a、22b到磨削后的树脂层上表面(封装上表面)25a、25b为止的厚度一致。这样,利用成形式整形磨具41来切入树脂层12,从而通过整形磨具41的阶部45将树脂层12与各半导体芯片21a、21b对应地薄化至规定的厚度而形成阶部27。
如图4的(B)所示,当对排列成一列的半导体芯片21a、21b上的树脂层12进行了磨削时,隔着分割预定线将整形磨具41的阶部45对位在相邻的一列半导体芯片21a、21b之间而对树脂层12进行磨削。通过反复进行该动作,在封装基板15的基板上表面18上形成多列的阶部27,使封装基板15内的所有的半导体芯片21a、21b上的树脂层12成为相同的厚度。另外,整形磨具41对树脂层12的切入量被调整为半导体芯片21a、21b能够借助树脂层12获得充分的散热效果的深度。
如图4的(C)所示,在阶部形成步骤之后实施分割步骤。在分割步骤中,沿着分割预定线将封装基板15分割成各个半导体封装10。将利用结合剂固定金刚石磨粒等而成形为圆板状的切削刀具47安装于旋转主轴(未图示),将封装基板15的布线基板11侧隔着保持带35保持在卡盘工作台(未图示)上。将切削刀具47对位在封装基板15的分割预定线上,使切削刀具47在封装基板15的外侧下降到能够切入到保持带35中途的深度。
然后,将封装基板15沿着分割预定线相对于切削刀具47在水平方向上进行切削进给。当沿着一条分割预定线对封装基板15进行了全切割时,将切削刀具47对位在相邻的分割预定线上而对封装基板15进行全切割。通过反复进行该切断动作,沿着分割预定线将封装基板15分割成各个半导体封装10。这样,制造出在布线基板11上连接了厚度不同的半导体芯片21a、21b并利用树脂层12进行了密封的半导体封装10。
如以上那样,根据本实施方式的半导体封装10的制造方法,利用带阶部45的整形磨具41对封装基板15的基板上表面18进行磨削,使树脂层12距离各芯片上表面22a、22b的厚度一致。因此,通过将封装基板15分割成各个半导体封装10,能够使1个封装内的厚度不同的多个半导体芯片21a、21b的散热效果均等。并且,由于能够通过整形磨具41使每个半导体芯片21a、21b的树脂层12的厚度一致,因此能够通过树脂层12将布线基板11上的多个半导体芯片21a、21b统一密封而容易地制作出封装基板15。
另外,在本实施方式中,构成为在阶部形成步骤之后实施分割步骤,但并不限定于该构成。阶部形成步骤和分割步骤在保持步骤之后实施即可,例如,也可以在分割步骤之后实施阶部形成步骤。并且,也可以通过使用了专用的加工工具的加工步骤来同时实施阶部形成步骤和分割步骤。这里,参照图5对同时实施阶部形成步骤和分割步骤的加工步骤的一例进行说明。
如图5所示,在加工步骤中,将加工工具51的圆环形状的基台52安装在旋转主轴的前端。加工工具51的基台52在中心部具有安装于旋转主轴的安装孔,在基台52的外周面的整个面区域内朝向外周方向平行地突出有一对圆环突起56。一对圆环突起56之间的部分形成为由大直径部分53和小直径部分54构成的圆筒状,在大直径部分53与小直径部分54的边界处形成有阶部55。大直径部分53按照半导体芯片21a、21b的厚度之间的差值比小直径部分54突出,在加工工具51的外周面上电镀有金刚石等磨粒而形成磨粒层57。
当封装基板15的布线基板11侧隔着保持带35保持在卡盘工作台(未图示)上时,使加工工具51的一对圆环突起56对位在分割预定线上,将加工工具51的阶部55定位在半导体芯片21a、21b之间。并且,使加工工具51在封装基板15的外侧下降到能够利用圆环突起56切入到保持带35的中途(即,能够利用大直径部分53和小直径部分54切入基板上表面18)的深度。然后,将封装基板15相对于加工工具51在水平方向上进行加工进给,沿着分割预定线对封装基板15进行加工。
通过一对圆环突起56对封装基板15进行分割,利用一对圆环突起56之间的大直径部分53和小直径部分54对封装基板15的树脂层12进行磨削。薄型的半导体芯片21a上的树脂层12被加工工具51的大直径部分53较深地削刮,厚型的半导体芯片21b上的树脂层12被加工工具51的小直径部分54较浅地削刮,使从各半导体芯片21a、21b的芯片上表面22a、22b到封装上表面25a、25b为止的厚度一致。通过将圆环突起56切入到保持带35中,利用加工工具51的阶部55将树脂层12与各半导体芯片21a、21b对应地薄化至规定的厚度。
通过这样的加工步骤,也能够使从各芯片上表面22a、22b到封装上表面25a、25b为止的厚度一致,使1个封装内的厚度不同的多个半导体芯片21a、21b的散热效果均等。并且,通过加工步骤,由于同时实施阶部形成步骤和分割步骤,所以能够减少作业工时。另外,这里构成为从基台52的外周突出一对圆环突起56,但并不限定于该结构。可以从基台的外周突出多个圆环突起,例如也可以从基台的外周突出3个以上的圆环突起。
并且,在本实施方式中,构成为使从半导体芯片的芯片上表面到封装上表面为止的树脂层的厚度薄化而提高散热性,但并不限定于该构成。也可以使相邻的半导体芯片间的树脂层变薄进而提高散热性。在该情况下,在使用了加工工具的变形例的加工步骤中,也可以同时实施阶部形成步骤、分割步骤、槽形成步骤。这里,参照图6对加工步骤的变形例进行说明。
如图6的变形例所示,从加工工具61的圆筒状的基台62的两端向径向外侧突出有一对圆环突起66,在一对圆环突起66之间从基台62突出有中间突起67。与圆环突起66相比,中间突起67的突出量被抑制,按照突起程度朝向外侧变窄的方式形成为剖视梯形形状。一个圆环突起66与中间突起67之间成为圆筒形的大直径部分63,在一个圆环突起66与大直径部分63之间形成有斜面。并且,另一个圆环突起66与中间突起67之间成为圆筒形的小直径部分64,在另一个圆环突起66与小直径部分64之间形成有斜面。大直径部分63按照半导体芯片21a、21b的厚度之间的差值比小直径部分64突出,在加工工具61的外周面电镀有金刚石等磨粒而形成磨粒层68。
当封装基板15的布线基板11侧隔着保持带35保持在卡盘工作台(未图示)上时,使加工工具61的一对圆环突起66对位在分割预定线上,将加工工具61的中间突起67定位在半导体芯片21a、21b之间。并且,使加工工具61在封装基板15的外侧下降到能够利用圆环突起66切入到保持带35的中途(即,能够利用大直径部分63和小直径部分64切入基板上表面18)的深度。然后,将封装基板15相对于加工工具61在水平方向上进行加工进给,沿着分割预定线对封装基板15进行加工。
通过一对圆环突起66对封装基板15进行分割,利用一对圆环突起66之间的大直径部分63和小直径部分64对封装基板15的树脂层12进行磨削。薄型的半导体芯片21a上的树脂层12被加工工具61的大直径部分63较深地削刮,厚型的半导体芯片21b上的树脂层12被加工工具61的小直径部分64较浅地削刮,使从各半导体芯片21a、21b的芯片上表面22a、22b到封装上表面25a、25b为止的厚度一致。并且,利用中间突起67切入到半导体芯片21a、21b之间的树脂层12,在半导体芯片21a、21b之间的树脂层12中形成槽29。
通过这样的变形例的加工步骤,也能够使从各芯片上表面22a、22b到封装上表面25a、25b为止的厚度一致,使1个封装内的厚度不同的多个半导体芯片21a、21b的散热效果均等。并且,在加工步骤中,由于同时实施阶部形成步骤和分割步骤,所以能够减少作业工时。此外,由于中间突起67的侧面和圆环突起66的侧面倾斜从而能够避开引线14,所以能够防止引线14被中间突起67和圆环突起66切断。这里,同时实施阶部形成步骤、分割步骤、槽形成步骤,但也可以分别单独地实施,还可以同时实施任意2个。
并且,在本实施方式中,例示了在布线基板上安装有两个半导体芯片的半导体封装,但并不限定于该结构。可以在布线基板上安装有多个半导体芯片,例如,如图7的(A)的变形例所示,半导体封装70也可以在布线基板71上安装有3个半导体芯片72a~72c。并且,如图7的(B)的变形例所示,半导体封装75也可以在布线基板76上安装有由多个芯片层叠而成的层叠芯片77a、77b。
并且,在本实施方式中,对制造出使半导体芯片借助引线与布线基板的电极进行引线接合的半导体封装的结构进行了说明,但并不限定于该结构。如图8的变形例所示,半导体封装80也可以使半导体芯片82a、82b与布线基板81的电极直接连接而进行倒装芯片接合。
并且,在本实施方式中,使用切削刀具作为分割单元来实施分割工序,但并不限定于该构成。只要分割工序构成为将封装基板分割成各个半导体封装即可。例如,也可以使用激光烧蚀用的加工头作为分割单元,通过烧蚀加工对封装基板进行分割。另外,激光烧蚀是指如下的现象:当激光线的照射强度为规定的加工阈值以上时,在固体表面上转换成电、热、光学和力学能量,其结果是,爆炸性地释放出中性原子、分子、正负离子、自由基、簇、电子和光,固体表面被蚀刻。
并且,在本实施方式中,构成为基板的背面被保持带保持而实施各工序,但并不限定于该构成。例如,也可以在基板的背面被保持治具保持的状态下实施各工序。并且,保持治具只要能够对基板进行保持即可,例如,也可以由卡盘工作台或基质构成。
并且,在上述的实施方式中,采用了作为芯片在布线基材上安装半导体芯片的结构,但并不限定于该结构。芯片只要是安装于布线基材的芯片部件,则例如也可以由电容器或其他芯片部件构成。
并且,在上述的实施方式中,构成为在布线基板上安装有厚度不同的多个芯片,但并不限定于该结构。封装基板可以是所谓的扇出晶片级封装,也可以构成为在再布线层上安装有厚度不同的多个芯片。因此,布线基材并不限定于PCB基板等布线基板,也可以是扇出晶片级封装的再布线层。
并且,在上述的实施方式中,构成为在整形磨具上形成阶部以使从各芯片的芯片上表面到磨削后的树脂层上表面(封装上表面)为止的厚度相同,但并不限定于该结构。关于整形磨具上的阶部,只要在整形磨具上形成阶部以使各芯片的散热性相同即可。因此,并不限于从各芯片的芯片上表面到磨削后的树脂层上表面(封装上表面)为止的厚度完全相同的结构,只要散热性接近相同,则厚度上也可以产生少许偏差。
并且,半导体封装并不限于使用在移动电话等移动通信设备中的结构,也可以使用在照相机等其他电子设备中。
并且,对本实施方式和变形例进行了说明,但作为本发明的其他实施方式,也可以对上述各实施方式和变形例进行整体或局部地组合。
并且,本发明的实施方式并不限定于上述的各实施方式和变形例,也可以在不脱离本发明的技术思想的主旨的范围内进行各种变更、置换、变形。此外,如果因技术的进步或衍生出的其他技术而能够利用其他方式实现本发明的技术思想,则也可以使用该方法来实施。因此,权利要求书覆盖了能够包含在本发明的技术思想的范围内的所有实施方式。
并且,在本实施方式中,对将本发明应用于半导体封装的制造方法的构成进行了说明,但本发明也可以应用在封装有多个芯片的其他封装部件的制造方法中。
如以上所说明的那样,本发明具有能够使厚度不同的多个芯片的散热效果均等的效果,特别是对用于移动通信设备的半导体封装的制造方法有用。

Claims (2)

1.一种半导体封装的制造方法,该半导体封装是在单片化的布线基材上连接厚度不同的多个芯片并利用密封剂进行密封而成的,其中,该半导体封装的制造方法具有如下的步骤:
保持步骤,利用保持带或保持治具对在由形成于该布线基材上的交叉的分割预定线划分出的区域内配设有该多个芯片并利用该密封剂进行统一密封而得的封装基板的该布线基材侧进行保持;
阶部形成步骤,利用形成有阶部的整形磨具在该密封剂上表面形成阶部以使散热性相同,其中,形成于该整形磨具的该阶部将该密封剂与各芯片对应地薄化至规定的厚度;以及
分割步骤,利用分割单元沿着该分割预定线切入至该保持带的中途或该保持治具内,从而分割成各个半导体封装。
2.根据权利要求1所述的半导体封装的制造方法,其特征在于,
该整形磨具和该分割单元是加工工具,该加工工具具有:
圆环形状的基台,在该基台的中心部具有安装于旋转主轴的安装孔;以及
多个圆环突起,它们在该基台的外周面的整个面区域内朝向外周方向平行地突出,
在该多个圆环突起之间形成有如下的阶部:在将该圆环突起切入至该保持带中途或保持治具内时,该阶部将该密封剂与各半导体封装对应地薄化至规定的厚度,
通过使用该加工工具将该圆环突起定位于该分割预定线而进行切入加工至该保持带中途或该保持治具内,从而同时实施该阶部形成步骤和该分割步骤。
CN201810627384.8A 2017-06-29 2018-06-19 半导体封装的制造方法 Pending CN109216216A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-126891 2017-06-29
JP2017126891A JP2019012714A (ja) 2017-06-29 2017-06-29 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
CN109216216A true CN109216216A (zh) 2019-01-15

Family

ID=64739145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810627384.8A Pending CN109216216A (zh) 2017-06-29 2018-06-19 半导体封装的制造方法

Country Status (5)

Country Link
US (1) US10366907B2 (zh)
JP (1) JP2019012714A (zh)
KR (1) KR20190002313A (zh)
CN (1) CN109216216A (zh)
TW (1) TWI752239B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834272A (zh) * 2019-04-18 2020-10-27 富士电机株式会社 组装治具套件及半导体模块的制造方法
CN113314479A (zh) * 2021-06-01 2021-08-27 广东汇芯半导体有限公司 半导体电路
CN114843255A (zh) * 2021-12-24 2022-08-02 友达光电股份有限公司 显示面板与其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600687B2 (en) 2020-03-13 2023-03-07 Samsung Display Co., Ltd. Electronic device package and display device including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007253277A (ja) * 2006-03-23 2007-10-04 Tdk Corp 研切削体及び研削体セット、これらを用いた研削装置及び研削方法
CN102956584A (zh) * 2011-08-18 2013-03-06 新光电气工业株式会社 半导体装置
CN104347540A (zh) * 2013-08-08 2015-02-11 太阳诱电株式会社 电路模块以及电路模块的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP4312304B2 (ja) 1999-07-13 2009-08-12 株式会社ディスコ Csp基板分割装置
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Necエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002151632A (ja) * 2000-11-14 2002-05-24 Toshiba Corp 樹脂封止型半導体装置の製造方法
JP2005111617A (ja) * 2003-10-08 2005-04-28 Tdk Corp 切削具、切削加工装置及び電子部品の製造方法
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP5432045B2 (ja) * 2010-04-13 2014-03-05 シチズン電子株式会社 半導体発光装置の製造方法
JP6482865B2 (ja) * 2014-12-26 2019-03-13 リンテック株式会社 半導体装置の製造方法
CN108029226B (zh) * 2015-09-11 2020-04-17 株式会社村田制作所 高频模块
JP6482454B2 (ja) * 2015-12-18 2019-03-13 Towa株式会社 電子部品の製造方法ならびに電子部品製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007253277A (ja) * 2006-03-23 2007-10-04 Tdk Corp 研切削体及び研削体セット、これらを用いた研削装置及び研削方法
CN102956584A (zh) * 2011-08-18 2013-03-06 新光电气工业株式会社 半导体装置
CN104347540A (zh) * 2013-08-08 2015-02-11 太阳诱电株式会社 电路模块以及电路模块的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834272A (zh) * 2019-04-18 2020-10-27 富士电机株式会社 组装治具套件及半导体模块的制造方法
CN113314479A (zh) * 2021-06-01 2021-08-27 广东汇芯半导体有限公司 半导体电路
CN114843255A (zh) * 2021-12-24 2022-08-02 友达光电股份有限公司 显示面板与其形成方法

Also Published As

Publication number Publication date
TW201906028A (zh) 2019-02-01
JP2019012714A (ja) 2019-01-24
US20190006198A1 (en) 2019-01-03
KR20190002313A (ko) 2019-01-08
TWI752239B (zh) 2022-01-11
US10366907B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
CN102194704B (zh) 封装基板的加工方法
TWI567897B (zh) 薄型扇出式多晶片堆疊封裝構造與製造方法
CN109216216A (zh) 半导体封装的制造方法
KR20180077028A (ko) 반도체 패키지의 제조 방법
KR102334782B1 (ko) 반도체 패키지의 제조 방법
CN108735668A (zh) 半导体封装的制造方法
KR20150001398A (ko) 관통전극을 갖는 반도체 패키지 및 그 제조방법
CN109216271B (zh) 基板的加工方法
US20170069537A1 (en) Wafer processing method
CN109427631A (zh) 多刀刀具和被加工物的加工方法
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2001044324A (ja) 樹脂封止型半導体装置及びその製造方法
JP5840003B2 (ja) ウエーハの加工方法
CN109148388A (zh) 半导体封装以及半导体封装的制造方法
US7888237B2 (en) Method of cutting semiconductor wafer, semiconductor chip apparatus, and chamber to cut wafer
JP2006190975A (ja) ウェハレベルパッケージの封止材充填構造、及びその方法
US10937668B2 (en) Semiconductor package manufacturing method
JP2009176957A (ja) 積層型半導体装置の製造方法
KR20150104041A (ko) 가공 방법
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
US10304716B1 (en) Package structure and manufacturing method thereof
KR102854906B1 (ko) 수지 기판의 가공 방법
CN114188231A (zh) 半导体装置的制造方法以及半导体制造装置
JP2009038300A (ja) 半導体パッケージの製造方法
JP2015103569A (ja) デバイスチップの形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190115