[go: up one dir, main page]

CN109166801A - 薄膜晶体管及其制作方法、阵列基板 - Google Patents

薄膜晶体管及其制作方法、阵列基板 Download PDF

Info

Publication number
CN109166801A
CN109166801A CN201810840587.5A CN201810840587A CN109166801A CN 109166801 A CN109166801 A CN 109166801A CN 201810840587 A CN201810840587 A CN 201810840587A CN 109166801 A CN109166801 A CN 109166801A
Authority
CN
China
Prior art keywords
layer
ohmic contact
contact layer
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810840587.5A
Other languages
English (en)
Inventor
王文龙
王亮
韦昌炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810840587.5A priority Critical patent/CN109166801A/zh
Publication of CN109166801A publication Critical patent/CN109166801A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管的制作方法，所述制作方法包括：在基板上形成栅极；在所述栅极和所述基板上形成栅极绝缘层；在所述栅极绝缘层上形成有源层；在所述有源层及所述栅极绝缘层上形成欧姆接触层；在所述欧姆接触层上形成第二金属层，并对所述第二金属层和欧姆接触层进行图案化处理，形成源极、漏极和位于所述源极和所述有源层之间的第一欧姆接触层以及位于所述漏极和所述有源层之间的第二欧姆接触层。本发明还公开了一种薄膜晶体管。本发明也公开了一种阵列基板的制作方法。本发明在保证较小光漏电流的同时，通过改善工艺流程，减小空穴漏电流，降低薄膜晶体管的整体漏电流，从而达到提高产品性能的目的。

Description

薄膜晶体管及其制作方法、阵列基板
技术领域
本发明属于薄膜晶体管制作技术领域，具体地讲，涉及薄膜晶体管及其制作方法、阵列基板。
背景技术
经过多年的发展，非晶硅显示面板的制作工艺越来越成熟。随着高世代线的发展，产品的发展趋势向大尺寸、高分辨率、高开口率的方向。薄膜晶体管作为显示面板的核心部件，向尺寸更小、同时要求漏电流更小的方向发展。
传统的非晶硅显示面板的工艺制程包括：4Mask(4道掩膜工艺)、5Mask(5道掩膜工艺)等。对于4Mask产品，由于有源层面积较大，导致光漏电电流较大，因此整体漏电流较大。5Mask产品由于其制程中有一道掩膜工艺用于形成有源层，因此能很好的控制有源层的大小，从而很好地控制光漏电流。然而5Mask产品是有源层形成后再进行源极、漏极的图形化处理，在有源层的蚀刻斜面上，有源层是直接与源极、漏极接触的，在接触面会形成肖特基接触。在非晶硅薄膜晶体管中，当薄膜晶体管处于关闭时，肖特基接触会导致大量的空穴电流。所以相比于4Mask工艺，5Mask虽然能很好的控制光漏电流，但由于存在空穴漏电流，整体漏电流也会居高不下。
如图1所示，现有技术中，基于5Mask的工艺的薄膜晶体管的制作方法包括：采用第一道光罩工艺在基板1上形成栅极2；在栅极2和基板1上形成栅极绝缘层3；在栅极绝缘层3上形成半导体材料层，在半导体材料层上形成欧姆接触层，采用第二道光罩工艺去除部分半导体材料层、部分欧姆接触层，形成有源层4。最后在栅极绝缘层3和剩下的欧姆接触层上覆盖一层金属层，采用第三道光罩工艺形成彼此之间具有间隔的第一欧姆接触层5a、第二欧姆接触层5b、仅位于第一欧姆接触层5a上的源极6a以及仅位于第二欧姆接触层5b上的漏极6b，间隔位于有源层4上。
现有技术的薄膜晶体管的制作工艺过程，有源层4是在半导体材料层覆盖了欧姆接触层之后，刻蚀半导体材料层和部分欧姆接触层之后形成的，然后在剩下的欧姆接触层和栅极绝缘层3上覆盖一层金属层，覆盖的金属层与有源层4的蚀刻斜面4a直接接触，最终形成的源极6a和漏极6b与有源层4的蚀刻斜面4a直接接触。由于源极6a和漏极6b与有源层4的蚀刻斜面4a直接接触，形成肖特基接触，导致薄膜晶体管关闭时，肖特基接触部分会产生大量的空穴漏电流。
因此，如何改善工艺制程，在保证较小光漏电流的同时减小薄膜晶体管的空穴漏电流，降低薄膜晶体管的整体的漏电流是业内需要解决的问题。
发明内容
为解决上述现有技术存在的问题，本发明提供了一种在保证较小光漏电流的同时减小薄膜晶体的空穴漏电流的薄膜晶体管及其制作方法、阵列基板。
为了达到上述发明目的，本发明采用了如下的技术方案：
根据本发明的另一方面，提供了一种薄膜晶体管的制作方法，所述制作方法包括：
在基板上形成栅极；
在所述栅极和所述基板上形成栅极绝缘层；
在所述栅极绝缘层上形成有源层；
在所述有源层及所述栅极绝缘层上形成欧姆接触层；
在所述欧姆接触层上形成第二金属层，并对所述第二金属层和所述欧姆接触层进行图案化处理，形成源极、漏极和位于所述源极和所述有源层之间的第一欧姆接触层以及位于所述漏极和所述有源层之间的第二欧姆接触层。
进一步地，所述第一欧姆接触层和所述第二欧姆接触层分别覆盖所述有源层的两侧边。
进一步地，所述在所述欧姆接触层上形成第二金属层，并对所述第二金属层和所述欧姆接触层进行图案化处理，以形成源极、漏极、位于所述源极和所述有源层之间的第一欧姆接触层以及位于所述漏极和所述有源层之间的第二欧姆接触层的步骤包括：
在所述欧姆接触层上形成第二金属层；
在所述第二金属层上涂布第三光阻层，并对所述第三光阻层进行曝光、显影，得到第三光阻块；
对所述第二金属层和所述欧姆接触层进行蚀刻处理，去除未被所述第三光阻块覆盖的第二金属层和所述欧姆接触层，以得到所述源极、所述漏极、所述第一欧姆接触层和所述第二欧姆接触层。
进一步地，在基板上形成栅极的方法包括：
在所述基板上形成第一金属层；
在所述第一金属层上涂布第一光阻层，并对所述第一光阻层进行曝光、显影，得到第一光阻块；
对所述第一金属层进行蚀刻处理，去除未被所述第一光阻块覆盖的第一金属层，得到栅极。
进一步地，在所述栅极绝缘层上形成有源层的方法包括：
在所述栅极绝缘层上形成半导体材料层；
在所述半导体材料层上涂布第二光阻层，并对所述第二光阻层进行曝光、显影，得到第二光阻块；
对所述半导体材料层进行蚀刻处理，去除未被所述第二光阻块覆盖的半导体材料层，得到有源层。
根据本发明的另一方面，提供了一种薄膜晶体管，采用如上述的薄膜晶体管的制作方法，包括：
形成在基板上的栅极；
设置在基板和栅极上的栅极绝缘层；
在所述栅极绝缘层上的有源层；
在所述栅极绝缘层和所述有源层上的第一欧姆接触层和第二欧姆接触层；
在所述第一欧姆接触层上的源极以及在所述第二欧姆接触层上的漏极。
进一步地，所述第一欧姆接触层和所述第二欧姆接触层分别覆盖所述有源层的两侧边。
进一步地，所述源极仅位于所述第一欧姆接触层上，和/或所述漏极仅位于所述第二欧姆接触层上。
根据本发明的又一方面，还提供了一种阵列基板的制作方法，所述制作方法包括：
采用上述的制作方法在基板上制作形成薄膜晶体管；
在所述源极、所述漏极和所述有源层上制作形成钝化层；
在所述钝化层中形成过孔；
在所述钝化层上制作形成像素电极，所述像素电极通过所述过孔与所述漏极或者所述源极接触。
本发明的有益效果：本发明在保证较小光漏电流的同时，通过改善工艺流程，减小空穴漏电流，降低薄膜晶体管的整体漏电流，从而达到提高产品性能的目的。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1现有技术的薄膜晶体管的结构示意图；
图2a至图2n是根据本发明的实施例一的薄膜晶体管的制程图；
图3是根据本发明的实施例一的薄膜晶体管的制作方法的流程图；
图4是根据本发明的实施例二的薄膜晶体管的结构示意图；
图5a至图5i是根据本发明的实施例三的阵列基板的制程图；
图6是根据本发明的实施例三的阵列基板的制作方法的流程图；
图7是根据本发明的实施例四的阵列基板的结构示意图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。在附图中，为了清楚起见，可以夸大元件的形状和尺寸，并且相同的标号将始终被用于表示相同或相似的元件。
在本发明中，当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在中间元件。可选择地，当元件被称作“直接在”另一元件“上”时，不存在中间元件。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
实施例一
图2a至图2n是根据本发明的实施例一的薄膜晶体管的制程图。图3是根据本发明的实施例一的薄膜晶体管的制作方法的流程图。
本发明的第一实施例提供了一种薄膜晶体管的制作方法。参照图2a至图2f所示，所述薄膜晶体管的制备方法包括步骤：
S10、在基板10上形成栅极20。具体地，参照图2a-图2d所示，提供基板10，在基板10上沉积形成覆盖基板10的第一金属层20。在第一金属层20上涂布第一光阻层A，并对第一光阻层A进行曝光、显影，得到第一光阻块A1。对第一金属层20进行蚀刻处理，去除未被第一光阻块A1覆盖的第一金属层20，得到栅极20a。可以理解的是，根据本发明的实施例还包括其它必要的步骤，如去除第一光阻块A1。
S20、在栅极20a和基板10上形成栅极绝缘层30。具体地，参照图2e所示，在基板10上沉积覆盖栅极20和基板10的未被栅极20a覆盖的部分的基板10。
S30、在栅极绝缘层30上形成有源层40a；
具体地，参照图2f至图2i所示，形成覆盖所述栅极绝缘层30的半导体材料层40。在半导体材料层40上涂布第二光阻层B，并对第二光阻层B进行曝光、显影，得到第二光阻块B1。对半导体材料层40进行蚀刻处理，去除未被第二光阻块B1覆盖的半导体材料层40，得到有源层40a。这样形成的有源层40a大小可以得到很好的控制，从而可以控制光漏电流的大小。可以理解的是，根据本发明的实施例还包括其它必要的步骤，如去除第二光阻块B1。
S40、参照图2j所示，在有源层40a及栅极绝缘层30上形成欧姆接触层50。
S50、在欧姆接触层50上形成第二金属层60，并对第二金属层60和欧姆接触层50进行图案化处理，形成源极60a、漏极60b和位于源极60a和有源层40a之间的第一欧姆接触层50a以及位于漏极60b和有源层40a之间的第二欧姆接触层50b。
具体地，参照图2k至图2n所示，在欧姆接触层50上形成第二金属层60。
在第二金属层60上涂布第三光阻层C，并对第三光阻层C进行曝光、显影，得到第三光阻块C1。
对第二金属层60和欧姆接触层50进行蚀刻处理，去除未被第三光阻块C1覆盖的第二金属层60和欧姆接触层50，以得到源极60a、漏极60b、第一欧姆接触层50a和第二欧姆接触层50b。第一欧姆接触层50a和第二欧姆接触层50b之间彼此具有间隔，并且该间隔位于有源层40a上。可以理解的是，根据本发明的实施例还包括其它必要的步骤，如去除第三光阻块C1。
具体地，根据本发明的实施例的薄膜晶体管的制作方法，第一欧姆接触层60a和第二欧姆接触层60b分别覆盖有源层40a的两侧边。
这样形成的薄膜晶体管，由于先形成了有源层40a，第一欧姆接触层50a设置于有源层40a与源极60a之间，包括有源层40a的蚀刻斜面40b与源极60a之间、第二欧姆接触层50b设置于有源层40a与漏极60b之间，包括有源层40a的蚀刻斜面40b与漏极60b之间。因此，有源层40a并未与源极60a、漏极60b有直接接触的部分，相比现有技术的薄膜晶体管，本发明的实施例一的薄膜晶体管的制作方法制得的薄膜晶体管不会形成肖特基接触，所以可以很好地减小薄膜晶体管的空穴漏电流。
本实施例提供的薄膜晶体管的制备方法，通过改善工艺流程，使得薄膜晶体管在确保较小光漏电流并且不增加光罩的同时减小小空穴漏电流，降低薄膜晶体管的整体漏电流，从而达到提高产品性能的目的。
实施例二
图4是根据本发明的实施例二的薄膜晶体管的结构示意图。
参照图4所示，本发明的第二实施例还提供了一种由上述的薄膜晶体管的制作方法制作而成的薄膜晶体管100。所述薄膜晶体管100包括：形成在基板10上的栅极20a。设置在基板10和栅极20a上的栅极绝缘层30。在栅极绝缘层30上的有源层40a。在栅极绝缘层30和有源层40a上的第一欧姆接触层50a和第二欧姆接触层50b。在第一欧姆接触层50a上的源极60a以及在第二欧姆接触层50b上的漏极60b。
具体地，根据本发明的实施例的薄膜晶体管的第一欧姆接触层50a和第二欧姆接触层50b分别覆盖有源层40a的两侧边。
实施例三
图5a至图5i是根据本发明的实施例三的阵列基板的制程图。图6是根据本发明的实施例三的阵列基板的制作方法的流程图。
本发明的第三实施例提供了一种阵列基板的制备方法，采用5Mask(五道光罩工艺)制备阵列基板。参照图6所示，所述阵列基板的制备方法包括步骤：
S100、如图5a所示，在基板10上制作形成薄膜晶体管100。薄膜晶体管100包括多个，并且阵列排布于基板10上。其中，图中仅示例性示出了其中的一个薄膜晶体管100。具体地，薄膜晶体管100是采用本发明实施例一提供的制作方法制作形成在所述基板10上。其中包括了应用第一道光罩工艺制备形成栅极20a、应用第二道光罩工艺制备形成有源层40a以及应用第三道工艺制备形成的第一欧姆接触层50a、第二欧姆接触层50b、源极60a和漏极60b。
S200、如图5b所示，在所述源极60a、所述漏极60b和所述有源层40a上制作形成钝化层200。
S300、如图5c至图5e所示，在所述钝化层200中形成过孔300。
具体地，所述过孔300暴露出所述漏极60a或所述源极60b。应用第四道光罩工艺，对所述钝化层200进行曝光、显影处理，以在所述钝化层200中上形成暴露出漏极60a或源极60b的过孔300。
具体地，在所述钝化层200上涂布第四光阻层D，并对第四光阻层D进行曝光、显影，得到第四光阻块D1。对钝化层200进行蚀刻处理，去除未被第四光阻块D1覆盖的钝化层200，得到过孔300。可以理解的是，根据本发明的实施例还包括其它必要的步骤，如去除第四光阻块D1。
S400、如图5f至图5i所示，在钝化层200上制作形成像素电极400a，所述像素电极400a通过所述过孔300与所述漏极60a或者所述源极60b接触。
具体地，形成覆盖所述钝化层200的透明导电材料层400，所述透明导电材料层400填充在所述过孔300中以与所述源极60a或漏极60b接触。
接着在所述透明导电材料层400上涂布第五光阻层E，并对第五光阻层E进行曝光、显影处理，得到第五光阻块E1。对透明导电材料层400进行蚀刻处理，去除未被第五光阻块E1覆盖的透明导电材料层400，得到像素电极400a。可以理解的是，根据本发明的实施例还包括其它必要的步骤，如去除第五光阻块E1。
综上所述，本发明提供的阵列基板的制备方法，本发明基于5Mask工艺，在不增加光罩的基础上，在保证较小光漏电流的同时，通过改善工艺流程，减小空穴漏电流，降低薄膜晶体管的整体漏电流，从而达到提高产品性能的目的。
实施例四
图7是根据本发明的实施例四的阵列基板的结构示意图。
参照图7所示，本发明的第四实施例还提供了一种由上述的阵列基板的制作方法制作而成的阵列基板。所述阵列基板包括形成在基板10上的多个薄膜晶体管100；设置于源极60a、漏极60b和有源层40a上的钝化层200，所述钝化层200中具有暴露漏极60a或源极60b的过孔300；设置于钝化层200上的像素电极400a，像素电极400a通过过孔300与漏极60a或者源极60b接触。
实施例五
本发明的第五实施例还提供了一种包括上述阵列基板的显示面板。
综上所述，本发明基于5Mask工艺，在不增加光罩的基础上，在保证较小光漏电流的同时，通过改善工艺流程，减小空穴漏电流，降低薄膜晶体管的整体漏电流，从而达到提高产品性能的目的。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间寸任何这种实际的关系或者顺序。而且，术语“包括”、包含或者其任何其他变体意在涵盖非排他性的包括，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。

Claims (9)

1.一种薄膜晶体管的制作方法，其特征在于，所述制作方法包括：
在基板(10)上形成栅极(20a)；
在所述栅极(20a)和所述基板(10)上形成栅极绝缘层(30)；
在所述栅极绝缘层(30)上形成有源层(40a)；
在所述有源层(40a)及所述栅极绝缘层(30)上形成欧姆接触层(50)；
在所述欧姆接触层(50)上形成第二金属层(60)，并对所述第二金属层(60)和欧姆接触层(50)进行图案化处理，形成源极(60a)、漏极(60b)和位于所述源极(60a)和所述有源层(40a)之间的第一欧姆接触层(50a)以及位于所述漏极(60b)和所述有源层(40a)之间的第二欧姆接触层(50b)。
2.根据权利要求1所述的制作方法，其特征在于，所述第一欧姆接触层(50a)和所述第二欧姆接触层(50b)分别覆盖所述有源层(40a)的两侧边。
3.根据权利要求1所述的制作方法，其特征在于，所述在所述欧姆接触层(50)上形成第二金属层(60)，并对所述第二金属层(60)和所述欧姆接触层(50)进行图案化处理，以形成源极(60a)、漏极(60b)、位于所述源极(60a)和所述有源层(40a)之间的第一欧姆接触层(50a)以及位于所述漏极(60b)和所述有源层(40a)之间的第二欧姆接触层(50b)的步骤包括：
在所述欧姆接触层(50)上形成第二金属层(60)；
在所述第二金属层(60)上涂布第三光阻层(C)，并对所述第三光阻层(C)进行曝光、显影，得到第三光阻块(C1)；
对所述第二金属层(60)和所述欧姆接触层(50)进行蚀刻处理，去除未被所述第三光阻块(C1)覆盖的第二金属层(60)和所述欧姆接触层(50)，以得到所述源极(60a)、所述漏极(60b)、所述第一欧姆接触层(50a)和所述第二欧姆接触层(50b)。
4.根据权利要求1所述的制作方法，其特征在于，在基板(10)上形成栅极(20a)的方法包括：
在所述基板(10)上形成第一金属层(20)；
在所述第一金属层(20)上涂布第一光阻层(A)，并对所述第一光阻层(A)进行曝光、显影，得到第一光阻块(A1)；
对所述第一金属层(20)进行蚀刻处理，去除未被所述第一光阻块(A1)覆盖的第一金属层(20)，得到栅极(20a)。
5.根据权利要求1所述的制作方法，其特征在于，在所述栅极绝缘层(30)上形成有源层(40a)的方法包括：
在所述栅极绝缘层(30)上形成半导体材料层(40)；
在所述半导体材料层(40)上涂布第二光阻层(B)，并对所述第二光阻层(B)进行曝光、显影，得到第二光阻块(B1)；
对所述半导体材料层(40)进行蚀刻处理，去除未被所述第二光阻块(B1)覆盖的半导体材料层(40)，得到有源层(40a)。
6.一种薄膜晶体管，采用如权利要求1至5任一项所述的薄膜晶体管的制作方法，其特征在于，包括：
形成在基板(10)上的栅极(20a)；
设置在基板(10)和栅极(20a)上的栅极绝缘层(30)；
在所述栅极绝缘层(30)上的有源层(40a)；
在所述栅极绝缘层(30)和所述有源层(40a)上的第一欧姆接触层(50a)和第二欧姆接触层(50b)；
在所述第一欧姆接触层(50a)上的源极(60a)以及在所述第二欧姆接触层(50b)上的漏极(60b)。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述第一欧姆接触层(50a)和所述第二欧姆接触层(50b)分别覆盖所述有源层(40a)的两侧边。
8.根据权利要求6或7所述的薄膜晶体管，其特征在于，所述源极(60a)仅位于所述第一欧姆接触层(50a)上，和/或所述漏极(60b)仅位于所述第二欧姆接触层(50b)上。
9.一种阵列基板的制作方法，其特征在于，所述制作方法包括：
采用权利要求1至5任一项所述的制作方法在基板上制作形成薄膜晶体管(100)；
在所述源极(60a)、所述漏极(60b)和所述有源层(40a)上制作形成钝化层(200)；
在所述钝化层(200)中形成过孔(300)；
在所述钝化层(200)上制作形成像素电极(400)，所述像素电极(400)通过所述过孔(300)与所述漏极(60a)或者所述源极(60b)接触。
CN201810840587.5A 2018-07-27 2018-07-27 薄膜晶体管及其制作方法、阵列基板 Pending CN109166801A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810840587.5A CN109166801A (zh) 2018-07-27 2018-07-27 薄膜晶体管及其制作方法、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810840587.5A CN109166801A (zh) 2018-07-27 2018-07-27 薄膜晶体管及其制作方法、阵列基板

Publications (1)

Publication Number Publication Date
CN109166801A true CN109166801A (zh) 2019-01-08

Family

ID=64898420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810840587.5A Pending CN109166801A (zh) 2018-07-27 2018-07-27 薄膜晶体管及其制作方法、阵列基板

Country Status (1)

Country Link
CN (1) CN109166801A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352907A (en) * 1991-03-29 1994-10-04 Casio Computer Co., Ltd. Thin-film transistor
US20110121290A1 (en) * 2005-09-29 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
CN102110719A (zh) * 2009-12-04 2011-06-29 三星移动显示器株式会社 薄膜晶体管、显示装置和制造该显示装置的方法
US20150108478A1 (en) * 2009-10-21 2015-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352907A (en) * 1991-03-29 1994-10-04 Casio Computer Co., Ltd. Thin-film transistor
US20110121290A1 (en) * 2005-09-29 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
US20150108478A1 (en) * 2009-10-21 2015-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
CN102110719A (zh) * 2009-12-04 2011-06-29 三星移动显示器株式会社 薄膜晶体管、显示装置和制造该显示装置的方法

Similar Documents

Publication Publication Date Title
CN101526707B (zh) Tft-lcd阵列基板制造方法
CN103715137B (zh) 阵列基板及其制造方法、显示装置
CN102636927B (zh) 阵列基板及其制造方法
CN103560110B (zh) 一种阵列基板及其制备方法、显示装置
CN102270604B (zh) 阵列基板的结构及其制造方法
CN102683338B (zh) 一种低温多晶硅tft阵列基板及其制造方法
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN101630640A (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN101630098A (zh) Tft-lcd阵列基板及其制造方法
WO2016138670A1 (zh) Ffs型薄膜晶体管阵列基板及其制备方法
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN111180471A (zh) 阵列基板及其制造方法
CN113725157A (zh) 阵列基板及其制作方法
CN101350330A (zh) 薄膜晶体管阵列基板及其制造方法
CN102723309A (zh) 一种阵列基板及其制造方法和显示装置
CN108054140B (zh) Ffs模式阵列基板的制造方法
CN106935660B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN1996603A (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN113488517B (zh) 显示面板的制作方法及光罩
CN110021653A (zh) 阵列基板及其制造方法、显示面板和显示装置
CN103560088B (zh) 阵列基板的制作方法
KR20160101211A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
CN108711548B (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
WO2016197399A1 (zh) Ltps阵列基板及其制造方法
CN114171457A (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190108

RJ01 Rejection of invention patent application after publication