CN109166524B - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN109166524B CN109166524B CN201811154428.6A CN201811154428A CN109166524B CN 109166524 B CN109166524 B CN 109166524B CN 201811154428 A CN201811154428 A CN 201811154428A CN 109166524 B CN109166524 B CN 109166524B
- Authority
- CN
- China
- Prior art keywords
- switch
- sub
- pixel
- turned
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000010354 integration Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 15
- 239000010409 thin film Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明实施例提供一种显示面板。所述显示面板具有周边区及显示区。其中,包含多个子像素的像素串设置于显示区,且每一子像素皆电连接于数据线,数据线与数据驱动器间具有第一开关。外部临界电压补偿电路则设置于周边区,并且通过经由第二开关电连接于数据线,以用来按序对于这些子像素中的一者进行补偿。于第二开关导通的第一期间及第三期间,外部临界电压补偿电路通过数据线提供第一参考电压或第二参考电压至此子像素。于第二开关导通的第二期间及第四期间,外部临界电压补偿电路通过数据线检测流经此子像素的驱动晶体管的第一感测电流或第二感测电流,并产生第一积分值或第二积分值。
Description
技术领域
本发明涉及一种显示面板,且特别是一种具有外部临界电压补偿电路(thresholdvoltage compensation circuit)的显示面板。
背景技术
在显示器的运行过程中,薄膜晶体管(Thin-Film Transistor,TFT)可能会因制程影响或其他操作条件改变,而造成其临界电压变异,导致显示画面亮度不均,并且连带降低显示品质。一般来说,现有技术是会通过临界电压补偿电路来补偿薄膜晶体管的临界电压变异,而常见的临界电压补偿电路是由设置于像素内的数个薄膜晶体管及存储电容所构成,亦即称其作为内部临界电压补偿电路。
然而,在现今分辨率需求越高的趋势下,显示面板上就需要设置越多的像素。由于面板上的空间有限,因此往往也就必须对像素内的内部临界电压补偿电路而有所取舍。除此之外,像素内的内部临界电压补偿电路所能用到的补偿时间,却又与数据写入像素的时间有关。因此,当分辨率变高时,像素内的内部临界电压补偿电路所能用到的补偿时间也就相对变少。
发明内容
有鉴于此,本发明的目的在于提供一种设置于像素外的外部临界电压补偿电路。为达上述目的,本发明实施例提供一种显示面板,所述显示面板具有周边区(peripheralarea)及显示区(display area)。其中,包含多个子像素的像素串设置于显示区,且每一子像素皆电连接于数据线,数据线与数据驱动器间具有第一开关。外部临界电压补偿电路则设置于周边区,并且通过经由第二开关电连接于数据线,以用来按序对于这些子像素中的一者进行补偿。于第二开关导通的第一期间,外部临界电压补偿电路通过数据线提供第一参考电压至此子像素。于第二开关导通的第二期间,外部临界电压补偿电路通过数据线检测流经此子像素的驱动晶体管的第一感测电流,并产生第一积分值。于第二开关导通的第三期间,外部临界电压补偿电路通过数据线提供第二参考电压至此子像素,其中第一参考电压及第二参考电压是皆小于等于电连接至此子像素的发光二极管的第一供应电压与发光二极管的导通电压(turn-on voltage)的总和,且第二参考电压不等于第一参考电压。于第二开关导通的第四期间,外部临界电压补偿电路通过数据线检测流经此子像素的驱动晶体管的第二感测电流,并产生第二积分值。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,但是这些说明与附图仅是用来说明本发明,而非对本发明的权利要求作任何的限制。
附图说明
图1是本发明实施例所提供的显示面板的功能方框示意图。
图2是图1的显示面板中的外部临界电压补偿电路的电路示意图。
图3A~图3E是图2的外部临界电压补偿电路所对于子像素进行补偿时的运行示意图。
图4是图2的外部临界电压补偿电路所对于子像素进行补偿时的时序示意图。
图5是图2的外部临界电压补偿电路于另一实施例的示意图。
图6A~图6C是图1的显示面板中的子像素于显示期间的运行示意图。
图7是图1的显示面板中的子像素于显示期间的时序示意图。
图8是图1的显示面板中的子像素于另一实施例的电路示意图。
其中,附图标记说明如下:
1:显示面板
10:周边区
20:显示区
11:数据驱动器
12:扫描驱动器
13:感测驱动器
14:时序控制器
15[0]~15[m]:外部临界电压补偿电路
151:运算放大器
153:反馈单元
155:模拟数字转换器
157:存储器
159:数据更新单元
DATA、DATAc:显示数据
CINT:电容
SW1[0]~SW1[m]:第一开关
SW2[0]~SW1[m]:第二开关
SW3:第三开关
SW4:第四开关
SW5:第五开关
VREF1:第一参考电压
VREF2:第二参考电压
I1:第一感测电流
I2:第二感测电流
ΔO1:第一积分值
ΔO2:第二积分值
21[0]~21[m]:像素串
22[0]~22[n]:子像素
DL[0]~DL[m]:数据线
OLED:发光二极管
TD:驱动晶体管
CST、CST’:存储电容
T1~T3、T1’~T2’:开关晶体管
OVDD、OVSS:供应电压
P1、P2、P3:节点
EM[0]~EM[n]:发光控制信号
S[0]~S[n]:扫描信号
R[0]~R[n]:感测信号
具体实施方式
在下文中,将通过附图说明本发明的各种实施例来详细描述本发明。然而,本发明概念可能以许多不同形式来体现,且不应解释为限于本文中所阐述的例示性实施例。此外,在附图中相同参考数字可用以表示类似的元件。
具体而言,本发明实施例所提供的显示面板,可以指的是任何类型的显示面板。换言之,本发明并不限制显示面板的具体实现方式,本技术领域中技术人员应可依据实际需求或应用来进行相关设计。但为了方便以下说明,本实施例将是以主动矩阵有机发光二极管(AMOLED)显示面板来作说明。举例来说,请参阅图1,图1是本发明实施例所提供的显示面板的功能方框示意图。
如图1所示,显示面板1具有周边区10及显示区20。而根据现有技术可知,周边区10通常包括数据驱动器11、扫描驱动器12、感测驱动器13及时序控制器14。另外,显示区20上则设置有多个像素串,例如像素串21[0]到像素串21[m],且每一像素串包含多个子像素,例如子像素22[0]到子像素22[n]。在本实施例中,m及n即可分别为大于1的任意正整数。总而言之,由于本发明并不限制显示面板1的分辨率,因此本技术领域中技术人员应可依据实际需求或应用来进行m及n的设计。
然而,为了方便以下说明,本实施例将是仅先以探讨单一个像素串,例如像素串21[0]的例子来进行说明。应当理解的是,像素串21[0]的每一子像素22[0]~22[n]皆电连接于数据线DL[0],并且经由数据线DL[0]接收来自数据驱动器11所提供的显示数据(未示出)。而在本实施例中,数据线DL[0]与数据驱动器11间是具有第一开关SW1[0]。另外,一个外部临界电压补偿电路15[0]则设置于周边区10,并且通过经由第二开关SW2[0]电连接于数据线DL[0],以用来按序对于这些子像素22[0]~22[n]中的一者进行补偿。
根据以上内容的启示,本技术领域中技术人员应可以理解到,现有技术设计是让每一子像素22[0]~22[n]都个别具有内部临界电压补偿电路,但本实施例的显示面板1设计可以是让同一列(column)内的多个子像素,即像素串21[0]的子像素22[0]~22[n]皆共用同一外部临界电压补偿电路15[0],且此外部临界电压补偿电路15[0]设置于周边区10内,亦即显示区20与数据驱动器11之间的走线区,因此,本实施例能够大幅简化每一子像素22[0]~22[n]所需的晶体管元件个数,以进而提升显示区20的布局(layout)弹性,并且有助于实现更高需求的分辨率。
另一方面,需要说明的是,本实施例的第一开关SW1[0]与第二开关SW2[0]是不同时导通。也就是说,本实施例的外部临界电压补偿电路15[0]所使用到的补偿时间,不与数据写入子像素22[0]~22[n]的时间有关。因此,即使当显示面板1的分辨率增加时,例如增加显示面板1的数据线与扫描线,外部临界电压补偿电路15[0]所能分配的补偿时间不会因分辨率增加而相较于设置于子像素内的内部临界电压补偿电路的补偿时间变少。举例来说,本发明所公开的一实施例的使用情况可以是在显示面板1每次刚开机还未显示正常画面前的黑屏期间,控制截止第一开关SW1[0],并且控制导通第二开关SW2[0],以让外部补偿电路15[0]来按序对于这些子像素22[0]~22[n]的每一者进行补偿,但本发明亦不以为限制。另外,外部补偿电路15[0]亦可以在显示面板1未与显示装置或移动装置整合时,预先进行临界电压补偿设定。
接着,同样为了方便以下说明,本实施例将是仅先以探讨外部临界电压补偿电路15[0]所对于子像素22[0]进行补偿的例子来进行说明。请一并参阅图2,图2是图1的显示面板中的外部临界电压补偿电路的电路示意图。其中,图2中部分与图1相同的元件以相同的图号标示,故于此不再多加详述其细节。在本实施例中,外部临界电压补偿电路15[0]即可包括运算放大器151及反馈单元153。运算放大器151的反相输入端(inverting input)电连接于第二开关SW2[0],运算放大器151的非反相输入端(non-inverting input)则选择性地接收第一参考电压VREF1或第二参考电压VREF2,且运算放大器151的输出端则输出第一积分值ΔO1或第二积分值ΔO2(请参阅图3B及图3D)。
反馈单元153电连接于运算放大器151的反相输入端及输出端间,且其是经由相互并联的无源元件(passive component)及第三开关SW3所组成。在本实施例中,所述无源元件即可例如为电容CINT,但本发明却不以此为限制。举例来说,在其他实施例中,所述无源元件也可例如为电阻RFB(未示出)。总而言之,本发明并不限制所述无源元件的具体实现方式,本技术领域中技术人员应可依据实际需求或应用来进行相关设计。然而,为了让运算放大器151的非反相输入端可选择性地接收第一参考电压VREF1或第二参考电压VREF2,因此,实作上,外部临界电压补偿电路15[0]还可包括第四开关SW4及第五开关SW5。
如图2所示,第四开关SW4电连接于运算放大器151的非反相输入端及第一参考电压VREF1间,而第五开关SW5则电连接于运算放大器151的非反相输入端及第二参考电压VREF2间。另外,在本实施例,子像素22[0]即可例如包括发光二极管OLED、驱动晶体管TD、存储电容CST及开关晶体管T1~T3。子像素22[0]的驱动晶体管TD是具有第一端接收供应电压OVDD、第二端通过经由节点P2耦接至发光二极管OLED的阳极,以及栅极端通过经由节点P3耦接至数据线DL[0]。开关晶体管T1则串联于节点P3至数据线DL[0]之间,且其具有栅极端接收扫描信号S[0]、第一端电连接于节点P3,以及第二端电连接于数据线DL[0],并且根据扫描信号S[0]而导通或截止。
开关晶体管T2具有栅极端接收感测信号R[0]、第一端电连接于数据线DL[0],以及第二端电连接于节点P2,并且根据感测信号R[0]而导通或截止。开关晶体管T3则串联于驱动晶体管TD的第二端至节点P2之间,且其具有栅极端接收发光控制信号EM[0]、第一端电连接于驱动晶体管TD的第二端,以及第二端电连接于节点P2,并且根据发光控制信号EM[0]而导通或截止。存储电容CST则电连接于节点P3及驱动晶体管TD的第一端之间。
在本实施例中,上述驱动晶体管TD及开关晶体管T1~T3即可皆例如为P型低温多晶硅薄膜晶体管(P-type LTPS TFT),但本发明却不以此为限制。总而言之,由于子像素22[0]的运行原理已为本技术领域中技术人员所熟知,因此有关上述细节内容于此亦就不再多加赘述。接着,请一并参阅图3A~图3D及图4,图3A~图3D是图2的外部临界电压补偿电路所对于子像素进行补偿时的运行示意图,而图4则是图2的外部临界电压补偿电路所对于子像素进行补偿时的时序示意图。其中,图3A~图3D中部分与图2相同的元件以相同的图号标示,故于此不再多加详述其细节。
首先,如图3A及图4所示,于第二开关SW2[0]导通的第一期间(1),外部临界电压补偿电路15[0]是通过数据线DL[0]提供第一参考电压VREF1至子像素22[0]。其次,如图3B及图4所示,于第二开关SW2[0]导通的第二期间(2),外部临界电压补偿电路15[0]则通过数据线DL[0]检测流经子像素22[0]的驱动晶体管TD的第一感测电流I1,并产生第一积分值ΔO1。
显然地,根据以上内容的启示,本技术领域中技术人员应可以理解到,外部临界电压补偿电路15[0]即为一积分器(integrator)。因此,于第二开关SW2[0]导通的第一期间(1),即该积分器的第一重置(first reset)期间,本实施例则控制导通第三开关SW3及第四开关SW4,并且截止第五开关SW5,然后通过发光控制信号EM[0]控制截止子像素22[0]的开关晶体管T3,并且通过扫描信号S[0]及感测信号R[0]分别控制导通子像素22[0]的开关晶体管T1及开关晶体管T2,使得节点P1、P2及P3上能够共同具有第一参考电压VREF1的电压。
相对地,于第二开关SW2[0]导通的第二期间(2),即该积分器的第一读取(firstreadout)期间,本实施例则控制持续导通第四开关SW4,并且截止第三开关SW3,然后通过发光控制信号EM[0]及感测信号R[0]分别控制导通子像素22[0]的开关晶体管T3及开关晶体管T2,并且通过扫描信号S[0]控制截止子像素22[0]的开关晶体管T1,使得外部临界电压补偿电路15[0]能够回应流经自驱动晶体管TD的第一感测电流I1而产生第一积分值ΔO1。
一般来说,因为这时驱动晶体管TD的驱动电压,亦即供应电压OVDD与节点P3的电压差值是固定的,所以第一感测电流I1也是固定的,且其通过经由驱动晶体管TD、开关晶体管T3、节点P2、开关晶体管T2、节点P1及第二开关SW2[0]而流回运算放大器151的反相输入端。然后,本实施例通过控制感测电流的流出时间ΔtRD,外部临界电压补偿电路15[0],即积分器所能产生的第一积分值ΔO1便可表示成ΔO1=(-I1*ΔtRD)/CST。应当理解的是,所述ΔtRD也就泛指为积分时间,但本发明并不限制其数值的具体实现方式,本技术领域中技术人员应可依据实际需求或应用来进行相关设计。由于积分器的运行原理已为本技术领域中技术人员所熟知,因此有关上述细节内容于此亦就不再多加赘述。
接着,如图3C及图4所示,于第二开关SW2[0]导通的第三期间(3),外部临界电压补偿电路15[0]是通过数据线DL[0]提供第二参考电压VREF2至子像素22[0]。需要说明的是,如同前面内容所述,由于这时的补偿机制是在显示面板1刚开机而未显示正常画面前的黑屏期间作动,因此,为了确保不让子像素22[0]的发光二极管OLED发亮,所以本实施例的第一参考电压VREF1及第二参考电压VREF2是皆小于等于电连接至子像素22[0]的发光二极管OLED的供应电压OVSS与发光二极管OLED的导通电压的总和,且第二参考电压VREF2不等于第一参考电压VREF1。再者,如图3D及图4所示,于第二开关SW2[0]导通的第四期间(4),外部临界电压补偿电路15[0]则通过数据线DL[0]检测流经子像素22[0]的驱动晶体管TD的第二感测电流I2,并产生第二积分值ΔO2。
也就是说,于第二开关SW2[0]导通的第三期间(3),即该积分器的第二重置期间,本实施例则控制导通第三开关SW3及第五开关SW5,并且截止第四开关SW4,然后通过发光控制信号EM[0]控制截止子像素22[0]的开关晶体管T3,并且通过扫描信号S[0]及感测信号R[0]分别控制导通子像素22[0]的开关晶体管T1及开关晶体管T2,使得节点P1、P2及P3上能够共同具有第二参考电压VREF2的电压。
相对地,于第二开关SW2[0]导通的第四期间(4),即该积分器的第二读取期间,本实施例则控制持续导通五开关SW5,并且截止第三开关SW3,然后通过发光控制信号EM[0]及感测信号R[0]分别控制导通子像素22[0]的开关晶体管T3及开关晶体管T2,并且通过扫描信号S[0]控制截止子像素22[0]的开关晶体管T1,使得外部临界电压补偿电路15[0]能够回应流经自驱动晶体管TD的第二感测电流I2而产生第二积分值ΔO2。
类似地,外部临界电压补偿电路15[0],即积分器所能产生的第二积分值ΔO2便可表示成ΔO2=(-I2*ΔtRD)/CST。然后,为了让外部临界电压补偿电路15[0]能再紧接着对于子像素22[1]~22[n]的每一者进行补偿,因此,当已取得到与子像素22[0]有关的第一积分值ΔO1及第二积分值ΔO2后,本实施例则通过发光控制信号EM[0]、扫描信号S[0]及感测信号R[0]分别控制截止子像素22[0]的开关晶体管T3、开关晶体管T1及开关晶体管T2,如图3E所示。也就是说,如图4所示,对于与子像素22[0]同行的下一子像素22[1]而言,外部临界电压补偿电路15[0]则将再用来重新进行上述操作,借此取得到有关下一子像素22[1]的第一积分值ΔO1及第二积分值ΔO2,以此类推,而有关外部临界电压补偿电路15[0]所再继续对于子像素22[1]~22[n]的每一者进行补偿时的详尽细节亦如同前述实施例所述,故于此就不再多加赘述。
每一子像素22[0]~22[n]的第一积分值ΔO1及第二积分值ΔO2的相除结果,即能为每一子像素22[0]~22[n]的第一感测电流I1及第二感测电流I2的相除结果。因此,对于每一子像素22[0]~22[n]而言,其临界电压值Vth便可表示成如下方程式(1)所示。其中,K代表制程系数,但本发明并不限制其数值的具体实现方式,本技术领域中技术人员应可依据实际需求或应用来进行相关设计。
总而言之,从上述内容可知,本实施例的外部临界电压补偿电路15[0]便能够取得到有关每一子像素22[0]~22[n]的临界电压值Vth。最后,为了更进一步说明关于外部临界电压补偿电路15[0]进行补偿时的实现细节,本发明进一步提供其外部临界电压补偿电路15[0]的一种实施方式。请参阅图5,图5是图2的外部临界电压补偿电路于另一实施例的示意图。其中,图5中部分与图2相同的元件以相同的图号标示,故于此不再多加详述其细节。
如图5所示,外部临界电压补偿电路15[0]还可包括模拟数字转换器155、存储器157及数据更新单元159。其中,上述各元件可以是通过硬件电路来实现,或者是通过硬件电路搭配固件或软件来实现,但本发明并不以此为限制。除此之外,上述各元件可以是整合或是分开设置,且本发明亦不以此为限制。
在本实施例中,模拟数字转换器155电连接于运算放大器151,并且针对进行补偿的子像素,例如子像素22[0]而言,模拟数字转换器155则用来分别将其第一积分值ΔO1及第二积分值ΔO2,转换成为第一数字补偿值及第二数字补偿值(未示出)。存储器157电连接于模拟数字转换器155,并且针对进行补偿的子像素22[0]而言,存储器157则用来存储其第一及第二数字补偿值。数据更新单元159电连接于存储器157及数据驱动器11间,并且针对进行补偿的子像素22[0]而言,数据更新单元159则用来接收显示数据DATA,以及根据前述第一数字补偿值及第二数字补偿值,产生相应于子像素22[0]的补偿信号,并且在子像素22[0]的显示期间,根据补偿信号及显示数据DATA提供更新后的显示数据DATAc至子像素22[0]。值得一提的是,所述数据更新单元159可以是如图5所示独立设置,或者数据更新单元159可以为整合于数据驱动器11或时序控制器(未示出)内的逻辑电路,亦即数据更新单元159可以加法器等逻辑电路实现,但本发明亦不以此为限制。
应当理解的是,本文所述的“子像素22[0]的补偿信号”即能指的就是子像素22[0]的临界电压值Vth,但本发明亦不以此为限制,子像素22[0]的补偿信号还可以根据使用者需求有不同设计。另外,本文所述的“子像素22[0]的显示期间”也就能指的是第一开关SW1[0]导通而第二开关SW2[0]截止的期间。换句话说,本发明实施例所提供的外部临界电压补偿电路15[0]将能通过在数据写入至子像素22[0]的期间,即子像素22[0]的显示期间,使得数据驱动器11能够根据子像素22[0]的临界电压值Vth来调整显示数据DATA,从而让子像素22[0]的驱动晶体管TD在使发光二极管OLED发光时所输出的驱动电流IOLED而不受到其临界电压值Vth变异所影响,并借此解决前述亮度不均或显示品质不良的现有问题。
举例来说,若同样是以子像素22[0]的例子来作说明的话,请一并参阅图6A~图6C及图7,图6A~图6C是图1的显示面板中的子像素于显示期间的运行示意图,而图7则是图1的显示面板中的子像素于显示期间的时序示意图。其中,图6A~图6C中部分与图2相同的元件以相同的图号标示,故于此不再多加详述其细节。
如图6A及图7所示,于第一开关SW1[0]导通的第一期间(1’),即子像素22[0]的重置期间,本实施例则通过发光控制信号EM[0]控制截止子像素22[0]的开关晶体管T3,并且通过扫描信号S[0]及感测信号R[0]分别控制导通子像素22[0]的开关晶体管T1及开关晶体管T2,使得节点P1、P2及P3上能够共同具有电压VINT(未示出)的电压。相对地,如图6B及图7所示,于第一开关SW1[0]导通的第二期间(2’),即子像素22[0]的数据写入期间,本实施例则通过发光控制信号EM[0]及感测信号R[0]分别控制截止子像素22[0]的开关晶体管T3及开关晶体管T2,并且通过扫描信号S[0]控制导通子像素22[0]的开关晶体管T1,使得节点P2上仍具有电压VINT的电压,但节点P1及P3则接收到子像素22[0]的显示数据DATAc[0]。
最后,如图6C及图7所示,第一开关SW1[0]导通的第三期间(3’),即子像素22[0]的发光二极管OLED的发光期间,本实施例则通过发光控制信号EM[0]控制导通子像素22[0]的开关晶体管T3,并且通过扫描信号S[0]及感测信号R[0]分别控制截止子像素22[0]的开关晶体管T1及开关晶体管T2,使得驱动晶体管TD输出驱动电流IOLED来让发光二极管OLED发光。显然地,子像素22[0]的驱动晶体管TD在使发光二极管OLED发光时所输出的驱动电流IOLED便可简化表示成如下方程式(2)所示。然而,由于子像素22[0]的显示原理已为本技术领域中技术人员所现有,因此有关上述细节内容于此亦就不再多加赘述。
另一方面,若同样是以子像素22[0]的例子来作说明的话,请参阅图8,图8则是图1的显示面板中的子像素于另一实施例的电路示意图。其中,图8中部分与图2相同的元件以相同的图号标示,故于此不再多加详述其细节。如图8所示,子像素22[0]也可例如包括发光二极管OLED、驱动晶体管TD、存储电容CST’及开关晶体管T1’~T2’。需要说明的是,图8的驱动晶体管TD可以是根据发光控制信号EM[0]而导通或截止。开关晶体管T1’则具有栅极端接收扫描信号S[0]、第一端电连接于节点P3以及第二端电连接于数据线DL[0],并且根据扫描信号S[0]而导通或截止。
开关晶体管T2’具有栅极端接收感测信号R[0]、第一端电连接于DL[0],以及第二端电连接于节点P2,并且根据感测信号R[0]而导通或截止。存储电容CST’则电连接于节点P3及驱动晶体管TD的第一端之间。在本实施例中,上述开关晶体管T1’及T2’亦可皆例如为P型低温多晶硅薄膜晶体管,但本发明却不以此为限制。相较于图2的子像素22[0]而言,图8的子像素22[0]通过减少一个薄膜晶体管,以减低布局面积。由于图8的子像素22[0]其余操作细节大致上与前述实施例所述操作相似,故此处不另赘述。
综上所述,本发明实施例所提供的显示面板,可以是让同一行内的多个子像素皆共用同一外部临界电压补偿电路,且此外部临界电压补偿电路设置于显示面板的周边区内,而非设置于显示面板的显示区内,因此,本发明实施例将能够简化每一子像素所需的元件个数,以进而提升显示区的布局弹性,并且有助于实现更高需求的分辨率,而且即使当显示面板的分辨率变高时,本实施例的外部临界电压补偿电路所能用到的补偿时间也不会相对变少。此外,本实施例的外部临界电压补偿电路将通过在数据写入至子像素的期间,使得数据驱动器能够根据子像素的临界电压来调整显示数据,从而让子像素的驱动晶体管在使发光二极管发光时所输出的驱动电流而不受到其临界电压变异所影响,并借此解决前述亮度不均或显示品质不良的现有问题。
以上所述仅为本发明的实施例,其并非用以局限本发明的权利要求。
Claims (9)
1.一种显示面板,具有一周边区及一显示区,其中,一像素串设置于该显示区,该像素串包含多个子像素,且每一所述子像素皆电连接于一数据线,该数据线与一数据驱动器间具有一第一开关,一外部临界电压补偿电路设置于该周边区,并且通过经由一第二开关电连接于该数据线,以用来按序对于所述子像素中的一者进行补偿,其中:
于该第二开关导通的一第一期间,该外部临界电压补偿电路通过该数据线提供一第一参考电压至该子像素;
于该第二开关导通的一第二期间,该外部临界电压补偿电路通过该数据线检测流经该子像素的一驱动晶体管的一第一感测电流,并产生一第一积分值;
于该第二开关导通的一第三期间,该外部临界电压补偿电路通过该数据线提供一第二参考电压至该子像素,该第一参考电压及该第二参考电压是皆小于等于电连接至该子像素的一发光二极管的一第一供应电压与该发光二极管的一导通电压的总和,且该第二参考电压不等于该第一参考电压;
于该第二开关导通的一第四期间,该外部临界电压补偿电路通过该数据线检测流经该子像素的该驱动晶体管的一第二感测电流,并产生一第二积分值;以及
于一显示期间,该第一开关导通。
2.如权利要求1所述的显示面板,其中,该第一开关与该第二开关不同时导通。
3.如权利要求1所述的显示面板,其中,该外部临界电压补偿电路包括:
一运算放大器,具有一反相输入端电连接于该第二开关、一非反相输入端选择性地接收该第一或该第二参考电压,以及一输出端输出该第一或该第二积分值;以及
一反馈单元,电连接于该运算放大器的该反相输入端及该输出端间,其中,该反馈单元是经由相互并联的一无源元件及一第三开关所组成,并且于该第二开关导通的该第一期间及该第三期间而导通该第三开关,于该第二开关导通的该第二期间及该第四期间而截止该第三开关。
4.如权利要求3所述的显示面板,其中,该外部临界电压补偿电路还包括:
一第四开关,电连接于该运算放大器的该非反相输入端及该第一参考电压间,并且于该第二开关导通的该第一期间及该第二期间而导通该第四开关,于该第二开关导通的该第三期间及该第四期间而截止该第四开关;以及
一第五开关,电连接于该运算放大器的该非反相输入端及该第二参考电压间,并且于该第二开关导通的该第一期间及该第二期间而截止该第五开关,于该第二开关导通的该第三期间及该第四期间而导通该第五开关。
5.如权利要求4所述的显示面板,其中,该子像素的该驱动晶体管是具有一第一端接收一第二供应电压、一第二端通过经由一第一节点耦接至该发光二极管的一阳极,以及一栅极端通过经由一第二节点耦接至该数据线。
6.如权利要求5所述的显示面板,其中,该子像素还包括:
一第一开关晶体管,串联于该第二节点至该数据线之间,具有一栅极端接收一扫描信号、一第一端电连接于该第二节点,以及一第二端电连接于该数据线,并且根据该扫描信号而导通或截止;
一第二开关晶体管,具有一栅极端接收一感测信号、一第一端电连接于该数据线,以及一第二端电连接于该第一节点,并且根据该感测信号而导通或截止;
一第三开关晶体管,串联于该驱动晶体管的该第二端至该第一节点之间,具有一栅极端接收一发光控制信号、一第一端电连接于该驱动晶体管的该第二端,以及一第二端电连接于该第一节点,并且根据该发光控制信号而导通或截止;以及
一存储电容,电连接于该第二节点及该驱动晶体管的该第一端之间。
7.如权利要求6所述的显示面板,其中,于该第二开关导通的该第一期间及该第三期间,该发光控制信号是用以截止该子像素的该第三开关晶体管,该扫描信号及该感测信号则分别导通该子像素的该第一开关晶体管及该第二开关晶体管,使得该第一节点及该第二节点上则能共同具有该第一参考电压或该第二参考电压的电压,并且于该第二开关导通的该第二期间及该第四期间,该发光控制信号及该感测信号是分别导通该子像素的该第三开关晶体管及该第二开关晶体管,该扫描信号则用以截止该子像素的该第一开关晶体管,使得该外部临界电压补偿电路能够回应流经自该驱动晶体管的该第一感测电流或该第二感测电流而产生该第一积分值或该第二积分值。
8.如权利要求6所述的显示面板,其中,该子像素的该驱动晶体管是根据该发光控制信号而导通或截止,且该子像素还包括:
一第一开关晶体管,串联于该第二节点至该数据线之间,具有一栅极端接收一扫描信号、一第一端电连接于该第二节点,以及一第二端电连接于该数据线,并且根据该扫描信号而导通或截止;
一第二开关晶体管,具有一栅极端接收一感测信号、一第一端电连接于该数据线,以及一第二端电连接于该第一节点,并且根据该感测信号而导通或截止;以及
一存储电容,电连接于该第二节点及该驱动晶体管的该第一端之间。
9.如权利要求3所述的显示面板,其中,该外部临界电压补偿电路还包括:
一模拟数字转换器,电连接于该运算放大器,该模拟数字转换器则用来分别将该第一积分值及该第二积分值,转换成为一第一数字补偿值及一第二数字补偿值;
一存储器,电连接于该模拟数字转换器,该存储器则用来存储该第一数字补偿值及该第二数字补偿值;以及
一数据更新单元,电连接于该存储器及该数据驱动器间,该数据更新单元则用来接收一显示数据,以及根据该第一数字补偿值及该第二数字补偿值,产生相应于该子像素的一补偿信号,并且于该显示期间,根据该补偿信号及该显示数据提供一更新后的显示数据至该子像素。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107124248 | 2018-07-13 | ||
| TW107124248A TWI673695B (zh) | 2018-07-13 | 2018-07-13 | 顯示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109166524A CN109166524A (zh) | 2019-01-08 |
| CN109166524B true CN109166524B (zh) | 2020-03-20 |
Family
ID=64877361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811154428.6A Active CN109166524B (zh) | 2018-07-13 | 2018-09-30 | 显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109166524B (zh) |
| TW (1) | TWI673695B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102899771B1 (ko) * | 2021-04-30 | 2025-12-12 | 엘지디스플레이 주식회사 | 발광표시장치 및 이의 구동방법 |
| CN114267298A (zh) | 2021-12-16 | 2022-04-01 | Tcl华星光电技术有限公司 | 像素驱动电路及显示面板 |
| TWI810935B (zh) * | 2022-05-13 | 2023-08-01 | 友達光電股份有限公司 | 顯示裝置 |
| EP4418250A4 (en) * | 2022-06-14 | 2024-12-04 | BOE Technology Group Co., Ltd. | SCREEN BOARD AND DISPLAY DEVICE |
| CN115985237B (zh) * | 2023-03-17 | 2023-07-21 | 合肥集创微电子科技有限公司 | 驱动电路、芯片、显示设备以及电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976546A (zh) * | 2010-10-19 | 2011-02-16 | 友达光电股份有限公司 | 具电源电压降补偿功能的像素电路与发光面板 |
| CN104183212A (zh) * | 2013-05-24 | 2014-12-03 | 三星显示有限公司 | 补偿单元和包括补偿单元的有机发光显示器 |
| CN106409225A (zh) * | 2016-12-09 | 2017-02-15 | 上海天马有机发光显示技术有限公司 | 有机发光像素补偿电路、有机发光显示面板及驱动方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137072B (zh) * | 2013-03-14 | 2015-05-20 | 京东方科技集团股份有限公司 | 外部补偿感应电路及其感应方法、显示装置 |
| KR102109191B1 (ko) * | 2013-11-14 | 2020-05-12 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| KR102060311B1 (ko) * | 2013-12-27 | 2020-02-11 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치와 그 구동 방법 |
| CN104036726B (zh) * | 2014-05-30 | 2015-10-14 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、oled显示面板和装置 |
| KR102277713B1 (ko) * | 2014-12-26 | 2021-07-15 | 엘지디스플레이 주식회사 | 센싱회로 및 이를 포함하는 유기발광표시장치 |
| CN104933993B (zh) * | 2015-07-17 | 2017-12-08 | 合肥鑫晟光电科技有限公司 | 像素驱动电路及其驱动方法、显示装置 |
-
2018
- 2018-07-13 TW TW107124248A patent/TWI673695B/zh active
- 2018-09-30 CN CN201811154428.6A patent/CN109166524B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976546A (zh) * | 2010-10-19 | 2011-02-16 | 友达光电股份有限公司 | 具电源电压降补偿功能的像素电路与发光面板 |
| CN104183212A (zh) * | 2013-05-24 | 2014-12-03 | 三星显示有限公司 | 补偿单元和包括补偿单元的有机发光显示器 |
| CN106409225A (zh) * | 2016-12-09 | 2017-02-15 | 上海天马有机发光显示技术有限公司 | 有机发光像素补偿电路、有机发光显示面板及驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109166524A (zh) | 2019-01-08 |
| TW202006691A (zh) | 2020-02-01 |
| TWI673695B (zh) | 2019-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109166524B (zh) | 显示面板 | |
| KR102697930B1 (ko) | 표시 장치 | |
| US8139006B2 (en) | Power source, display including the same, and associated method | |
| CN111179846B (zh) | 有机发光显示装置 | |
| US9013376B2 (en) | Light emitting device, method of driving pixel circuit, and driving circuit | |
| JP4979772B2 (ja) | 電流駆動型表示装置 | |
| JP5096103B2 (ja) | 表示装置 | |
| JP4504926B2 (ja) | 有機電界発光表示装置及びその動作方法 | |
| JP2005134435A (ja) | 画像表示装置 | |
| US10535303B2 (en) | Organic light emitting display panel, driving method thereof and organic light emitting display apparatus | |
| US9633605B2 (en) | Pixel circuit having driving method for threshold compensation and display apparatus having the same | |
| JP5566000B2 (ja) | 発光表示装置の駆動回路、その駆動方法並びにカメラ | |
| KR20070120450A (ko) | 전자 회로, 그 구동 방법, 전자 장치 및 전자 기기 | |
| US8723843B2 (en) | Pixel driving circuit with capacitor having threshold voltages information storing function, pixel driving method and light emitting display device | |
| CN112470210A (zh) | 时钟及电压生成电路和包括时钟及电压生成电路的显示装置 | |
| JP4107240B2 (ja) | 駆動回路、電気光学装置及び電気光学装置の駆動方法、並びに電子機器 | |
| JP2009063607A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
| KR20210074065A (ko) | 표시 장치 | |
| CN103946912A (zh) | 显示装置及其控制方法 | |
| JP6288710B2 (ja) | 表示装置の駆動方法および表示装置 | |
| CN113393785A (zh) | 显示装置 | |
| KR102444312B1 (ko) | 유기 발광 표시 장치 및 그 구동방법 | |
| CN115273742B (zh) | 栅极驱动器、有机发光二极管显示装置及其驱动方法 | |
| US11538419B2 (en) | Display apparatus | |
| KR20230103568A (ko) | 전계발광 표시장치와 그의 전기적 특성 센싱 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |