[go: up one dir, main page]

CN109103075A - 纳米级沟道的制备方法 - Google Patents

纳米级沟道的制备方法 Download PDF

Info

Publication number
CN109103075A
CN109103075A CN201710476081.6A CN201710476081A CN109103075A CN 109103075 A CN109103075 A CN 109103075A CN 201710476081 A CN201710476081 A CN 201710476081A CN 109103075 A CN109103075 A CN 109103075A
Authority
CN
China
Prior art keywords
film layer
stripe
layer
substrate
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710476081.6A
Other languages
English (en)
Other versions
CN109103075B (zh
Inventor
陈墨
张立辉
李群庆
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201710476081.6A priority Critical patent/CN109103075B/zh
Priority to TW106121856A priority patent/TWI668186B/zh
Priority to US16/008,211 priority patent/US10622209B2/en
Publication of CN109103075A publication Critical patent/CN109103075A/zh
Application granted granted Critical
Publication of CN109103075B publication Critical patent/CN109103075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P76/4088—
    • H10P14/271—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/205—Nanosized electrodes, e.g. nanowire electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H10P14/3411—
    • H10P14/3416—
    • H10P14/3421—
    • H10P50/695—
    • H10P76/202—
    • H10P76/4085—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明涉及一种纳米级沟道的制备方法，包括以下步骤：提供一基板，在基板表面设置一光刻胶掩模层，光刻胶掩模层的厚度为H；对光刻胶掩模层曝光和显影得到一图案化掩模层，包括多个条状掩模块，相邻条状掩模块的间隔距离为L，设定该图案化掩模层的侧表面为第二区域，基板的表面为第三区域；沉积一第一薄膜层，第一薄模层的厚度为D，使沉积方向与条状掩模块厚度方向夹角为θ1，且θ1<tan‑1(L/H)；改变沉积方向，沉积一第二薄膜层，使沉积方向与条状掩模块厚度方向夹角为θ2，θ2<tan‑1[L/(H+D)]，使得0<Htanθ1+(H+D)tanθ2‑L<10nm，第一薄膜层与第二薄膜层的间隔区域为纳米级沟道。

Description

纳米级沟道的制备方法
技术领域
本发明涉及微纳加工技术领域，特别涉及一种纳米级沟道的制备方法。
背景技术
现有技术在制备小尺寸的结构时，如果通过直接加工的方法，加工尺寸多数由加工设备的性能决定。而直接加工出细槽小于10nm的结构，已经超出了绝大多数设备的极限。即便可以加工，成本和成品率也不容易控制。
而若想得到小的微细结构，常规的方法如蒸发剥离或刻蚀方法等都要先由光刻胶得到小尺寸的结构，然后再基于此结构进行后续的加工。但是，这些方法的问题在于：首先，小尺寸的光刻胶很难实现，过厚的胶本身很难立住，容易倒塌，过薄的胶很难实现图形转移；其次，剥离或者刻蚀过程会对光刻胶有影响，导致光刻胶的残留，对后续结构产生影响。同时，采用上述小尺寸结构制备的产品也会相应受到限制，如薄膜晶体管等。
发明内容
有鉴于此，确有必要提供一种方法简单、易操作的纳米级沟道的制备方法。
一种纳米级沟道的制备方法，其包括以下步骤：提供一基板，在所述基板的表面设置一光刻胶掩模层，该光刻胶掩模层的厚度为H；对该光刻胶掩模层曝光和显影得到一图案化掩模层，该图案化掩模层包括多个平行且间隔设置的条状掩模块，相邻条状掩模块的间隔距离为L，设定该图案化掩模层远离基板的表面为第一区域，该图案化掩模层相对于该光刻胶掩模层增加的表面为第二区域，相邻条状掩模块之间暴露的基板的表面为第三区域；向设置有条状掩模块的基板表面沉积一第一薄膜层，该第一薄模层的厚度为D，并使得沉积方向与条状掩模块的厚度方向夹角为θ1，且θ1&lt;tan-1(L/H)；改变沉积方向，向设置有条状掩模块的基板表面沉积一第二薄膜层，使得沉积方向与条状掩模块的厚度方向夹角为θ2，θ2&lt;tan-1[L/(H+D)]，且所述第一薄膜层和第二薄膜层覆盖整个第二区域，并使得0&lt;Htanθ1+(H+D)tanθ2-L&lt;10nm，则该第一薄膜层与第二薄膜层在第三区域内的间隔区域为纳米级沟道。
相较于现有技术，本发明所述纳米级沟道的制备方法，采用侧向沉积方法，沉积过程中通过调节沉积参数即可实现纳米级沟道，无需刻蚀、剥离等方法辅助，对基板材料无损伤；侧向沉积方法能够精确定位制备，可选定任意位置制备纳米级沟道；该方法制备的纳米级沟道的宽度可根据需要进行调节；同时，沟道两侧可沉积不同的材料，从而可以实现纳米级沟道两侧是由不同材料构成。
附图说明
图1为本发明第一实施例提供的所述纳米级沟道的制备方法的流程图。
图2为本发明第一实施例提供的显影后得到的所述条状掩模块的结构示意图。
图3为本发明第一实施例提供的纳米级沟道的扫描电镜照片。
图4为本发明提供的第一薄膜层和第二薄膜层的沉积方法的流程图。
图5为本发明提供的第一薄膜层和第二薄膜层的沉积方法的流程图。
图6为本发明第二实施例提供的具有纳米级沟道的薄膜晶体管的制备方法的流程图。
图7为本发明第三实施例提供的纳米级微结构的制备方法的流程图。
图8为本发明第四实施例提供的纳米带的制备方法的流程图。
主要元件符号说明
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
下面将结合具体实施例，对本发明提供的纳米级沟道、薄膜晶体管、纳米微结构、纳米带的制备方法作进一步详细说明。
请一并参阅图1、2，本发明第一实施例提供的纳米级沟道的制备方法，其包括以下步骤：
步骤S11，提供一基板10，在所述基板10的表面设置一光刻胶掩模层11，该光刻胶掩模层11的厚度为H；
步骤S12，对该光刻胶掩模层11曝光和显影得到一图案化掩模层12，该图案化掩模层12包括多个平行且间隔设置的条状掩模块121，相邻条状掩模块121的间隔距离为L，设定该图案化掩模层12远离基板10的表面为第一区域I，该图案化掩模层12相对于该光刻胶掩模层11增加的表面为第二区域II，相邻条状掩模块121之间暴露的基板10的表面为第三区域III；
步骤S13，以条状掩模块121的延伸方向为旋转轴旋转所述基板10，使得该基板10与水平方向夹角为θ1，且θ1&lt;tan-1(L/H)，沿竖直方向向设置有条状掩模块121的基板10的表面沉积一第一薄膜层13，该第一薄膜层13的厚度为D；
步骤S14，将该基板10旋转回至水平方向，以该旋转方向继续旋转基板10至该基板10与水平方向夹角为θ2，且θ2&lt;tan-1[L/(H+D)]，沿竖直方向向设置有条状掩模块121的基板10的表面沉积一第二薄膜层14，并使得0&lt;Htanθ1+(H+D)tanθ2-L&lt;10nm，则该第一薄膜层13与第二薄膜层14在第三区域内的间隔区域为纳米级沟道。
在步骤S11中，所述基板10的材料不限，可为二氧化硅、氮化硅等材料形成的绝缘基板，金、铝、镍、铬、铜等材料形成的金属基板或者硅、氮化镓、砷化镓等材料形成的半导体基板。本实施例中，所述基板10的材料为硅基板。
所述光刻胶掩模层11主要起到遮挡作用。所述光刻胶掩模层11的材料为光刻胶。其中，光刻胶的种类不限，可为正性光刻胶或负性光刻胶，可为电子束光刻胶、紫外光刻胶等，如S9912光刻胶、SU8光刻胶、PMMA胶、ZEP胶、HSQ胶等。所述光刻胶掩模层11可通过将光刻胶采用旋涂的方法直接涂敷于所述基板10上形成。所述光刻胶掩模层11的厚度H的范围可根据需要调节。所述光刻胶掩模层11的厚度H为200纳米-400纳米。优选地，所述光刻胶掩模层11的厚度H为300纳米-400纳米。本实施例中，所述光刻胶掩模层11的材料为HSQ胶，厚度为400纳米。
在步骤S12中，对所述光刻胶掩模层11进行曝光时，可预先在所述光刻胶掩模层11的表面设定一曝光图案，再对该曝光图案对应的光刻胶掩模层11进行曝光。其中，所述曝光图案的形状、尺寸可根据需要进行设定。本实施例中采用电子束曝光，曝光强度及时间可根据光刻胶厚度及材料调节。曝光后，将该光刻胶掩模层11进行显影。具体地，将该光刻胶掩模层11浸置于一显影溶液中，所述显影溶液与曝光区域充分反应，以去除部分光刻胶，从而得到一图案化掩模层12。设定该图案化掩模层12远离基板10的表面为第一区域I，该第一区域I即所述条状掩模块121的顶面；去除部分光刻胶后，该图案化掩模层12相对于光刻胶掩模层11增加了部分表面，该部分表面垂直于所述基板10的表面，将该增加的表面设定为第二区域II，该第二区域II即所述条状掩模块121的侧表面；设定相邻条状掩模块121间暴露的基板10的表面为第三区域III。本实施例中，所述显影溶液为TMAH溶液，显影时间为90s。所述图案化掩模层12包括多个平行且间隔设置的条状掩模块121。具体地，该多个条状掩模块121可排列为一排，也可排列为多排。其中，每排中相邻两条状掩模块121的间隔距离为L。相邻条状掩模块121的间隔距离L为200纳米-1000纳米。优选地，相邻条状掩模块121的间隔距离L为400纳米-500纳米。本实施例中，相邻条状掩模块121的间隔距离L为400纳米。
在步骤S13中，由于该多个条状掩模块121互相平行，该多个条状掩模块121的延伸方向为同一延伸方向，因此，可选择任一条状掩模块121的延伸方向为旋转轴的方向旋转该基板10。旋转基板10后，该基板10所在平面与水平方向的夹角为θ1，且θ1&lt;tan-1(L/H)。又，所述条状掩模块121的厚度方向与该基板10的表面垂直，且沉积方向为竖直方向，因此，沉积方向与条状掩模块121厚度方向的夹角也为θ1，该夹角和基板所在平面与水平方向的夹角相同。优选地，该夹角θ1的范围为θ1≤45°。本实施例中，该夹角θ1为30°。可以理解，在沿竖直方向沉积该第一薄膜层13时，由于该基板10与水平方向呈一定角度，且该基板10上设置有间隔分布的条状掩模块121，该第一薄膜层13不会覆盖所述基板10及条状掩模块121的整个表面，该基板10及条状掩模块121的部分表面由于条状掩模块121的遮挡而未沉积该第一薄膜层13。进一步，该基板10的表面未沉积所述第一薄膜层13的位置可通过调节夹角θ1、条状掩模块121的厚度H或间隔距离L进行调节。
所述第一薄膜层13的材料可为金、镍、钛、铁、铜、铝等金属材料，也可为氧化铝、氧化镁、氧化锌、氧化铪、二氧化硅等非金属材料。所述第一薄膜层13的材料不限于上述列举材料，只要确保材料能够沉积为薄膜即可。所述第一薄膜层13可通过电子束蒸镀法、磁控溅射法等方法沉积。所述第一薄膜层13的厚度D的范围为D&lt;40纳米。本实施例中，所述第一薄膜层13通过电子束蒸镀法沉积形成，该第一薄膜层13的材料为铝，厚度D为30纳米。
在步骤S14中，将该基板10旋转至水平方向的过程可根据需要选择顺时针或逆时针方向旋转，只要能够保证沉积材料仍能够沉积至设置有条状掩模块121的表面即可。所述基板10旋转至水平方向后，按照该旋转方向继续旋转至该基板10与水平方向夹角为θ2，且θ2&lt;tan-1[L/(H+D)]。同样，沉积方向与条状掩模块121厚度方向的夹角也为θ2。优选地，该夹角θ2的范围为θ2≤45°。本实施例中，该夹角θ2为30°。同样地，在沿竖直方向沉积该第二薄膜层14时，由于该基板10与水平方向呈一定角度，且该基板10上设置有间隔分布的条状掩模块121，该第二薄膜层14不会覆盖所述基板10及掩模块121的整个表面，该基板10及条状掩模块121的部分表面由于条状掩模块121的遮挡而未沉积该第二薄膜层14。又由于在沉积该所述第一薄膜层13及第二薄膜层14的过程中，参数H、θ1、θ2、D、L符合0&lt;Htanθ1+(H+D)tanθ2-L&lt;10nm的条件，从而使得该第一薄膜层13和第二薄膜层14在所述基板10的表面上间隔设置，且间隔的区域的间隔距离在纳米级范围内。具体地，该间隔距离小于20纳米。优选地，该间隔距离小于10纳米。本实施例中，该间隔距离为9.67纳米。请参阅图3，图3为通过侧向沉积得到的纳米级沟道的扫描电镜照片。
所述第二薄膜层14的材料可为金、镍、钛、铁、铜、铝等金属材料，也可为氧化铝、氧化镁、氧化锌、氧化铪、二氧化硅等非金属材料。所述第二薄膜层14的材料不限于上述列举材料，只要确保材料能够沉积为薄膜即可。所述第二薄膜层14的材料与所述第一薄膜层13的材料可以相同，也可以不同。所述第二薄膜层14可通过电子束蒸镀法、磁控溅射法等方法沉积。所述第二薄膜层14的厚度不限，可根据需要调节。本实施例中，所述第二薄膜层14通过电子束蒸镀法沉积形成，该第二薄膜层14的材料为铝，厚度为30纳米。
进一步，在竖直沉积过程中可以如图1为竖直向下沉积薄膜层，同样也可竖直向上沉积。请参阅图4，将设置有条状掩模块121的基板10的表面反转方向设置为向下时，通过竖直向上沉积，也同样可在基板10及条状掩模块121上沉积薄膜层。同时，沉积过程中的夹角等参数与竖直向上沉积的方向相同。
进一步，向设置有条状掩模块121的基板10上沉积薄膜层的方法不限于此，只要满足沉积第一薄膜层13时，沉积方向与条状掩模块121的厚度方向夹角为θ1，沉积第二薄膜层14时，沉积方向与条状掩模块121的厚度方向夹角为θ2且符合0&lt;Htanθ1+(H+D)tanθ2-L&lt;10nm即可。可以理解，该沉积方向应在垂直于条状掩模块121的延伸方向的平面内进行调节。请参阅图5，当设置有条状掩模块121的基板10为水平固定放置时，可通过改变沉积方向与条状掩模块121的厚度方向夹角来实现沉积的目的，即调节沉积方向与条状掩模块121厚度方向夹角为θ1，沉积该第一薄膜层13；再调节沉积方向与条状掩模块121厚度方向夹角为θ2，沉积该第二薄膜层14。
本发明提供的纳米级沟道的制备方法，通过采用侧向沉积的方法得到纳米级沟道，沉积过程中通过调节沉积过程参数即可实现纳米级沟道，无需刻蚀、剥离等方法辅助，对基板材料无损伤；侧向沉积方法能够精确定位制备，可选定任意位置制备纳米级沟道；该方法制备的纳米级沟道的宽度可根据需要进行调节；同时，沟道两侧可沉积不同的材料，从而可以实现纳米级沟道两侧是由不同材料构成。
请参阅图6，本发明第二实施例提供一种具有纳米级沟道的薄膜晶体管20的制备方法，其包括以下步骤：
步骤S21，提供一基板21，在所述基板21的表面设置一栅极22，在所述栅极22远离基板21的表面设置一栅极绝缘层23；
步骤S22，在所述栅极绝缘层23远离所述栅极22的表面设置一半导体层24；
步骤S23，在所述半导体层24的表面设置间隔的两条状掩模块121、122，两条状掩模块的厚度为H，两条状掩模块的间隔距离为L；
步骤S24，以条状掩模块的延伸方向为旋转轴旋转该半导体层24，使得该半导体层24与水平方向夹角为θ1，且θ1&lt;tan-1(L/H)，沿竖直方向向设置有条状掩模块的半导体层24表面沉积一第一导电薄膜层25，该第一导电薄膜层25的厚度为D；
步骤S25，将该半导体层24旋转回至水平方向，以该旋转方向继续旋转基板至该基板与水平方向夹角为θ2，且θ2&lt;tan-1[L/(H+D)]，沿竖直方向向设置有条状掩模块的半导体层24表面沉积一第二导电薄膜层26，并使得0&lt;Htanθ1+(H+D)tanθ2-L&lt;10nm，则该第一导电薄膜层25与第二导电薄膜层26之间的区域为纳米级沟道，所述第一导电薄膜层25和第二导电薄膜层26即作为一源极27、一漏极28。
在步骤S21中，所述栅极22由导电材料组成，该导电材料可选择为金属、ITO、ATO、导电银胶、导电聚合物以及导电碳纳米管等。该金属材料可以为铝、铜、钨、钼、金、钛、钯或任意组合的合金。
所述栅极绝缘层23的材料可选择为氧化铝、氧化铪、氮化硅、氧化硅等硬性材料或苯并环丁烯(BCB)、聚酯或丙烯酸树脂等柔性材料。
所述栅极绝缘层23通过磁控溅射法、电子束沉积法或原子层沉积法等形成于所述栅极22的表面并覆盖所述栅极22。本实施例中，所述栅极绝缘层23通过原子层沉积法形成，该栅极绝缘层23为氧化铝层。
在步骤S22中，所述半导体层24的材料可为砷化镓、磷化镓、氮化镓、碳化硅、硅化锗、硅、锗、碳纳米管、石墨烯、硫化钼等。所述半导体层24可根据材料不同，采用直接平铺、外延生长、气相沉积法等方法形成于所述栅极绝缘层23的表面。进一步，当所述半导体层24为碳纳米管层、石墨烯层或硫化钼层时，可通过光刻胶转移至所述栅极绝缘层23的表面，再将光刻胶去掉即可。所述半导体层24的厚度可根据需要制备。所述半导体层24的厚度小于10纳米。本实施例中，所述半导体层24的厚度为2纳米。
在步骤S23-S25中，在所述半导体层24的表面制备纳米级沟道的方法与第一实施例提供的纳米级沟道的制备方法相似，其区别在于，本实施例是直接在所述半导体层24的表面上沉积导电薄膜层并作为源极和漏极，从而直接制备出具有纳米级沟道的薄膜晶体管。具体地，设定该条状掩模块121、122远离半导体层24的表面为第一区域I，该第一区域I即所述条状掩模块121、122的顶面；设定所述条状掩模块121、122的侧面为第二区域II；设定两条状掩模块121、122间暴露的半导体层24的表面为第三区域III。所述第一导电薄膜层25和第二导电薄膜层26可为金、镍、钛、铁、铝等金属材料。具体地，设置在所述半导体层14的表面的第一导电薄膜层25和第二导电薄膜层26，即作为所述薄膜晶体管20的源极27和漏极28。
进一步，制备薄膜晶体管的方法不限于此，只要通过上述步骤S23-S25制备得到所述源极27和漏极28，从而使得薄膜晶体管具有纳米级沟道即可。例如，可通过上述方法先制备源极、漏极，再制备栅极，从而得到顶栅型薄膜晶体管。
进一步，在形成所述源极27和漏极28后还可包括去除两条状掩模块121、122的步骤。去除两条状掩模块121、122的方法可采用化学试剂去除，并保证该化学试剂不会与其它结构反应。具体地，将步骤S25中得到的结构置于丙酮溶液中，两条状掩模块121、122溶于丙酮溶液中被去除。当所述第一导电薄膜层25和第二导电薄膜层26为非自支撑结构时，在去除两条状掩模块121、122的过程中，位于第一区域及第二区域的导电薄膜层由于失去支撑也同时被去掉。去除两条状掩模块121、122后，所述第一导电薄膜层25和第二导电薄膜层26仍设置在所述半导体层24的表面部分，即作为所述薄膜晶体管20的源极27和漏极28。当所述第一导电薄膜层25和第二导电薄膜层26为自支撑结构时，在去除两条状掩模块121、122后，位于第一区域及第二区域的第一导电薄膜层25和第二导电薄膜层26可通过干法刻蚀去掉。所谓自支撑结构是指该结构可以无需一支撑体而保持一特定的结构。
请参阅图7，本发明第三实施例提供一种纳米级微结构的制备方法，其包括以下步骤：
步骤S31，提供一基板30，在所述基板30的表面设置一光刻胶掩模层31，该光刻胶掩模层的厚度为H；
步骤S32，对该光刻胶掩模层31曝光、显影得到一图案化掩模层32，该图案化掩模层32包括多个平行且间隔设置的条状掩模块321，相邻条状掩模块的间隔距离为L；
步骤S33，以条状掩模块的延伸方向为旋转轴旋转所述基板30，使得该基板与水平方向夹角为θ1，且θ1&lt;tan-1(L/H)，沿竖直方向向设置有条状掩模块的基板表面沉积一第一薄膜层33，该第一薄膜层33的厚度为D；
步骤S34，将该基板30旋转回至水平方向，以该旋转方向继续旋转基板至该基板与水平方向夹角为θ2，且θ2&lt;tan-1[L/(H+D)]，沿竖直方向向设置有条状掩模块的基板表面沉积一第二薄膜层34，并使得0&lt;L-Htanθ1-(H+D)tanθ2&lt;10nm，则该第一薄膜层33与第二薄膜层34部分重叠；
步骤S35，去除条状掩模块321，得到部分重叠设置的第一薄膜层33及第二薄膜层34；
步骤S36，干法刻蚀所述第一薄膜层33及第二薄膜层34，使非重叠区域全部被刻蚀，从而得到一纳米级微结构35，该纳米级微结构35的宽度与重叠区域的宽度相同。
所述步骤S31-S33与第一实施例中步骤S11-S13相同，目的是在基板上通过设置间隔的条状掩模块，并用以沉积薄膜层。
在步骤S34中，该步骤与第一实施例中步骤S14相似，其区别在于，本实施例中，所述第二薄膜层34与第一薄膜层33为部分重叠设置，并且重叠部分的宽度为纳米级宽度。其中，在沉积所述第一薄膜层33和第二薄膜层34的过程中，参数H、θ1、θ2、D、L符合0&lt;L-Htanθ1-(H+D)tanθ2&lt;10nm的条件，从而该第一薄膜层33与第二薄膜层34在基板表面部分重叠，且重叠的区域宽度在纳米级范围内。
同样地，向设置有条状掩模块321的基板30上沉积薄膜层的方法不限于此，只要满足沉积第一薄膜层33时，沉积方向与条状掩模块321的厚度方向夹角为θ1，沉积第二薄膜层34时，沉积方向与条状掩模块321的厚度方向夹角为θ2且符合0&lt;L-Htanθ1-(H+D)tanθ2&lt;10nm。
在步骤S35中，去除条状掩模块321的方法可采用化学试剂去除，并保证该化学试剂不会与其它结构反应。具体地，将步骤S34中得到的结构置于丙酮溶液中，所述条状掩模块321溶于丙酮溶液中被去除。去除条状掩模块321后，如果所述第一薄膜层33与第二薄膜层34为非自支撑结构，则在去除条状掩模块321后，薄膜层在第一区域及第二区域的部分由于没有条状掩模块321的支撑也被去掉，从而只保留有沉积在第三区域内的第一薄膜层33与第二薄膜层34；如果所述第一薄膜层33与第二薄膜层34为自支撑结构，则在去除条状掩模块321后，该第一薄膜层33与第二薄膜层34在第一区域、第二区域及第三区域的部分均存在，即该第一薄膜层33与第二薄膜层34保留完整结构。
在步骤S36中，所述干法刻蚀是指通入一气体在电场作用下得到一等离子体，该等离子体可与被刻蚀物质发生反应而得到挥发性物质，比如：电感耦合等离子体刻蚀(ICPE)、反应性离子刻蚀(RIE)。具体地，通过向一等离子体系统通入一气体，所述气体可以为氧气、氯气、氢气、氩气、四氟化碳等。所述气体不限于上述列举气体，只要该气体可与该第一薄膜层33和第二薄膜层34发生反应即可。同时，所述第一薄膜层33和第二薄膜层34在刻蚀过程中全部同时被刻蚀。
当所述第一薄膜层33与第二薄膜层34保留完整结构时，该第一区域及第二区域的薄膜层可通过刻蚀等方法先去除掉，再刻蚀位于第三区域的第一薄膜层33与第二薄膜层34。在刻蚀第三区域的第一薄膜层33及第二薄膜层34的过程中，该第一薄膜层33、第二薄膜层34会同时被刻蚀。由于所述第一薄膜层33、第二薄膜层34重叠部分的厚度大于该第一薄膜层33的厚度，也大于该第二薄膜层34的厚度，在第一薄膜层33和第二薄膜层34的刻蚀速率相同的情况下，同时刻蚀第一薄膜层33及第二薄膜层34，在非重叠部分的第一薄膜层及第二薄膜层被刻蚀掉后，所述重叠部分仅部分被刻蚀，而仍未完全被刻蚀掉，则刻蚀得到的剩余的重叠部分结构即为纳米级微结构。该纳米级微结构的宽度即为重叠部分的宽度。在干法刻蚀的整个过程中，并没有设置专门的掩模，而只是单纯的刻蚀步骤，即可得到纳米级微结构。
进一步，上述刻蚀过程也可在去除条状掩模块321之前进行。具体地，当所述第一薄膜层33及第二薄膜层34沉积完成后，可直接通过干法刻蚀该第一薄膜层33及第二薄膜层34。可以理解，位于第一区域的第一薄膜层33及第二薄膜层34首先被刻蚀，第一区域的薄膜层被刻蚀掉后继续刻蚀第二区域的薄膜层、第三区域的薄膜层。
本发明提供的纳米微结构的制备方法，通过采用侧向沉积的方法得到纳米微结构，沉积过程中通过调节沉积过程参数即可实现纳米级微结构；侧向沉积方法能够精确定位制备，可选定任意位置制备纳米级微结构；该方法制备的纳米级微结构的宽度可根据需要进行调节。
请参阅图8，本发明第四实施例提供一种纳米带的制备方法，其包括以下步骤：
步骤S41，提供一基板41，在所述基板41的表面设置一半导体薄膜42，在所述半导体薄膜42的表面设置间隔的条状掩模块421，条状掩模块的厚度为H，相邻两条状掩模块的间隔距离为L；
步骤S42，以条状掩模块的延伸方向为旋转轴旋转该半导体薄膜42，使得该半导体薄膜42与水平方向夹角为θ1，且θ1&lt;tan-1(L/H)，沿竖直方向向设置有条状掩模块的半导体薄膜42沉积一第一薄膜层43，该第一薄膜层43的厚度为D；
步骤S43，将该半导体薄膜42旋转回至水平方向，以该旋转方向继续旋转该半导体薄膜42至该半导体薄膜42与水平方向夹角为θ2，且θ2&lt;tan-1[L/(H+D)]，沿竖直方向向设置有条状掩模块的半导体薄膜42表面沉积一第二薄膜层44，并使得0&lt;L-Htanθ1-(H+D)tanθ2&lt;10nm，则该第一薄膜层43与第二薄膜层44部分重叠；
步骤S44，去除条状掩模块421；
步骤S45，干法刻蚀所述第一薄膜层43及第二薄膜层44，从而得到一纳米级微结构45；
步骤S46，以所述纳米级微结构45为掩模刻蚀所述半导体薄膜42，得到一纳米带46。
在步骤S41中，所述半导体薄膜42为石墨烯、硫化钼等二维材料。所述半导体薄膜42可通过直接平铺、气相沉积等方法形成于所述基板41的表面。所述半导体薄膜42的厚度可根据需要进行设定。本实施例中，所述半导体薄膜42的材料为石墨烯。
所述步骤S42-S45与第三实施例中步骤S33-S36相同，目的是为了制备纳米级微结构。本实施例中，通过上述步骤得到的纳米级微结构45在后续制备纳米带的过程中可起到掩模的作用。同样地，设定该条状掩模块远离半导体薄膜的表面为第一区域，该条状掩模块的侧表面为第二区域，相邻条状掩模块之间暴露的半导体薄膜的表面为第三区域。
在步骤S46中，刻蚀所述半导体薄膜42的方法可继续采用步骤S45中刻蚀所述第一薄膜层43及第二薄膜层44的方法，上述刻蚀方法可实现刻蚀半导体薄膜42，但同时也会进一步刻蚀所述纳米级微结构45。因此，在刻蚀所述半导体薄膜42时，应保证在刻蚀掉该半导体薄膜42之前，该纳米级微结构45不会被全部刻蚀掉，以使得该纳米级微结构45起到掩模的作用，从而制备得到所述纳米带。
进一步，在刻蚀所述半导体薄膜42完成后，所述纳米级微结构45未被全部刻蚀掉，则可包括去除该纳米级微结构45的步骤。所述纳米级微结构45可采用湿法刻蚀去除。具体地，可将带有纳米级微结构45的结构置于盐酸溶液中，将该纳米级微结构45腐蚀去除。
另外，本领域技术人员还可在本发明精神内作其它变化，当然这些依据本发明精神所作的变化，都应包含在本发明所要求保护的范围内。

Claims (10)

1.一种纳米级沟道的制备方法，其包括以下步骤：
提供一基板，在所述基板的表面设置一光刻胶掩模层，该光刻胶掩模层的厚度为H；
对该光刻胶掩模层曝光和显影得到一图案化掩模层，该图案化掩模层包括多个平行且间隔设置的条状掩模块，相邻条状掩模块的间隔距离为L，设定该图案化掩模层远离基板的表面为第一区域，该图案化掩模层相对于该光刻胶掩模层增加的表面为第二区域，相邻条状掩模块之间暴露的基板的表面为第三区域；
向设置有条状掩模块的基板表面沉积一第一薄膜层，该第一薄模层的厚度为D，并使得沉积方向与条状掩模块的厚度方向夹角为θ1，且θ1&lt;tan-1(L/H)；
改变沉积方向，向设置有条状掩模块的基板表面沉积一第二薄膜层，使得沉积方向与条状掩模块的厚度方向夹角为θ2，θ2&lt;tan-1[L/(H+D)]，且所述第一薄膜层和第二薄膜层覆盖整个第二区域，并使得0&lt;Htanθ1+(H+D)tanθ2-L&lt;10nm，则该第一薄膜层与第二薄膜层在第三区域内的间隔区域为纳米级沟道。
2.如权利要求1所述的纳米级沟道的制备方法，其特征在于，所述光刻胶掩模层的厚度为H为200纳米-400纳米。
3.如权利要求1所述的纳米级沟道的制备方法，其特征在于，相邻条状掩模块的间隔距离L为200纳米-450纳米。
4.如权利要求1所述的纳米级沟道的制备方法，其特征在于，所述沉积方向与条状掩模块的厚度方向夹角θ1的范围为θ1≤45°。
5.如权利要求1所述的纳米级沟道的制备方法，其特征在于，所述第一薄膜层的厚度D的范围为D&lt;40纳米。
6.如权利要求1所述的纳米级沟道的制备方法，其特征在于，所述沉积方向与条状掩模块的厚度方向夹角θ2的范围为θ2≤45°。
7.如权利要求1所述的纳米级沟道的制备方法，其特征在于，该条状掩模块的延伸方向与沉积方向垂直。
8.一种纳米级沟道的制备方法，其包括以下步骤：
提供一基板，在所述基板的表面设置一光刻胶掩模层，该光刻胶掩模层的厚度为H；
对该光刻胶掩模层曝光、显影得到一图案化掩模层，该图案化掩模层包括多个平行且间隔设置的条状掩模块，相邻条状掩模块的间隔距离为L，设定该图案化掩模层远离基板的表面为第一区域，该图案化掩模层相对于该光刻胶掩模层增加的表面为第二区域，相邻条状掩模块之间暴露的基板的表面为第三区域；
以条状的条状掩模块的延伸方向为旋转轴旋转所述基板，使得该基板与水平方向夹角为θ1，且θ1&lt;tan-1(L/H)，沿竖直方向向设置有条状掩模块的基板表面沉积一第一薄膜层，该第一掩模层的厚度为D；
将该基板旋转回至水平方向，以该旋转方向继续旋转基板至该基板与水平方向夹角为θ2，且θ2&lt;tan-1[L/(H+D)]，沿竖直方向向设置有条状掩模块的基板表面沉积一第二薄膜层，并使得0&lt;Htanθ1+(H+D)tanθ2-L&lt;10nm，则该第一薄膜层与第二薄膜层在第三区域内的间隔区域为纳米级沟道。
9.如权利要求8所述的纳米级沟道的制备方法，其特征在于，所述第一薄膜层和第二薄膜层是通过竖直向上沉积于所述基板表面形成。
10.如权利要求8所述的纳米级沟道的制备方法，其特征在于，所述第一薄膜层和第二薄膜层是通过竖直向下沉积于所述基板表面形成。
CN201710476081.6A 2017-06-21 2017-06-21 纳米级沟道的制备方法 Active CN109103075B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710476081.6A CN109103075B (zh) 2017-06-21 2017-06-21 纳米级沟道的制备方法
TW106121856A TWI668186B (zh) 2017-06-21 2017-06-29 奈米級溝道的製備方法
US16/008,211 US10622209B2 (en) 2017-06-21 2018-06-14 Method for making nanoscale channels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710476081.6A CN109103075B (zh) 2017-06-21 2017-06-21 纳米级沟道的制备方法

Publications (2)

Publication Number Publication Date
CN109103075A true CN109103075A (zh) 2018-12-28
CN109103075B CN109103075B (zh) 2020-12-04

Family

ID=64693500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710476081.6A Active CN109103075B (zh) 2017-06-21 2017-06-21 纳米级沟道的制备方法

Country Status (3)

Country Link
US (1) US10622209B2 (zh)
CN (1) CN109103075B (zh)
TW (1) TWI668186B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627809A (zh) * 2019-02-28 2020-09-04 东京毅力科创株式会社 基片处理方法和基片处理装置
CN111994867A (zh) * 2020-08-02 2020-11-27 南京大学 一种基于悬空掩模和生长薄膜法制备大面积可控纳米沟道的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12272559B2 (en) 2021-06-02 2025-04-08 Tokyo Electron Limited Oblique deposition and etch processes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124146A (en) * 1998-05-15 2000-09-26 Motorola, Inc. Resistless device fabrication method
WO2006131838A3 (en) * 2005-06-06 2007-02-22 Koninkl Philips Electronics Nv Method for manufacturing a crossbar circuit device
CN102691031A (zh) * 2011-03-24 2012-09-26 三星移动显示器株式会社 沉积掩模
US20130316536A1 (en) * 2012-05-22 2013-11-28 Kabushiki Kaisha Toshiba Semiconductor manufacturing device and semiconductor device manufacturing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070122749A1 (en) * 2005-11-30 2007-05-31 Fu Peng F Method of nanopatterning, a resist film for use therein, and an article including the resist film
JP2008060312A (ja) * 2006-08-31 2008-03-13 Sanyo Electric Co Ltd 電界効果型トランジスタおよびその製造方法
US7999160B2 (en) * 2007-03-23 2011-08-16 International Business Machines Corporation Orienting, positioning, and forming nanoscale structures
US7501348B2 (en) * 2007-04-10 2009-03-10 National Chiao Tung University Method for forming a semiconductor structure having nanometer line-width
US8709267B2 (en) * 2011-07-21 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning method using tilt-angle deposition
CN103359719B (zh) * 2012-04-05 2015-01-21 清华大学 石墨烯纳米窄带的制备方法
CN102637561B (zh) * 2012-04-21 2015-04-15 福州大学 一种纳米间隙均匀可控的表面传导电子发射源的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124146A (en) * 1998-05-15 2000-09-26 Motorola, Inc. Resistless device fabrication method
WO2006131838A3 (en) * 2005-06-06 2007-02-22 Koninkl Philips Electronics Nv Method for manufacturing a crossbar circuit device
CN102691031A (zh) * 2011-03-24 2012-09-26 三星移动显示器株式会社 沉积掩模
US20130316536A1 (en) * 2012-05-22 2013-11-28 Kabushiki Kaisha Toshiba Semiconductor manufacturing device and semiconductor device manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627809A (zh) * 2019-02-28 2020-09-04 东京毅力科创株式会社 基片处理方法和基片处理装置
CN111627809B (zh) * 2019-02-28 2024-03-22 东京毅力科创株式会社 基片处理方法和基片处理装置
CN111994867A (zh) * 2020-08-02 2020-11-27 南京大学 一种基于悬空掩模和生长薄膜法制备大面积可控纳米沟道的方法

Also Published As

Publication number Publication date
TWI668186B (zh) 2019-08-11
CN109103075B (zh) 2020-12-04
TW201904863A (zh) 2019-02-01
US10622209B2 (en) 2020-04-14
US20180374701A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
US7736954B2 (en) Methods for nanoscale feature imprint molding
US7501348B2 (en) Method for forming a semiconductor structure having nanometer line-width
CN109103075A (zh) 纳米级沟道的制备方法
CN109103100A (zh) 薄膜晶体管的制备方法
US8829436B2 (en) Phase plate and method of fabricating same
CN109103101A (zh) 纳米微结构的制备方法
CN109103090A (zh) 纳米带的制备方法
US20100078855A1 (en) Methods for fabricating large area nanoimprint molds
TWI714665B (zh) 將涉及定向自組裝製程的基板圖案化的方法
CN108735581A (zh) 纳米级沟道的制备方法
JP2006128438A (ja) ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子
KR101120940B1 (ko) 나노와이어를 이용한 고분자 나노 유체 채널의 제조 방법
JP4967616B2 (ja) 多段階段状素子並びにモールドの製造方法
CN109727858A (zh) 定向自组装模板转移方法
CN108735818A (zh) 薄膜晶体管的制备方法
JP5915027B2 (ja) パターン成形用構造体および微細パターン形成方法
CN106904571A (zh) 一种纳米尺度缝隙的制备方法
Vazquez-Mena et al. Stencil lithography
KR101098560B1 (ko) 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자
KR20090068005A (ko) 양극산화를 이용한 패턴 형성방법
US10563306B2 (en) Production method for a layer structure and layer structure
JP2003017353A (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
Barlage Wafer scale aligned sub-25nm metal nanowires on Silicon (110) using PEDAL lift-off process
KR20080082757A (ko) 반도체소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant