[go: up one dir, main page]

CN109075138A - 分离和封装的方法 - Google Patents

分离和封装的方法 Download PDF

Info

Publication number
CN109075138A
CN109075138A CN201780026470.7A CN201780026470A CN109075138A CN 109075138 A CN109075138 A CN 109075138A CN 201780026470 A CN201780026470 A CN 201780026470A CN 109075138 A CN109075138 A CN 109075138A
Authority
CN
China
Prior art keywords
substrate
wafer
scribe line
cover
scribing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780026470.7A
Other languages
English (en)
Inventor
戴维·奥维鲁特斯基
哈吉特·格什滕曼-阿维斯
亚历山大·费尔德曼
安德雷·格林曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trinidad Fryer Co ltd
Original Assignee
Flir Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flir Systems Inc filed Critical Flir Systems Inc
Publication of CN109075138A publication Critical patent/CN109075138A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10P54/00—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H10P72/7402—
    • H10W72/0198—
    • H10W72/90—
    • H10W76/12—
    • H10W95/00—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

一种分离方法包括在基板的第一侧划刻第一划线、在基板的第二侧划刻第二划线，第一侧和第二侧彼此背对，第二划线大致上平行于第一划线，并且同时在第一划线和第二划线处分开基板。

Description

分离和封装的方法
相关申请的交叉引用
本申请要求2016年4月29日在美国专利商标局提交的名称为“分离和封装的方法(Methods for Singulation and Packaging)”的未决美国临时申请No.62/329,584的优先权，该美国临时申请的全部内容和所有目的通过引用并入本文。
技术领域
本发明的示例性实施例涉及分离和封装的方法。
背景技术
例如半导体器件制造、MEMS(微机电系统)器件制造、光学器件制造等器件制造工艺可以在晶圆或主基板上制造多个器件，然后晶圆或主基板可以被分离成各单元并被封装。可以以多种方式执行分离和封装，并且分离和封装可以包括重叠或交替的操作，而不是仅按顺序操作。
发明内容
本发明涉及一种分离方法，包括：在基板的第一侧划刻第一划线、在基板的第二侧划刻第二划线，第一侧和第二侧彼此背对，第二划线大致上平行于第一划线，并且同时在第一划线和第二划线处分开基板。
划刻步骤可以使用在隐形分割操作中照射在基板上的激光。
基板可以包括堆叠布置的第一和第二基板，第一划线形成在第一基板中，并且第二划线形成在第二基板中。
第一和第二划线可以彼此偏移。
第一划线可以不分开第二基板。
第二划线可以不分开第一基板。
该方法还可以包括在基板的第二侧划刻第三划线，第三划线大致上平行于第一划线，第二划线和第三划线间隔开。第二划线和第三划线可以形成第二基板的未附接到第一基板的部分的边缘。
第一基板可以包括至少一个电路结构，而第二基板可以形成用于至少一个电路结构的封盖。
该方法还可以包括：将分割带附接到第一晶圆，在形成第二划线之后使分割带扩展。本发明还涉及由具有多个器件的基板制造并且根据实施例的方法分离的器件。该器件可以包括电路晶片部分和封盖晶片部分，并且电路晶片部分的至少一个侧表面和封盖晶片部分的至少一个侧表面可以具有沿纵向延伸的棱部。
本发明还涉及一种制造器件的方法，该方法包括：提供具有多个器件的第一晶圆，提供具有限定多个封盖的封盖图案的第二晶圆，使用斜面分割刀去除第二晶圆的表面的与封盖图案中的封盖边缘对应的部分，使得封盖具有与第二基板成一角度的至少一个侧壁，该角度大于0度且小于90度，并且将第一晶圆和第二晶圆附接在一起使得封盖覆盖器件。
在去除第二晶圆的表面的与封盖边缘对应的部分期间，分割刀可以不完全穿透第二基板。
该方法还可以包括沿着第二晶圆的表面的被去除部分划刻划线。
划刻可以使用在隐形分割操作中照射在第二基板上的激光。
本发明还涉及一种器件封装件，器件封装件包括：基板上的器件，基板具有包括至少一个键合焊盘的键合焊盘区域；以及附接到基板的封盖，封盖覆盖器件，封盖使键合焊盘区域露出，封盖具有与基板成一角度延伸的侧壁，该角度大于0度且小于90度。
附图说明
通过参考附图详细描述示例性实施例，对于本领域技术人员而言特征将变得显而易见，在附图中：
图1A示出了具有蚀刻封盖图案的封盖晶圆的剖切图。
图1B放大示出了图1A的一部分。
图2A示出了封盖晶圆和电路晶圆的键合的剖切图。
图2B放大示出了图2B的一部分。
图3A示出了安装在电路晶圆上的分割带以及激光划线的封盖晶圆的剖切图。
图3B放大示出了图3B的一部分。
图4示出了在被划刻的封盖晶圆上重新安装分割带以及激光划线的电路晶圆的剖切图。
图5示出了分割带的使晶片分开的扩展的剖切图。
图6示出了分离后的扩展WLP的实例的剖切图。
图7A示出了分离之后的单个封装件的实例的剖切图，而图7B示出了由隐形分割工艺产生的脊部。
图8示出了具有带笔直边缘的封盖的被分离的封装件。
图9示出了具有带缓和边缘的封盖的被分离的封装件。
图10示出了具有蚀刻封盖图案和斜面切口的封盖晶圆的放大剖切图。
图11示出了根据实施例的分离工艺的流程图。
图12示出了隐形分割导致沿着成角度的平面的缺陷。
具体实施方式
现在将在下文中参考附图更全面地描述示例性实施例。然而，这些实施例可以以不同的形式实现，并且不应该被解释为限于本文描述的实施例。相反，提供这些实施例是为了使本公开全面和完整，并且将示例性实施例的范围完全传达给本领域的技术人员。相同的附图标记始终表示相同的元件。
根据示例性实施例，分离工艺流程使用两个对准的后到前激光划线步骤且使用单次扩展，该单次扩展同时分离晶圆级封装件(WLP)晶圆叠层的封盖(lid)和电路键合基板。
制造工艺可以在晶圆上形成多个传感器。通常的分离工艺可以包括划片分割工艺，以将封盖晶圆分离成传感器区域上方的独立的帽或封盖。这种工艺可能导致例如约25％的显著产率损失。例如，分割刀在芯片(传感器或具有传感器的芯片)的键合焊盘区域上方行进时可能轰击具有例如硅碎片等晶圆碎片和封盖芯片的表面，这可能损坏电子电路。
将结合图1至图7以及图11所述的流程图描述根据实施例的分离工艺。
图1A示出了具有蚀刻封盖图案的封盖晶圆的剖切图。图1B放大示出了图1A的一部分。
参考图1A和1B，可以将封盖晶圆制备成被包含在WLP晶圆叠层中。例如通过蚀刻法，封盖晶圆内可以具有多个图案化的封盖(或帽)。蚀刻法可以形成将电路晶圆的区域封闭起来的凹槽，例如，覆盖各个传感器、电路等的凹槽。例如，参考图2A，当WLP中封盖晶圆与电路晶圆组合起来时，图2A中的上表面上的矩形区域可以面向内，即面向各个传感器、电路等。
图2A示出了封盖晶圆和电路晶圆的键合的剖切图。图2B放大示出了图2A的一部分。
参考图2A和2B和图11中的操作o100，可以将封盖晶圆键合到电路晶圆。电路晶圆可包括多个传感器。电路晶圆可以是例如微测辐射热计(microbolometer)电路晶圆。
图3A示出了安装在电路晶圆上的分割带和激光划线的封盖晶圆的剖切图。图3B放大示出了图3A的一部分。
参考图3A和3B和图11中的操作o200，可以将分割带安装在堆叠晶圆的电路晶圆上。可以进行激光划刻操作以划刻封盖晶圆(图11中的操作o300)。例如，封盖晶圆可以是硅晶圆，并且激光可以聚焦在硅晶圆内部以划刻晶圆。激光器可以是例如近红外波长激光器。激光划刻操作可以是隐形激光划刻或隐形分割。隐形分割可以使用美国专利No.8,268,704中所述的方法进行，该美国专利通过引用并入本文。通过隐形分割形成的划线可以是裂口，该裂口可以随后在分割带扩展操作中扩展。在实施方式中，对封盖晶圆的激光划刻步骤划刻了封盖晶圆而不划刻电路晶圆。
图4示出了在被划刻的封盖晶圆上重新安装分割带以及激光划刻的电路晶圆的剖切图。图5示出了分割带扩展以使晶片分开的剖切图。
参考图4和图5，可以从电路晶圆移除分割带(图11中的操作o400)，并且可以将分割带附接到封盖晶圆(图11中的操作o500)。然后可以执行激光划刻操作以划刻电路晶圆(图11中的操作o600)。在电路晶圆上进行激光划刻操作。在本示例性实施例中，如图5中更详细地示出的那样，电路晶圆上的激光划刻操作对应于封盖晶圆上的激光划刻操作与封装件对准。在实施方式中，激光划刻可以包括两个对准的后到前激光划刻。在实施方式中，对封盖晶圆的激光划刻步骤划刻了封盖晶圆而不划刻电路晶圆。在实施方式中，封盖晶圆上的划线可以偏离电路晶圆上的划线。例如，在被分离的封装件中，封盖晶圆的封盖部分与电路晶圆的相应电路部分相比可以具有不同的长度和/或宽度尺寸(在平面图中)。在实施方式中，激光划线器可以在叠层的封盖侧穿过两次，使得在封盖部分之间留下封盖晶圆的残余件。在实施方式中，被分离的封装件的封盖部分与附接的电路部分相比可以具有更短的长度和/或宽度，从而可以使电路部分的面向封盖方向的表面露出。在电路部分的露出表面上可以具有键合焊盘。
在电路晶圆上进行激光划刻操作之后，可以扩展封盖晶圆上的分割带(由图5中的箭头示出)(图11中的操作o700)。可以执行单次扩展，以同时分离WLP晶圆叠层的封盖和电路基板，从而将WLP分开成独立的封装晶片。
图6示出了在分离之后的扩展WLP的实例的剖切图。图7A示出了在分离后的单个封装件的实例的剖切图。
参考图6，封盖晶圆的封盖部分形成为与电路晶圆的相应电路部分相比具有不同的宽度尺寸。此外，激光划线器在叠层的封盖侧上的两次穿过形成封盖部分之间的封盖残余件。在图7A所示的实例中，封盖晶圆形成为与电路晶圆的相应电路部分相比具有不同的长度和宽度尺寸。
如上所述，可以在不使用划片(分割刀)的情况下将WLP的晶圆叠层分离成独立的封装晶片。隐形分割工艺可以提供具有边缘的晶片，该边缘表现为具有独特结构的线或棱部(ridge)，线或棱部具有与激光穿过次数相关的间距(参见图7A和图7B中的横向延伸的棱部)。这些线或棱部是可检测的并且容易与由划片分割产生的例如博世蚀刻贝壳纹或磨削表面光洁度区分开。
根据另一示例性实施例，独立的封装晶片可以包括具有一个或多个缓和壁的封盖(或帽)。在实施方式中，可以通过以一角度或斜度形成壁来缓和封盖的一个或多个壁，使得壁随着远离露出的键合焊盘而朝向封装件的中心倾斜。
在示例性实施例中，可以形成用于WLP的封盖晶圆中的封盖图案，使得封盖图案中的各个相应封盖的一个或多个侧壁与封盖晶圆的主表面成角度。
在实施方式中，可以使用斜面分割刀(或斜面切口划片)来形成如下封盖图案：在封盖图案中每个相应封盖的一个或多个侧壁成角度。
图8示出了具有带笔直边缘的封盖的被分离的封装件。图9示出了具有带缓和边缘的封盖的被分离的封装件。
图8所示的封装件包括具有笔直边缘(即，与电路晶片的主表面垂直或正交的边缘)的封盖。封盖的尺寸小于相应的电路晶片，使得键合焊盘从封盖露出。当使用毛细管键合来连接键合焊盘时，封盖的尺寸减小，以便提供足以进行毛细管键合操作的露出的键合焊盘区域。因此，该结构可以在键合焊盘与帽的边缘之间具有显著的空间或余地，以提供引线键合毛细管的自由进入。
图9所示的封装件具有带有缓和边缘的封盖，这里，缓和边缘为成角度的边缘使得封盖具有金字塔形状。成角度的边缘可以在封盖的顶部提供足够的缓和，以进行毛细管键合操作，且与此同时覆盖电路晶片的更多部分。上述角度(相对于电路晶圆的露出表面来确定)可以大于0度且小于90度，例如为约15度、约30度、约45度或约60度。在封盖边缘被缓和的封装件中，与图8所示的笔直壁封装件(相对于电路晶圆的露出表面具有90度壁)相比，由封盖封闭的电路晶片的区域可以更大。露出在封盖之外的电路晶片可以在封盖的至少一侧上形成平面区域。例如，电路晶片的平面区域可以在金字塔形封盖的四侧露出。
在实施例中，可以在WLP的晶圆叠层的封盖晶圆上使用斜面分割刀来形成图9所示的封装件，使得分割刀的斜面形成封盖的成角度的边缘。
如上所述，被分离的封装件可具有带有斜壁(tapered wall)的封盖。壁的斜角(taper angle)可以大于引线键合毛细管的斜角。斜壁可以允许减小为引线键合提供的在键合焊盘与帽的边缘之间的空间余地。
图10示出了具有蚀刻封盖图案和斜面切口的封盖晶圆的放大剖切图。
在实施方式中，如上结合图1A至图7所述的隐形分割可以与结合图9所述的斜面分割刀的使用相组合。例如，参考图10，斜面分割刀可以用于部分地形成封盖侧壁，即，形成封盖侧壁的成角度区域。随后，可以使用隐形分割来从WLP分离出封装件，封盖晶圆的隐形分割形成封盖侧壁的剩余部分。
此外，为了消除对斜面分割刀的需求，如图12所示，可以通过对隐形分割系统进行重新编程来使封盖侧壁成角度，以沿着硅内的成角度平面定位激光导致的缺陷。这种在硅内隐形分割成角度的平面的方式可以用于在为引线键合提供足够的空间的同时，在单个工艺步骤中分离封盖晶圆。
本文已经公开了示例性实施例，并且虽然采用了特定术语，但是这些特定术语仅以一般性和描述性意义来使用和解释，而不是出于限制的目的。在一些情况下，除非另外特别指出，如本领域的技术人员在提交本申请时显而易见的是，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员应理解的是，在不脱离所附权利要求中所述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (22)

1.一种分离方法，包括：
在基板的第一侧划刻第一划线；
在所述基板的第二侧划刻第二划线，所述第一侧和所述第二侧彼此背对，所述第二划线实质上平行于所述第一划线；以及
同时在所述第一划线和所述第二划线处分开所述基板。
2.根据权利要求1所述的方法，其中，划刻步骤使用在隐形分割操作中照射在所述基板上的激光。
3.根据权利要求1所述的方法，其中，所述基板包括堆叠布置的第一基板和第二基板，所述第一划线形成在所述第一基板中，并且所述第二划线形成在所述第二基板中。
4.根据权利要求3所述的方法，其中，所述第一划线和所述第二划线彼此偏移。
5.根据权利要求3所述的方法，其中，所述第一划线不分开所述第二基板。
6.根据权利要求5所述的方法，其中，所述第二划线不分开所述第一基板。
7.根据权利要求3所述的方法，还包括：在所述基板的所述第二侧划刻第三划线，所述第三划线实质上平行于所述第一划线，所述第二划线和所述第三划线间隔开，其中，所述第二划线和所述第三划线形成所述第二基板的未附接到所述第一基板的部分的边缘。
8.根据权利要求3所述的方法，其中，所述第一基板包括至少一个电路结构，并且所述第二基板形成用于所述至少一个电路结构的封盖。
9.根据权利要求3所述的方法，还包括：将分割带附接到所述第一晶圆，在形成所述第二划线之后，使所述分割带扩展。
10.根据权利要求1所述的方法，其中，在所述第一划线和所述第二划线处分开所述基板的步骤提供具有成角度的侧壁的被分离的晶片，所述被分离的晶片的边缘与所述被分离的晶片的表面形成大于0度且小于90度的角度。
11.一种由具有多个器件的基板制造并且根据权利要求1所述的方法分离的器件。
12.根据权利要求11所述的器件，其中，所述器件包括电路晶片部分和封盖晶片部分，并且所述电路晶片部分的至少一个侧表面和所述封盖晶片部分的至少一个侧表面具有沿纵向延伸的棱部。
13.一种制造器件的方法，所述方法包括：
提供具有多个器件的第一晶圆；
提供具有限定多个封盖的封盖图案的第二晶圆；
使用斜面分割刀去除所述第二晶圆的表面的与所述封盖图案中的封盖边缘对应的部分，使得所述封盖具有与所述第二基板成一角度的至少一个侧壁，所述角度大于0度且小于90度；以及
将所述第一晶圆和所述第二晶圆附接在一起使得所述封盖覆盖所述器件。
14.根据权利要求13所述的方法，其中，在去除所述第二晶圆的所述表面的与所述封盖边缘对应的部分期间，所述斜面分割刀不完全穿透所述第二基板。
15.根据权利要求14所述的方法，还包括：沿着所述第二晶圆的所述表面的被去除部分划刻划线。
16.根据权利要求15所述的方法，其中，所述划刻步骤使用在隐形分割操作中照射在所述第二基板上的激光。
17.一种根据权利要求13所述的方法制造的器件。
18.一种器件封装件，包括：
基板上的器件，所述基板具有包括至少一个键合焊盘的键合焊盘区域；以及
附接到所述基板的封盖，所述封盖覆盖所述器件，所述封盖使所述键合焊盘区域露出，所述封盖具有与所述基板成一角度延伸的侧壁，所述角度大于0度且小于90度。
19.一种制造器件的方法，所述方法包括：
提供具有多个器件的第一晶圆；
提供具有限定多个封盖的封盖图案的第二晶圆；
将所述第一晶圆和所述第二晶圆附接在一起，使得所述封盖覆盖所述器件；以及
分离所述第二晶圆，使得所述封盖具有与所述第二晶圆的主表面成一角度的至少一个成角度的侧壁，所述角度大于0度且小于90度。
20.根据权利要求19所述的方法，还包括：沿着所述第二晶圆的表面的被去除部分划刻划线，以形成所述成角度的侧壁。
21.根据权利要求20所述的方法，其中，所述划刻步骤使用在隐形分割操作中照射在所述第二基板上的激光。
22.一种根据权利要求19所述的方法制造的器件。
CN201780026470.7A 2016-04-29 2017-04-28 分离和封装的方法 Pending CN109075138A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662329584P 2016-04-29 2016-04-29
US62/329,584 2016-04-29
PCT/US2017/030215 WO2017190060A1 (en) 2016-04-29 2017-04-28 Methods for singulation and packaging

Publications (1)

Publication Number Publication Date
CN109075138A true CN109075138A (zh) 2018-12-21

Family

ID=60161133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780026470.7A Pending CN109075138A (zh) 2016-04-29 2017-04-28 分离和封装的方法

Country Status (3)

Country Link
US (1) US10818550B2 (zh)
CN (1) CN109075138A (zh)
WO (1) WO2017190060A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12345862B2 (en) 2021-10-29 2025-07-01 Teledyne Flir Commercial Systems, Inc. Wide field of view imaging systems and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050070075A1 (en) * 2003-09-26 2005-03-31 Yusuke Nagai Laser beam processing method and laser beam machine
US20070190691A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level chip packaging
US20070207594A1 (en) * 2006-03-03 2007-09-06 Denso Corporation Chip and method for dicing wafer into chips
US20150279739A1 (en) * 2014-03-26 2015-10-01 Wei-Sheng Lei Dicing processes for thin wafers with bumps on wafer backside
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1579971B1 (en) * 2002-11-22 2011-10-05 Mitsuboshi Diamond Industrial Co., Ltd. Method for dividing a substrate and a panel production method
US7422962B2 (en) 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
KR100784498B1 (ko) * 2006-05-30 2007-12-11 삼성전자주식회사 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지
US7674646B2 (en) * 2006-11-07 2010-03-09 Freescale Semiconductor, Inc. Three dimensional integrated passive device and method of fabrication
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP2011146552A (ja) * 2010-01-15 2011-07-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
WO2012144433A1 (ja) * 2011-04-20 2012-10-26 シャープ株式会社 表示装置の製造方法、液晶表示装置の製造方法、及び液晶表示装置
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US20150001741A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Including a Beveled Edge
KR102231083B1 (ko) * 2013-07-22 2021-03-23 루미리즈 홀딩 비.브이. 기판 웨이퍼 상에 형성된 발광 디바이스들을 분리시키는 방법
US9418894B2 (en) * 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
US9601437B2 (en) * 2014-09-09 2017-03-21 Nxp B.V. Plasma etching and stealth dicing laser process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050070075A1 (en) * 2003-09-26 2005-03-31 Yusuke Nagai Laser beam processing method and laser beam machine
US20070190691A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level chip packaging
US20070207594A1 (en) * 2006-03-03 2007-09-06 Denso Corporation Chip and method for dicing wafer into chips
US20150279739A1 (en) * 2014-03-26 2015-10-01 Wei-Sheng Lei Dicing processes for thin wafers with bumps on wafer backside
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser

Also Published As

Publication number Publication date
WO2017190060A1 (en) 2017-11-02
US10818550B2 (en) 2020-10-27
US20190148232A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
CN102915966B (zh) 用于堆叠裸片组合件的经重组晶片的激光辅助式分裂
CN105405806B (zh) 等离子蚀刻和隐形切片激光工艺
CN101071790A (zh) 半导体衬底和半导体器件以及该半导体器件的制造方法
JP2009099681A (ja) 基板の個片化方法
JP5819605B2 (ja) 基板の分割方法
US7026189B2 (en) Wafer packaging and singulation method
CN111211252A (zh) 剥离母保护膜的方法、有机发光显示设备及其制造方法
US8030180B2 (en) Method of manufacturing a semiconductor device
CN108630601B (zh) 半导体装置的制造方法
WO2022188445A1 (zh) 芯片封装结构及其制造方法
CN107634032A (zh) 晶片及晶片制造方法
JP2012186309A (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
JP6841214B2 (ja) 発光素子の製造方法
CN109075138A (zh) 分离和封装的方法
US20150232323A1 (en) Method for producing a micromechanical component, and micromechanical component
JP6667540B2 (ja) 複数の半導体チップの製造方法、および半導体チップ
KR20100010841A (ko) 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩
JP2010213144A (ja) 弾性表面波デバイスの製造方法
TWI525763B (zh) 晶片封裝體及其形成方法
JP5446107B2 (ja) 素子ウェハおよび素子ウェハの製造方法
JP6625386B2 (ja) 半導体装置および半導体装置の製造方法
JP2016184068A5 (zh)
WO2018210065A1 (zh) 封装面板、器件封装结构及其制备方法
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
CN204857717U (zh) 晶圆结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221230

Address after: California, USA

Applicant after: Trinidad fryer Co.,Ltd.

Address before: Ore

Applicant before: FLIR SYSTEMS, Inc.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20181221

RJ01 Rejection of invention patent application after publication