[go: up one dir, main page]

CN109037031B - 一种掺镍氧化铜薄膜晶体管及制备方法 - Google Patents

一种掺镍氧化铜薄膜晶体管及制备方法 Download PDF

Info

Publication number
CN109037031B
CN109037031B CN201810754806.8A CN201810754806A CN109037031B CN 109037031 B CN109037031 B CN 109037031B CN 201810754806 A CN201810754806 A CN 201810754806A CN 109037031 B CN109037031 B CN 109037031B
Authority
CN
China
Prior art keywords
nickel
copper oxide
thin film
doped
doped copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810754806.8A
Other languages
English (en)
Other versions
CN109037031A (zh
Inventor
李文武
杨宇
杨佳燕
胡志高
褚君浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
East China Normal University
Original Assignee
East China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by East China Normal University filed Critical East China Normal University
Priority to CN201810754806.8A priority Critical patent/CN109037031B/zh
Publication of CN109037031A publication Critical patent/CN109037031A/zh
Application granted granted Critical
Publication of CN109037031B publication Critical patent/CN109037031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P14/2905—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/265—
    • H10P14/3434—
    • H10P14/3448—

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种掺镍氧化铜薄膜晶体管及制备方法，本发明通过制备前驱体溶液、将前驱体溶液旋涂在重掺杂硅片上形成掺镍氧化铜薄膜、利用掩膜版在掺镍氧化铜薄膜上制备金属源及漏电极，完成背栅结构晶体管即p型薄膜晶体管的制备。本发明背栅结构晶体管的性能较氧化铜薄膜晶体管的性能有明显提升。本发明制备的掺镍氧化铜薄膜具有薄膜质量高，载流子散射降低，空穴传输能力高，空穴的散射少的优点，使薄膜与介电层以及电极的接触界面质量得以提高，从而达到提高薄膜晶体管的迁移率的目的。

Description

一种掺镍氧化铜薄膜晶体管及制备方法
技术领域
本发明涉及溶液法制备薄膜晶体管技术领域，尤其是一种掺镍氧化铜薄膜晶体管的制备方法。
背景技术
薄膜晶体管（Thin Film Transistor, TFT）是平板显示的核心器件，其每一个像素都依赖TFT进行开关和驱动。根据TFT有源层半导体材料的不同，当前主流的TFT技术分为氢化非晶硅TFT、低温多晶硅TFT和非晶氧化物TFT。其中，氧化物TFT以其迁移率较高、大面积均匀性较好、制备工艺温度较低等诸多优势被认为最有可能应用于下一代平板显示中。
另一方面，CMOS结构是集成电路中重要的电路结构，CMOS结构是由n型和p型器件构成互补型的器件结构，因此需要研制能够满足应用需求的高性能n型和p型半导体器件。目前n型金属氧化物薄膜晶体管的制备工艺已经较为成熟，迁移率和开关比等器件性能较高。但是，以空穴作为载流子的p型金属氧化物薄膜晶体管的迁移率等参数，相对于以电子作为载流子的n型金属氧化物晶体管仍然比较低。受材料稳定性和工艺复杂度的影响，目前仍难以制备得到高质量的p型金属氧化物薄膜。为了能够实现CMOS结构在集成电路中的实际应用，需要继续研制高迁移率的p型金属氧化物薄膜晶体管。因此，研制高质量稳定的p型半导体材料有望解决这一难题。
发明内容
本发明的目的是针对现有技术的不足而提供的一种掺镍氧化铜薄膜晶体管的制备方法，本发明通过制备前驱体溶液、将前驱体溶液旋涂在重掺杂硅片上形成掺镍氧化铜薄膜、利用掩膜版在掺镍氧化铜薄膜上制备金属源及漏电极，完成背栅结构晶体管即p型薄膜晶体管的制备。本发明背栅结构晶体管的性能较氧化铜薄膜晶体管的性能有明显提升。本发明制备的掺镍氧化铜薄膜具有薄膜质量高，载流子散射降低，空穴传输能力高，空穴的散射少的优点，使薄膜与介电层以及电极的接触界面质量得以提高，从而达到提高薄膜晶体管的迁移率的目的。
实现本发明目的的具体技术方案是：
步骤1：制备掺镍氧化铜薄膜的前驱体溶液
选取丙三醇和去离子水，按体积比为1:1-4配置混合溶液，然后取硝酸镍和硝酸铜按摩尔比为1-5:999-95溶于混合溶液中，配置0.1 mol/L浓度的前驱体溶液，通过磁力搅拌6-12小时；得到掺镍氧化铜薄膜的前驱体溶液；
步骤2：制备掺镍氧化铜薄膜
选取重掺杂硅片，依次用丙酮清洗，时间为10-20分钟；用去离子水清洗，时间为10-20分钟；用乙醇清洗，时间为10-20分钟；放置于退火炉中退火处理，预热时间为10～20分钟，预热温度为400-600 ℃；
将步骤1制备的前驱体溶液旋涂在重掺杂硅片上，然后，放置于退火炉中固胶处理，温度为100-200℃；时间为2-4小时；放置于退火炉中退火处理，温度为 300-400℃；时间为0.5-1小时；制得厚度为20-60纳米的掺镍氧化铜薄膜；
步骤3：制备掺镍氧化铜薄膜晶体管
用掩膜版在掺镍氧化铜薄膜上制备金属源及漏电极，厚度为30-40纳米；制得所述掺镍氧化铜薄膜晶体管；其中：
所述选取的重掺杂硅片上附有厚度为100纳米的二氧化硅，且二氧化硅构成所述掺镍氧化铜薄膜晶体管的介电层。
所述前驱体溶液旋涂在重掺杂硅片上，其旋涂过程如下：将重掺杂硅片放置于旋涂仪上，将步骤1制备的前驱体溶液滴于重掺杂硅片的二氧化硅层上；启动旋涂仪，旋涂仪的转速为3000-5000转/秒；旋涂时间为20-30秒。
所述制备金属源及漏电极的过程如下：选用金属金或金属镍在掩膜版上制作金属源及漏电极图案，将掩膜版覆盖在步骤2制备的掺镍氧化铜薄膜上，然后放进真空热蒸发设备中（热蒸发条件），将电极图案蒸镀到掺镍氧化铜薄膜上，形成金属源及漏电极。
一种上述方法制得的掺镍氧化铜薄膜晶体管。
本发明的晶体管的性能较氧化铜薄膜晶体管的性能有明显提升。本发明制备的掺镍氧化铜薄膜具有薄膜质量高，载流子散射降低，空穴传输能力高，空穴的散射少的优点，使薄膜与介电层以及电极的接触界面质量得以提高，从而达到提高薄膜晶体管的迁移率的目的。
附图说明
图1为本发明晶体管的结构示意图；
图2为本发明制备的掺镍氧化铜薄膜的XRD图谱；
图3为本发明制备的掺镍氧化铜薄膜晶体管的转移特性曲线图。
具体实施方式
实施例
参阅图1，一种掺镍氧化铜薄膜晶体管的制备方法，它包括如下步骤：
1.1、制备掺镍氧化铜薄膜的前驱体溶液
选取丙三醇和去离子水，按体积比为1:1-4配置混合溶液，然后取硝酸镍和硝酸铜按摩尔比为1-5:999-95溶于混合溶液中，配置0.1 mol/L浓度的前驱体溶液，通过磁力搅拌6-12小时；得到掺镍氧化铜薄膜的前驱体溶液；
1.2、制备掺镍氧化铜薄膜
选取重掺杂硅片作为衬底，依次用丙酮清洗：时间，20分钟；用去离子水清洗：时间，20分钟；用乙醇清洗：时间，20分钟；放置于退火炉中退火处理：预热时间，20分钟，预热温度，600 ℃；
将步骤1.1制备的前驱体溶液旋涂在重掺杂硅片上，然后，放置于退火炉中固胶处理：温度，200℃；时间，4小时；放置于退火炉中退火处理：温度， 400℃；时间，1小时；制备完成厚度为60纳米的掺镍氧化铜薄膜，即构成金属氧化物沟道层；
1.3、制备掺镍氧化铜薄膜晶体管
用掩膜版在掺镍氧化铜薄膜上制备金属源及漏电极，厚度为40纳米；制得所述掺镍氧化铜薄膜晶体管。
所述的前驱体溶液旋涂在重掺杂硅片上，其旋涂过程如下，将重掺杂硅片放置于旋涂仪上，将步骤1.1制备的前驱体溶液滴于重掺杂硅片的二氧化硅层上；启动旋涂仪，旋涂仪的转速为，5000转每秒；旋涂时间为，30秒。
本发明利用前退火使得铜、镍被还原成单质金属，并经过后退火步骤使得单质铜、镍被氧化成半导体状态的掺镍氧化铜,同时通过后退火能够减少氧化物薄膜中的缺陷，减少空穴的散射，进而能够提高p型掺镍氧化铜薄膜晶体管的性能。
所述的制备金属源及漏电极的过程如下，选用金属金在掩膜版上制作金属源及漏电极图案，将掩膜版覆盖在步骤1.2制备的掺镍氧化铜薄膜上，然后放进真空热蒸发设备中（热蒸发条件），将电极图案蒸镀到掺镍氧化铜薄膜上，形成金属源及漏电极。
所述的选取的重掺杂硅片上附有厚度为100纳米的二氧化硅，且二氧化硅构成背栅结构晶体管的二氧化硅介电层。
本发明以掺镍氧化铜薄膜作为沟道层，由于在制备薄膜晶体管的过程中，影响晶体管性能的因素很多，其中晶体管的沟道层是影响晶体管的性能重要因素，这是由于作为晶体管沟道层的薄膜的质量会影响到沟道层与介电层以及电极的接触界面，另外薄膜的结晶质量也会影响到载流子在其中的传输与散射。通过本发明制备的掺镍氧化铜薄膜的结晶质量较好，这有利于减少晶体管中载流子的散射，提高晶体管的迁移率等性能参数。
参阅图2，图2为不同掺杂比例的掺镍氧化铜薄膜的XRD图谱，可以看出在掺入0.5%镍元素的掺镍氧化铜薄膜的结晶度较好。
参阅图3，图3为晶体管的转移特性曲线图，其中四条曲线分别表示不同掺杂比例的晶体管的转移特性曲线。结合图2，可以看出掺镍氧化铜薄膜晶体管在掺入0.5%的镍元素时器件的开关比和迁移率等性能较好。

Claims (2)

1.一种掺镍氧化铜薄膜晶体管的制备方法，其特征在于，该方法包括以下具体步骤：
步骤1：制备掺镍氧化铜薄膜的前驱体溶液
选取丙三醇和去离子水，按体积比为1:1-4配置混合溶液，然后取硝酸镍和硝酸铜按摩尔比为1-5:999-95溶于混合溶液中，配置0.1 mol/L浓度的前驱体溶液，通过磁力搅拌6-12小时；得到掺镍氧化铜薄膜的前驱体溶液；
步骤2：制备掺镍氧化铜薄膜
选取重掺杂硅片，依次用丙酮清洗，时间为10-20分钟；用去离子水清洗，时间为10-20分钟；用乙醇清洗，时间为10-20分钟；放置于退火炉中退火处理，预热时间为10～20分钟，预热温度为400-600 ℃；
将步骤1制备的前驱体溶液旋涂在重掺杂硅片上，然后，放置于退火炉中固胶处理，温度为100-200℃；时间为2-4小时；放置于退火炉中退火处理，温度为 300-400℃；时间为0.5-1小时；制得厚度为20-60纳米的掺镍氧化铜薄膜；
步骤3：制备掺镍氧化铜薄膜晶体管
用掩膜版在掺镍氧化铜薄膜上制备金属源及漏电极，厚度为30-40纳米；制得所述掺镍氧化铜薄膜晶体管；其中：
所述选取的重掺杂硅片上附有厚度为100纳米的二氧化硅，且二氧化硅构成所述掺镍氧化铜薄膜晶体管的介电层；
所述前驱体溶液旋涂在重掺杂硅片上，其旋涂过程如下：将重掺杂硅片放置于旋涂仪上，将步骤1制备的前驱体溶液滴于重掺杂硅片的二氧化硅层上；启动旋涂仪，旋涂仪的转速为3000-5000转/分；旋涂时间为20-30秒；
所述制备金属源及漏电极的过程如下：选用金属金或金属镍在掩膜版上制作金属源及漏电极图案，将掩膜版覆盖在步骤2制备的掺镍氧化铜薄膜上，然后放进真空热蒸发设备中，将电极图案蒸镀到掺镍氧化铜薄膜上，形成金属源及漏电极。
2.一种权利要求1所述方法制得的掺镍氧化铜薄膜晶体管。
CN201810754806.8A 2018-07-11 2018-07-11 一种掺镍氧化铜薄膜晶体管及制备方法 Active CN109037031B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810754806.8A CN109037031B (zh) 2018-07-11 2018-07-11 一种掺镍氧化铜薄膜晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810754806.8A CN109037031B (zh) 2018-07-11 2018-07-11 一种掺镍氧化铜薄膜晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN109037031A CN109037031A (zh) 2018-12-18
CN109037031B true CN109037031B (zh) 2021-11-19

Family

ID=64641792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810754806.8A Active CN109037031B (zh) 2018-07-11 2018-07-11 一种掺镍氧化铜薄膜晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN109037031B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416310B (zh) * 2019-06-26 2024-09-13 西交利物浦大学 一种用双氧水提高抗辐射性的薄膜晶体管器件及制备方法
CN115094458A (zh) * 2021-05-26 2022-09-23 山东省科学院能源研究所 一种Cu掺杂NiO空穴传输层薄膜与制备方法及应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742188A (zh) * 2015-11-25 2016-07-06 青岛大学 一种多元醇还原技术制备p型氧化物薄膜材料的方法
CN106328496A (zh) * 2016-10-27 2017-01-11 上海华力微电子有限公司 一种高k界面层的制备方法
CN106711197A (zh) * 2016-10-20 2017-05-24 浙江大学 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法
CN107615445A (zh) * 2015-06-15 2018-01-19 信越半导体株式会社 绝缘体上硅晶圆的制造方法
JP2018093181A (ja) * 2016-10-21 2018-06-14 株式会社半導体エネルギー研究所 複合酸化物、およびトランジスタ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6255651B2 (ja) * 2014-03-07 2018-01-10 富士フイルム株式会社 薄膜トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615445A (zh) * 2015-06-15 2018-01-19 信越半导体株式会社 绝缘体上硅晶圆的制造方法
CN105742188A (zh) * 2015-11-25 2016-07-06 青岛大学 一种多元醇还原技术制备p型氧化物薄膜材料的方法
CN106711197A (zh) * 2016-10-20 2017-05-24 浙江大学 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法
JP2018093181A (ja) * 2016-10-21 2018-06-14 株式会社半導体エネルギー研究所 複合酸化物、およびトランジスタ
CN106328496A (zh) * 2016-10-27 2017-01-11 上海华力微电子有限公司 一种高k界面层的制备方法

Also Published As

Publication number Publication date
CN109037031A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN202405260U (zh) 一种有源矩阵显示器
US7381586B2 (en) Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
CN109037031B (zh) 一种掺镍氧化铜薄膜晶体管及制备方法
JP2011109062A (ja) 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法
TW200423407A (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
CN105655404B (zh) 低温多晶硅薄膜晶体管及其制作方法
CN113270424B (zh) 显示面板及其制备方法
CN104299891B (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
KR20060062139A (ko) 이중 열처리에 의한 다결정 박막트랜지스터 제조방법
JPH0422120A (ja) 薄膜半導体装置の製造方法
KR100671824B1 (ko) 역 스태거드 박막 트랜지스터 제조 방법
US8716112B2 (en) Method for crystallizing amorphous silicon thin film and method for fabricating poly crystalline thin film transistor using the same
WO2017136984A1 (zh) N型薄膜晶体管的制作方法
CN109411355A (zh) 一种薄膜晶体管的制备方法
TW200408136A (en) Electronic devices and their manufacture
WO2020252876A1 (zh) 一种薄膜晶体管基板及其制备方法
CN107342298B (zh) 显示装置、阵列基板及其制造方法
CN106711196A (zh) 一种p型ZnGeSnO非晶氧化物半导体薄膜及其制备方法
CN117457753B (zh) 一种双有源层铽掺杂氧化物薄膜晶体管及其制备方法
CN103258855A (zh) 基于固相结晶技术的多晶硅薄膜晶体管及其制造方法
KR101753974B1 (ko) 프리어닐링 공정을 이용한 산화물 트랜지스터 및 그 제조 방법
KR101333797B1 (ko) 실리사이드 씨드 유도 측면 결정화를 이용한 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법
CN101150057B (zh) 薄膜半导体装置和该薄膜半导体装置的制造方法
KR20040057786A (ko) 폴리실리콘 박막의 제조방법
CN114300414A (zh) 显示基板的制备方法、显示基板、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant