[go: up one dir, main page]

CN109036310A - Goa单元及其驱动方法 - Google Patents

Goa单元及其驱动方法 Download PDF

Info

Publication number
CN109036310A
CN109036310A CN201810879730.1A CN201810879730A CN109036310A CN 109036310 A CN109036310 A CN 109036310A CN 201810879730 A CN201810879730 A CN 201810879730A CN 109036310 A CN109036310 A CN 109036310A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
unit
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810879730.1A
Other languages
English (en)
Inventor
朱静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810879730.1A priority Critical patent/CN109036310A/zh
Priority to PCT/CN2018/105697 priority patent/WO2020024382A1/zh
Publication of CN109036310A publication Critical patent/CN109036310A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开一种GOA单元及其驱动方法。所述GOA单元包括一上拉控制单元、一上拉单元、一下拉单元、一下拉维持单元以及一自举电容。通过所述上拉单元的一第三薄膜晶体管与一对冲薄膜晶体管形成电量对冲，以调整所述第三薄膜晶体管及所述对冲薄膜晶体管的一电量对充比例，而输出不同切角电压的一输出波形，以便实现栅极脉冲的切角函数。

Description

GOA单元及其驱动方法
技术领域
本发明是有关于一种GOA单元及其驱动方法，特别是有关于一种用于改善切角电压的GOA单元及其驱动方法。
背景技术
液晶显示面板(Liquid Crystal Display，LCD)，简称液晶面板，具有机身薄、省电、无辐射等众多优点，得到了广泛地应用，例如：液晶电视、智能手机、数字相机、平板电脑、计算机屏幕、或笔记本电脑屏幕等，在平板显示领域中占主导地位。
液晶面板的工作原理是在薄膜晶体管阵列基板(Thin Film Transistor ArraySubstrate，TFT Array Substrate)与彩色滤光片基板(Color Filter，CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，将背光模组的光线折射出来产生画面。
液晶面板内具有多个呈阵列式排布的像素，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，源极(Source)连接至垂直方向的数据线，漏极(Drain)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。Gate Driver on Array，简称GOA，是利用现有的薄膜晶体管液晶面板的阵列(Array)制程将栅极行扫描驱动电路集成制作在TFT阵列基板上，实现对栅极进行扫描的驱动方式。使用GOA驱动电路来代替传统的栅极驱动芯片(IC)，有机会提升产能并降低产品成本，而且可以使液晶面板更适合制作窄边框或无边框的显示产品。
现有的GOA电路，通常包括级联的多个GOA单元，每一级GOA单元对应驱动一级水平扫描线。GOA单元的主要结构包括上拉单元，上拉控制单元、下拉单元及下拉维持单元，以及负责电位抬高的自举(Boaststrap)电容等；上拉单元主要负责将时钟信号(Clock)输出为栅极信号；上拉控制单元负责控制上拉单元的打开时间，一般连接前面级GOA电路传递过来的级传信号或者栅极信号；下拉单元负责在第一时间将栅极信号拉低为低电位，即关闭栅极信号；下拉维持单元则负责将栅极输出信号和上拉单元的栅极信号(通常称为Q点)维持在关闭状态(即负电位)；自举电容则负责Q点的二次抬升，这样有利于上拉单元的G(n)输出。
然而，对于设置在大尺寸液晶面板机种中的GOA电路，由于栅极线(Gate Line)的电阻电容负载(RC Loading)较重，导致栅极脉冲信号(Gate Pulse)的失真(Distortion)非常严重，再叠加制程的变异量导致电压Vft的均匀性特别差；由于共极Com的设定为固定值，故不能够覆盖(Cover)面板的每个位置。进而导致面板的品质不佳，如串扰(Crosstalk)及画面出现闪烁(Flicker)。
发明内容
本发明的目的在于提供一种GOA单元及其驱动方法，通过设置对冲薄膜晶体管，以调整二个薄膜晶体管的一电量对充比例，以便实现栅极脉冲的切角函数而用于改善切角电压。
为达成本发明的前述目的，本发明提供一种GOA单元，其中所述GOA单元包括一上拉控制单元、一上拉单元、一下拉单元、一下拉维持单元及一自举电容(Cb)；通过所述上拉单元的一第三薄膜晶体管(T21)与一对冲薄膜晶体管形成电量对冲，以调整所述第三薄膜晶体管(T21)及所述对冲薄膜晶体管的一电量对充比例，而输出不同切角电压的一输出波形。
在本发明的一实施例中，所述对冲薄膜晶体管为一第六薄膜晶体管(T23)；所述上拉单元、所述下拉单元、所述下拉维持单元、所述自举电容(Cb)及所述第六薄膜晶体管(T23)分别与第n级GOA单元的一栅极信号输出端(G(n))电性连接；所述上拉控制单元及所述下拉单元与第n级GOA单元的栅极信号点(Q(n))电性连接；其中所述第六薄膜晶体管(T23)的一栅极电性连接第n+3级GOA单元的一栅极信号输出端(G(n+3))，所述第六薄膜晶体管(T23)的源极电性连接所述栅极信号输出端(G(n))，所述第六薄膜晶体管(T23)的漏极电性连接一工作电压(VSSG)。
在本发明的一实施例中，所述上拉控制单元包括：一第一薄膜晶体管(T11)，其栅极电性连接第n-m级GOA单元的一级传信号输出端，漏极电性连接第n-m级GOA单元的一栅极信号输出端，m为自然数；以及一第二薄膜晶体管(T22)，其栅极电性连接所述第一薄膜晶体管(T11)的源极，源极电性连接第n级GOA单元的一级传信号输出端，漏极电性连接一时钟信号(CK)。
在本发明的一实施例中，所述第三薄膜晶体管(T21)的栅极电性连接所述第n级GOA单元的栅极信号点(Q(n))，所述第三薄膜晶体管(T21)的源极电性接所述第n级GOA单元的栅极信号输出端(G(n))，所述第三薄膜晶体管(T21)的漏极电性连接一时钟信号(CK)。
在本发明的一实施例中，所述下拉单元包括：一第四薄膜晶体管(T41)，其栅极连接第n+m级GOA单元的栅极信号输出端，m为自然数，漏极电性连接所述第n级GOA单元的栅极信号点(Q(n))，源极电性连接一工作电压(VSSQ)；及一第五薄膜晶体管(T31)，其栅极连接第n+m级GOA单元的栅极信号输出端，漏极电性连接所述栅极信号输出端(G(n))，源极电性连接所述工作电压(VSSG)。
在本发明的一实施例中，所述上拉单元、所述下拉单元、所述下拉维持单元及所述自举电容(Cb)分别与第n级GOA单元的一栅极信号输出端(G(n))电性连接；所述上拉控制单元及所述下拉单元与第n级GOA单元的栅极信号点(Q(n))电性连接；所述下拉单元包括一第四薄膜晶体管(T41)及一第五薄膜晶体管(T31)，所述对冲薄膜晶体管为第五薄膜晶体管(T31)，其中所述第四薄膜晶体管(T41)的栅极连接第n+m级GOA单元的栅极信号输出端，m为自然数，所述第四薄膜晶体管(T41)的漏极电性连接所述第n级GOA单元的栅极信号点(Q(n))，所述第四薄膜晶体管(T41)的源极电性连接一工作电压(VSSQ)；所述第五薄膜晶体管(T31)的栅极连接第n+m-1级GOA单元的栅极信号输出端，所述第五薄膜晶体管(T31)的漏极电性连接所述栅极信号输出端(G(n))。
在本发明的一实施例中，所述第五薄膜晶体管(T31)源极电性连接所述工作电压(VSSG)。
在本发明的一实施例中，所述第五薄膜晶体管(T31)源极电性连接一时钟信号(CK2)。
本发明提供一种驱动方法，所述驱动方法包含步骤：一开启步骤：将第1级GOA单元的级传信号输出端及第1级GOA单元的栅极信号输出端开启，使得第n级GOA单元的栅极信号点(Q(n))为一高电位信号；一时钟信号输入步骤：输入一时钟信号(CK)，使所述第n级GOA单元的栅极信号点(Q(n))被拉高，并且由第n级GOA单元的一栅极信号输出端(G(n))输出；一对充步骤：当所述栅极信号输出端(G(n))开启时，所述栅极信号输出端(G(n))仍在输出一脉冲信号，通过一对冲薄膜晶体管输出一低电位信号，在所述时钟信号及第n+3级GOA单元的栅极信号输出端(G(n+3))重叠的一时间(T)内，使所述对冲薄膜晶体管及上拉单元的一第三薄膜晶体管(T21)进行电量对充；及一调整步骤：通过调整所述对冲薄膜晶体管及所述第三薄膜晶体管(T21)的一电量对充比例，以输出不同切角电压的一输出波形。
在本发明的一实施例中，在所述调整步骤中，所述电量对充比例是所述对冲薄膜晶体管及第三薄膜晶体管(T21)所输出的信号的波形的宽长比例。
如上所述，本发明在现有的GOA电路的基础上，设置所述对冲薄膜晶体管，并且利用现有信号，例如：工作电压VSSG及栅极信号输出端作为信号源，以便实现栅极脉冲的切角函数，其中所述切角时间可以根据产品的解析度及时钟信号的数量及占空比来调整，所述切角电压可以通过调整所述对冲薄膜晶体管及所述第三薄膜晶体管的宽长比例来实现不同的切角电压，因而可以实现不用后段芯片执行切角函数，减少集成于面板电路中的体积，并且降低芯片的成本。
附图说明
图1是本发明GOA单元的一第一优选实施例的一架构示意图。
图2是本发明GOA单元的一第一优选实施例的一波形示意图。
图3是本发明GOA单元的驱动方法的一第一优选实施例的一流程图。
图4及5是本发明GOA单元的一第二优选实施例的一架构示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，为本发明GOA单元的一优选实施例的一架构示意图。本发明的GOA电路包括多个级联的GOA单元，其中第n级GOA单元对第n级水平扫描线的充电进行控制，所述第n级GOA单元包括一上拉控制单元2、一上拉单元3、一下拉单元4、一下拉维持单元5、一自举电容Cb以及一第六薄膜晶体管T23，其中所述第六薄膜晶体管T23为一对冲薄膜晶体管，本发明将于下文详细说明各实施例上述各组件的细部构造、组装关系及其运作原理。
续参照图1所示，所述上拉单元3、所述下拉单元4、所述下拉维持单元5、所述自举电容Cb及所述第六薄膜晶体管T23分别与第n级GOA单元的一栅极信号输出端G(n)电性连接，而且所述上拉控制单元2及所述下拉单元4与所述第n级GOA单元的栅极信号点Q(n)电性连接。其中所述第六薄膜晶体管T23的一栅极电性连接第n+3级GOA单元的一栅极信号输出端G(n+3)，所述第六薄膜晶体管T23的一源极电性连接所述栅极信号输出端G(n)，所述第六薄膜晶体管T23的一漏极电性连接一工作电压VSSG。
续参照图1所示，所述上拉控制单元2包括一第一薄膜晶体管T11及一第二薄膜晶体管T22，其中所述第一薄膜晶体管T11的一栅极电性连接第n-m级GOA单元的一级传信号输出端，例如：ST(n-4)，所述第一薄膜晶体管T11的一漏极电性连接第n-m级GOA单元的一栅极信号输出端，例如：G(n-4)，其中m为自然数。另外，所述第二薄膜晶体管T22的一栅极电性连接所述第一薄膜晶体管T11的一源极与所述第n级GOA单元的栅极信号点Q(n)，所述第二薄膜晶体管T22的一源极电性连接第n级GOA单元的一级传信号输出端，例如：ST(n)，所述第二薄膜晶体管T22的一漏极电性连接一时钟信号CK。
续参照图1所示，所述上拉单元3包括一第三薄膜晶体管T21，其中所述第三薄膜晶体管T21的一栅极电性连接所述第n级GOA单元的栅极信号点Q(n)，所述第三薄膜晶体管T21的一源极电性接所述第n级GOA单元的栅极信号输出端G(n)，所述第三薄膜晶体管T21的一漏极电性连接一时钟信号CK。
续参照图1所示，所述下拉单元包括一第四薄膜晶体管T41及一第五薄膜晶体管T31，其中所述第四薄膜晶体管T41的一栅极连接第n+m级GOA单元的栅极信号输出端，例如：G(n+4)，其中m为自然数，所述第四薄膜晶体管T41的一漏极电性连接所述第n级栅极信号点Q(n)，所述第四薄膜晶体管T41的一源极电性连接一工作电压VSSQ。另外，所述第五薄膜晶体管T31的一栅极连接第n+m级GOA单元的栅极信号输出端，例如：G(n+4)，所述第五薄膜晶体管T31的一漏极电性连接所述栅极信号输出端G(n)，所述第五薄膜晶体管T31的一源极电性连接所述工作电压VSSG。
进一步来说，本发明能够提供一种GOA电路，所述GOA电路包括多个级联的所述GOA单元。另外，本发明也能够提供一种显示装置，所述显示装置包括所述GOA电路。
依据上述的结构，配合图1及2所示，先说明的是，所述级传信号输出端ST(n)的低电位是一工作电压VSSQ，所述栅极信号输出端G(n)的低电位是一工作电压VSSG，将一第1级GOA单元的一级传信号输出端ST1及第1级GOA单元的栅极信号输出端G1开启，使得第n级栅极信号点Q(n)为一高电位信号；接着输入一时钟信号CK，使所述第n级栅极信号点Q(n)被拉高，并且由第n级GOA单元的一栅极信号输出端G(n)输出，并且当所述栅极信号输出端G(n)开启时，所述栅极信号输出端G(n)仍在输出一脉冲信号，通过一第六薄膜晶体管T23输出一低电位信号，在所述时钟信号及第n+3级GOA单元的栅极信号输出端G(n+3)重叠的一时间T内，使所述第六薄膜晶体管T23及上拉单元的一第三薄膜晶体管T21进行电量对充，最后通过调整所述第六薄膜晶体管T23及所述第三薄膜晶体管T21的一电量对充比例，以输出不同切角电压的一输出波形。在本实施例中，所述第六薄膜晶体管T23的波形的电量对充比例，即宽长比例(W/L Ratio)约为60，所述第六薄膜晶体管T23的栅极(Gate)可以实现切角函数(Function)，其输出切角电压约为3V。另外，若调整所述第六薄膜晶体管T23的宽长比例(W/L Ratio)约为200，所述栅极(Gate)的输出切角电压约为5V。
如上所述，本发明在现有的GOA电路(GOA Circuit)的基础上，设置所述第六薄膜晶体管T23，并且利用现有信号，例如：工作电压VSSG及栅极信号输出端G(n+3)作为信号源，以便实现栅极脉冲(Gate Pulse)的切角函数(Function)，其中所述切角时间可以根据产品的解析度及时钟信号CK的数量及占空比(Duty Ratio)来调整，所述切角电压可以通过调整所述第六薄膜晶体管T23及所述第三薄膜晶体管T21的宽长比例(W/L Ratio)来实现不同的切角电压，因而可以实现不用后段芯片执行切角函数，减少集成于面板电路中的体积，并且降低芯片的成本。
请参照图3并配合图1所示，为本发明GOA单元的驱动方法的一优选实施例，是利用上述GOA单元进行驱动，其中所述驱动方法包含一开启步骤S201、一时钟信号输入步骤S202、一对充步骤S203及一调整步骤S204。本发明将于下文详细说明各步骤的运作原理。
续参照图3并配合图1及2所示，在所述开启步骤S201中，将一第1级GOA单元的一级传信号输出端ST1及第1级GOA单元的栅极信号输出端G1开启，使得第n级栅极信号点Q(n)为一高电位信号。
续参照图3并配合图1所示，在时钟信号输入步骤S202中，输入一时钟信号CK，使所述第n级栅极信号点Q(n)被拉高，并且由第n级GOA单元的一栅极信号输出端G(n)输出。
续参照图3并配合图1所示，在对充步骤S203中，将一第六薄膜晶体管T23设定为一对冲薄膜晶体管，当所述栅极信号输出端G(n)开启时，所述栅极信号输出端G(n)仍在输出一脉冲信号，通过所述第六薄膜晶体管T23输出一低电位信号，在所述时钟信号及第n+3级GOA单元的栅极信号输出端G(n+3)重叠的一时间T(如图2所示)内，使所述第六薄膜晶体管T23及上拉单元的一第三薄膜晶体管T21进行电量对充。
续参照图3并配合图1所示，在调整步骤S204中：通过调整所述第六薄膜晶体管T23及所述第三薄膜晶体管T21的一电量对充比例，以输出不同切角电压的一输出波形。在本实施例中，所述电量对充比例是所述第六薄膜晶体管T23及第三薄膜晶体管T21所输出的信号的波形的宽长比例。
如上所述，本发明在现有的GOA电路(GOA Circuit)的基础上，设置所述第六薄膜晶体管T23，并且利用现有信号，例如：工作电压VSSG及栅极信号输出端G(n+3)作为信号源，以便实现栅极脉冲(Gate Pulse)的切角函数(Function)，其中所述切角时间可以根据产品的解析度及时钟信号CK的数量及占空比(Duty Ratio)来调整，所述切角电压可以通过调整所述第六薄膜晶体管T23及所述第三薄膜晶体管T21的宽长比例(W/L Ratio)来实现不同的切角电压，因而可以实现不用后段芯片执行切角函数，减少集成于面板电路中的体积，并且降低芯片的成本。
请参照图4及5所示，是根据本发明一第二优选实施例的GOA单元，相似于本发明第一优选实施例并大致沿用相同组件名称及图号，其中所述GOA单元包括一上拉控制单元2、一上拉单元3、一下拉单元4、一下拉维持单元5、一自举电容Cb。但本发明第二实施例的差异特征在于：所述上拉单元3、所述下拉单元4、所述下拉维持单元5及所述自举电容Cb分别与第n级GOA单元的一栅极信号输出端G(n)电性连接；所述上拉控制单元2及所述下拉单元4与第n级GOA单元的栅极信号点Q(n)电性连接。所述下拉单元4包括一第四薄膜晶体管T41及一第五薄膜晶体管T31，所述对冲薄膜晶体管为第五薄膜晶体管T31，其中所述第四薄膜晶体管T41的栅极连接第n+m级GOA单元的栅极信号输出端，m为自然数，所述第四薄膜晶体管T41的漏极电性连接所述第n级GOA单元的栅极信号点Q(n)，所述第四薄膜晶体管T41的源极电性连接一工作电压VSSQ；所述第五薄膜晶体管T31的栅极连接第n+m-1级GOA单元的栅极信号输出端，所述第五薄膜晶体管T31的漏极电性连接所述栅极信号输出端G(n)。如图4所示，所述第五薄膜晶体管T31源极电性连接所述工作电压VSSG。但也可以如图5所示，所述第五薄膜晶体管T31源极电性连接一时钟信号CK2。
如上所述，本发明在现有的GOA电路的基础上，设置所述对冲薄膜晶体管，并且利用现有信号，例如：工作电压VSSG及栅极信号输出端作为信号源，以便实现栅极脉冲的切角函数，其中所述切角时间可以根据产品的解析度及时钟信号的数量及占空比来调整，所述切角电压可以通过调整所述对冲薄膜晶体管及所述第三薄膜晶体管的宽长比例来实现不同的切角电压，因而可以实现不用后段芯片执行切角函数，减少集成于面板电路中的体积，并且降低芯片的成本。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种GOA单元，其特征在于：所述GOA单元包括一上拉控制单元、一上拉单元、一下拉单元、一下拉维持单元及一自举电容(Cb)；通过所述上拉单元的一第三薄膜晶体管(T21)与一对冲薄膜晶体管形成电量对冲，以调整所述第三薄膜晶体管(T21)及所述对冲薄膜晶体管的一电量对充比例，而输出不同切角电压的一输出波形。
2.如权利要求1所述的GOA单元，其特征在于：所述对冲薄膜晶体管为一第六薄膜晶体管(T23)；所述上拉单元、所述下拉单元、所述下拉维持单元、所述自举电容(Cb)及所述第六薄膜晶体管(T23)分别与第n级GOA单元的一栅极信号输出端(G(n))电性连接；所述上拉控制单元及所述下拉单元与第n级GOA单元的栅极信号点(Q(n))电性连接；其中所述第六薄膜晶体管(T23)的一栅极电性连接第n+3级GOA单元的一栅极信号输出端(G(n+3))，所述第六薄膜晶体管(T23)的源极电性连接所述栅极信号输出端(G(n))，所述第六薄膜晶体管(T23)的漏极电性连接一工作电压(VSSG)。
3.如权利要求2所述的GOA单元，其特征在于：所述上拉控制单元包括：
一第一薄膜晶体管(T11)，其栅极电性连接第n-m级GOA单元的一级传信号输出端，漏极电性连接第n-m级GOA单元的一栅极信号输出端，m为自然数；以及
一第二薄膜晶体管(T22)，其栅极电性连接所述第一薄膜晶体管(T11)的源极，源极电性连接第n级GOA单元的一级传信号输出端，漏极电性连接一时钟信号(CK)。
4.如权利要求2所述的GOA单元，其特征在于：所述第三薄膜晶体管(T21)的栅极电性连接所述第n级GOA单元的栅极信号点(Q(n))，所述第三薄膜晶体管(T21)的源极电性接所述第n级GOA单元的栅极信号输出端(G(n))，所述第三薄膜晶体管(T21)的漏极电性连接一时钟信号(CK)。
5.如权利要求2所述的GOA单元，其特征在于：所述下拉单元包括：
一第四薄膜晶体管(T41)，其栅极连接第n+m级GOA单元的栅极信号输出端，m为自然数，漏极电性连接所述第n级GOA单元的栅极信号点(Q(n))，源极电性连接一工作电压(VSSQ)；及
一第五薄膜晶体管(T31)，其栅极连接第n+m级GOA单元的栅极信号输出端，漏极电性连接所述栅极信号输出端(G(n))，源极电性连接所述工作电压(VSSG)。
6.如权利要求1所述的GOA单元，其特征在于：所述上拉单元、所述下拉单元、所述下拉维持单元及所述自举电容(Cb)分别与第n级GOA单元的一栅极信号输出端(G(n))电性连接；所述上拉控制单元及所述下拉单元与第n级GOA单元的栅极信号点(Q(n))电性连接；所述下拉单元包括一第四薄膜晶体管(T41)及一第五薄膜晶体管(T31)，所述对冲薄膜晶体管为第五薄膜晶体管(T31)，其中所述第四薄膜晶体管(T41)的栅极连接第n+m级GOA单元的栅极信号输出端，m为自然数，所述第四薄膜晶体管(T41)的漏极电性连接所述第n级GOA单元的栅极信号点(Q(n))，所述第四薄膜晶体管(T41)的源极电性连接一工作电压(VSSQ)；所述第五薄膜晶体管(T31)的栅极连接第n+m-1级GOA单元的栅极信号输出端，所述第五薄膜晶体管(T31)的漏极电性连接所述栅极信号输出端(G(n))。
7.如权利要求6所述的GOA单元，其特征在于：所述第五薄膜晶体管(T31)源极电性连接所述工作电压(VSSG)。
8.如权利要求6所述的GOA单元，其特征在于：所述第五薄膜晶体管(T31)源极电性连接一时钟信号(CK2)。
9.一种如权利要求1所述的GOA单元的驱动方法，其特征在于：所述驱动方法包含步骤：
一开启步骤：将第1级GOA单元的级传信号输出端及第1级GOA单元的栅极信号输出端开启，使得第n级GOA单元的栅极信号点(Q(n))为一高电位信号；
一时钟信号输入步骤：输入一时钟信号(CK)，使所述第n级GOA单元的栅极信号点(Q(n))被拉高，并且由第n级GOA单元的一栅极信号输出端(G(n))输出；
一对充步骤：当所述栅极信号输出端(G(n))开启时，所述栅极信号输出端(G(n))仍在输出一脉冲信号，通过一对冲薄膜晶体管输出一低电位信号，在所述时钟信号及第n+3级GOA单元的栅极信号输出端(G(n+3))重叠的一时间(T)内，使所述对冲薄膜晶体管及上拉单元的一第三薄膜晶体管(T21)进行电量对充；及
一调整步骤：通过调整所述对冲薄膜晶体管及所述第三薄膜晶体管(T21)的一电量对充比例，以输出不同切角电压的一输出波形。
10.如权利要求9所述的驱动方法，其特征在于：在所述调整步骤中，所述电量对充比例是所述对冲薄膜晶体管及第三薄膜晶体管(T21)所输出的信号的波形的宽长比例。
CN201810879730.1A 2018-08-03 2018-08-03 Goa单元及其驱动方法 Pending CN109036310A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810879730.1A CN109036310A (zh) 2018-08-03 2018-08-03 Goa单元及其驱动方法
PCT/CN2018/105697 WO2020024382A1 (zh) 2018-08-03 2018-09-14 Goa单元及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810879730.1A CN109036310A (zh) 2018-08-03 2018-08-03 Goa单元及其驱动方法

Publications (1)

Publication Number Publication Date
CN109036310A true CN109036310A (zh) 2018-12-18

Family

ID=64649365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810879730.1A Pending CN109036310A (zh) 2018-08-03 2018-08-03 Goa单元及其驱动方法

Country Status (2)

Country Link
CN (1) CN109036310A (zh)
WO (1) WO2020024382A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020133823A1 (zh) * 2018-12-27 2020-07-02 深圳市华星光电半导体显示技术有限公司 Goa电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103559867A (zh) * 2013-10-12 2014-02-05 深圳市华星光电技术有限公司 一种栅极驱动电路及其阵列基板和显示面板
CN104008739A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路和一种液晶显示装置
CN104123918A (zh) * 2013-06-11 2014-10-29 深超光电（深圳）有限公司 移位寄存器与液晶显示装置
CN106057116A (zh) * 2016-06-20 2016-10-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106128380A (zh) * 2016-08-16 2016-11-16 深圳市华星光电技术有限公司 Goa电路
CN106157916A (zh) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 一种栅极驱动单元及驱动电路
CN107705761A (zh) * 2017-09-27 2018-02-16 深圳市华星光电技术有限公司 一种goa电路及液晶显示器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010145446A (ja) * 2008-12-16 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
TWI520493B (zh) * 2013-02-07 2016-02-01 友達光電股份有限公司 移位暫存電路以及削角波形產生方法
TWI532032B (zh) * 2013-09-30 2016-05-01 聯詠科技股份有限公司 省電方法及其相關削角電路
CN106098101B (zh) * 2016-06-06 2017-12-29 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104123918A (zh) * 2013-06-11 2014-10-29 深超光电（深圳）有限公司 移位寄存器与液晶显示装置
CN103559867A (zh) * 2013-10-12 2014-02-05 深圳市华星光电技术有限公司 一种栅极驱动电路及其阵列基板和显示面板
CN104008739A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路和一种液晶显示装置
CN106057116A (zh) * 2016-06-20 2016-10-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106128380A (zh) * 2016-08-16 2016-11-16 深圳市华星光电技术有限公司 Goa电路
CN106157916A (zh) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 一种栅极驱动单元及驱动电路
CN107705761A (zh) * 2017-09-27 2018-02-16 深圳市华星光电技术有限公司 一种goa电路及液晶显示器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020133823A1 (zh) * 2018-12-27 2020-07-02 深圳市华星光电半导体显示技术有限公司 Goa电路

Also Published As

Publication number Publication date
WO2020024382A1 (zh) 2020-02-06

Similar Documents

Publication Publication Date Title
CN104882107B (zh) 栅极驱动电路
CN104966500B (zh) 降低功耗的goa电路
CN105469754B (zh) 降低馈通电压的goa电路
CN107958656B (zh) Goa电路
CN107424575A (zh) Goa驱动电路及液晶面板
CN104766584B (zh) 具有正反向扫描功能的goa电路
US8237646B2 (en) Display apparatus and method of driving the same
CN107705768B (zh) Goa电路
CN106710548B (zh) Cmos goa电路
CN107358931B (zh) Goa电路
CN108172157A (zh) 一种显示装置及其驱动方法
CN102754021B (zh) 有源矩阵基板、液晶面板、液晶显示装置以及电视接收机
CN105047155B (zh) 液晶显示装置及其goa扫描电路
CN108535924B (zh) 液晶显示装置及其驱动方法
CN109509459A (zh) Goa电路及显示装置
CN107909971A (zh) Goa电路
CN107689221A (zh) Goa电路
CN108962175A (zh) Goa电路
CN107146589A (zh) Goa电路及液晶显示装置
CN107331360A (zh) Goa电路及液晶显示装置
CN106971697A (zh) 显示装置
CN107886917A (zh) 显示装置及其电压补偿方法
CN109473079A (zh) 像素电路、驱动方法与显示模组及其驱动方法
CN109637429A (zh) 栅极驱动电路及其显示装置
CN109215577A (zh) 一种驱动电路、驱动方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181218