[go: up one dir, main page]

CN109003879B - 栅介质层的形成方法 - Google Patents

栅介质层的形成方法 Download PDF

Info

Publication number
CN109003879B
CN109003879B CN201710420158.8A CN201710420158A CN109003879B CN 109003879 B CN109003879 B CN 109003879B CN 201710420158 A CN201710420158 A CN 201710420158A CN 109003879 B CN109003879 B CN 109003879B
Authority
CN
China
Prior art keywords
oxide layer
atmosphere
forming
layer
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710420158.8A
Other languages
English (en)
Other versions
CN109003879A (zh
Inventor
孙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710420158.8A priority Critical patent/CN109003879B/zh
Publication of CN109003879A publication Critical patent/CN109003879A/zh
Application granted granted Critical
Publication of CN109003879B publication Critical patent/CN109003879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P14/662
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10P14/6304
    • H10P14/6316
    • H10P14/6322
    • H10P14/6529

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种栅介质层的形成方法,在形成第一氧化层后,在包含氧气的气氛下执行退火处理,在形成第二氧化层后,又在包含氧气的气氛下执行退火处理,从而通过两次在包含氧气的气氛下执行退火处理以对半导体衬底和第一氧化层之间的界面进行了很好的修复,即使得半导体衬底和第一氧化层之间的界面具有很好的连续性与平整性,提高了迁移率;同时,在包含氮原子的气氛下执行快速热处理以形成氮化层,极大的避免了氮原子对于半导体衬底和第一氧化层之间的界面的破坏,也即极大的避免了迁移率的降低。

Description

栅介质层的形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种栅介质层的形成方法。
背景技术
随着摩尔定律(Moore’s Law)的发展,在射频(RF)电路和片上系统(SOC)电路中,闪烁噪声(Flicker Noise)的表现越来越成为一个问题。例如,在音频和传感器应用中,闪烁噪声可能直接导致信号频带中的噪声;而在射频应用中,闪烁噪声可能被调制到振荡器的相位噪声中。
为了解决上述技术问题,现有技术中采用高K介质层作为栅介质层。但是,在这种结构中,为了降低噪声,将牺牲等效氧化层厚度(EOT)。此外,为了控制短沟道效应(SCE),高剂量的口袋注入(PKT IMP)将被引入,而这又将导致CMOS的闪烁噪声变差。
因此,现有技术中又引入了氧化层-氮化层-氧化层(ONO)作为栅介质层。但是,在这种结构中,又存在迁移率低的问题。
发明内容
本发明的目的在于提供一种栅介质层的形成方法,以解决现有技术中氧化层-氮化层-氧化层(ONO)作为栅介质层存在迁移率低的问题。
为解决上述技术问题,本发明提供一种栅介质层的形成方法,所述栅介质层的形成方法包括:
在半导体衬底上形成第一氧化层;
在第一气氛下,对所述第一氧化层执行第一热退火处理,所述第一气氛包含氧气;
在所述第一氧化层上形成氮化层;
在所述氮化层上形成第二氧化层;
在第二气氛下,对所述第一氧化层和所述第二氧化层执行第二热退火处理,所述第二气氛包含氧气。
可选的,在所述的栅介质层的形成方法中,通过原位水蒸气产生法在半导体衬底上形成第一氧化层。
可选的,在所述的栅介质层的形成方法中,所述原位水蒸气产生法的工艺条件包括:
反应气氛包含氢气和氧气;
反应温度为900℃~1200℃;
反应时间为30s~100s;
反应压强为600Pa~2000Pa。
可选的,在所述的栅介质层的形成方法中,在所述反应气氛中,所述氢气和所述氧气的气体流量比例为(10%:90%)~(35%:65%)。
可选的,在所述的栅介质层的形成方法中,所述第一气氛还包含氢气,在所述第一气氛中,所述氧气和所述氢气的气体流量比例为(30%:70%)~(70%:30%)。
可选的,在所述的栅介质层的形成方法中,所述第一热退火处理的工艺条件包括:
反应温度为700℃~1000℃;
反应时间为75s~180s;
反应压强为500Pa~1000Pa。
可选的,在所述的栅介质层的形成方法中,在所述第一氧化层上形成氮化层包括:在第三气氛下,对所述第一氧化层执行快速热处理,以在所述第一氧化层上形成氮化层,所述第三气氛包含氮原子。
可选的,在所述的栅介质层的形成方法中,所述第三气氛包含氨气和甲硅烷。
可选的,在所述的栅介质层的形成方法中,在所述第三气氛中,所述氨气和所述甲硅烷的气体流量比例为(5%:95%)~(20%:80%)。
可选的,在所述的栅介质层的形成方法中,所述快速热处理的工艺条件包括:
反应温度为750℃~850℃;
反应时间为30s~120s。
可选的,在所述的栅介质层的形成方法中,通过原位水蒸气产生法在所述氮化层上形成第二氧化层。
可选的,在所述的栅介质层的形成方法中,所述第二气氛还包含氮气,在所述第二气氛中,所述氧气和所述氮气的气体流量比例为(50%:50%)~(90%:10%)。
可选的,在所述的栅介质层的形成方法中,所述第二热退火处理的工艺条件包括:
反应温度为350℃~550℃;
反应时间为100s~300s。
可选的,在所述的栅介质层的形成方法中,所述第一氧化层的厚度为2埃~20埃;所述氮化层的厚度为2埃~20埃;所述第二氧化层的厚度为2埃~20埃。
发明人研究发现,导致现有技术中氧化层-氮化层-氧化层(ONO)作为栅介质层存在迁移率低的原因在于:在形成氮化层的过程中,在富含氮原子的气氛下采用高温退火处理,从而激活了氮原子并驱使氮原子进入到氧化层和衬底之间的界面(通常为Si-SiO2界面)上,破坏了氧化层和衬底之间的界面的连续性与平整性,从而出现了迁移率低的问题。
基于此,在本发明提供的栅介质层的形成方法中,在形成第一氧化层后,在包含氧气的气氛下执行退火处理,在形成第二氧化层后,又在包含氧气的气氛下执行退火处理,从而通过两次在包含氧气的气氛下执行退火处理以对半导体衬底和第一氧化层之间的界面进行了很好的修复,即使得半导体衬底和第一氧化层之间的界面具有很好的连续性与平整性,提高了迁移率。进一步的,在包含氮原子的气氛下执行快速热处理以形成氮化层,极大的避免了氮原子对于半导体衬底和第一氧化层之间的界面的破坏,也极大的避免了迁移率的降低。
附图说明
图1是一种氧化层-氮化层-氧化层(ONO)作为栅介质层的形成方法的流程示意图;
图2是本发明实施例的栅介质层的形成方法的流程示意图;
图3是本发明实施例的半导体结构的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的栅介质层的形成方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,附图所展示的结构往往是实际结构的一部分。特别的,各附图需要展示的侧重点不同,有时会采用不同的比例。
如图1所示,目前,一种氧化层-氮化层-氧化层(ONO)作为栅介质层的形成方法主要包括如下步骤:
步骤S10:利用高温氧化工艺在半导体衬底上形成氧化层(可以称为第一氧化层或者底部氧化层);
步骤S11:利用化学气相沉积工艺在所述第一氧化层上形成氮化层;
步骤S12:在富含氮原子的气氛下,对所述氮化层执行高温退火工艺;
步骤S13:利用高温氧化工艺在所述氮化层上形成氧化层(可以称为第二氧化层或者顶部氧化层)。
由此即形成了氧化层-氮化层-氧化层(ONO)叠层结构形式的栅介质层。
在这种结构中,或者说栅极结构包含目前方法形成的氧化层-氮化层-氧化层(ONO)栅介质层后,其存在迁移率低的问题。
发明人深入研究后发现,导致迁移率低的原因在于:在步骤S12中,在富含氮原子的气氛下,执行了高温退火工艺,由于富含氮原子并且工艺温度比较高,由此激活了氮原子并驱使氮原子进入到氧化层和衬底之间的界面(通常为Si-SiO2界面)上,破坏了氧化层和衬底之间的界面的连续性与平整性,从而出现了迁移率低的问题。
基此,发明人提出了一种新的栅介质层的形成方法,请参考图2,具体包括如下步骤:
步骤S20:在半导体衬底上形成第一氧化层;
步骤S21:在第一气氛下,对所述第一氧化层执行第一热退火处理,所述第一气氛包含氧气;
步骤S22:在所述第一氧化层上形成氮化层;
步骤S23:在所述氮化层上形成第二氧化层;
步骤S24:在第二气氛下,对所述第一氧化层和所述第二氧化层执行第二热退火处理,所述第二气氛包含氧气。
在此,通过在形成第一氧化层后,在包含氧气的气氛下执行退火处理,在形成第二氧化层后,又在包含氧气的气氛下执行退火处理,从而通过两次在包含氧气的气氛下执行退火处理以对半导体衬底和第一氧化层之间的界面进行了很好的修复,即使得半导体衬底和第一氧化层之间的界面具有很好的连续性与平整性,提高了迁移率
具体的,请结合参考图2和图3,接下去将对所述栅介质层的形成方法作进一步的描述。
首先,在半导体衬底30上形成第一氧化层31a。通常的,所述半导体衬底30具体为硅衬底。除此之外,所述半导体衬底30也可以是绝缘体上硅(SOI)衬底或者锗硅衬底等。进一步的,所述半导体衬底30可以是未掺杂的半导体衬底或者经过P型/N型掺杂的半导体衬底,本申请实施例对此并不作限定。
所述第一氧化层31a具体可通过高温氧化工艺(High Temperature Oxidation,HTO)或者原位水蒸气产生法(In-suit Stream Generation,ISSG)等工艺形成。在此,所形成的第一氧化层31a为氧化硅层。具体的,所述第一氧化层31a通过原位水蒸气产生法形成时,其工艺条件可以包括:反应气氛包含氢气和氧气;反应温度为900℃~1200℃;反应时间为30s~100s;反应压强为600Pa~2000Pa。例如,所述反应温度可以为900℃、反应时间可以为100s、反应压强为1800Pa;又如,所述反应温度可以为1000℃、反应时间可以为80s、反应压强为1500Pa;还如,所述反应温度可以为1100℃、反应时间可以为60s、反应压强可以为1000Pa等。优选的,在所述反应气氛中,所述氢气和所述氧气的气体流量比例为(10%:90%)~(35%:65%),例如,所述氢气和所述氧气的气体流量比例为15%:85%;又如,所述氢气和所述氧气的气体流量比例为21%:79%等。从而既能够很好的形成第一氧化层31a,又能够使得氧原子较充分,提高所形成的第一氧化层31a与半导体衬底30之间的界面的质量。
接着,在第一气氛下,对所述第一氧化层31a执行第一热退火处理,所述第一气氛包含氧气。较佳的,所述第一气氛还包含氢气,在所述第一气氛中,所述氧气和所述氢气的气体流量比例为(30%:70%)~(70%:30%),例如,所述氧气和所述氢气的气体流量比例为35%:65%;又如,所述氧气和所述氢气的气体流量比例为50%:50%;还如,所述氧气和所述氢气的气体流量比例为60%:40%。在本申请实施例中,所述第一气氛包含氧气和氢气,通过所述氢气的作用,能够提高所述氧气的分解,从而提高氧原子对于第一氧化层31a与半导体衬底30之间的界面的修复。
具体的,所述第一热退火处理的工艺条件包括:反应温度为700℃~1000℃;反应时间为75s~180s;反应压强为500Pa~1000Pa。例如,所述反应温度可以为750℃、反应时间可以为170s、反应压强为900Pa;又如,所述反应温度可以为800℃、反应时间可以为150s、反应压强为800Pa;还如,所述反应温度可以为900℃、反应时间可以为100s、反应压强可以为800Pa等。
接着,在所述第一氧化层31a上形成氮化层31b。优选的,在第三气氛下,对所述第一氧化层31a执行快速热处理,以在所述第一氧化层31a上形成氮化层31b,所述第三气氛包含氮原子。由于在包含氮原子的气氛下执行快速热处理以形成氮化层,极大的避免了氮原子对于半导体衬底30和第一氧化层31a之间的界面的破坏,也极大的避免了迁移率的降低。
具体的,所述第三气氛包含氨气和甲硅烷。在此,所述氮化层31b具体为氮化硅层。优选的,在所述第三气氛中,所述氨气和所述甲硅烷的气体流量比例为(5%:95%)~(20%:80%),例如,所述氨气和所述甲硅烷的气体流量比例为10%:90%;又如,所述氨气和所述甲硅烷的气体流量比例为15%:85%。
较佳的,所述快速热处理的工艺条件包括:反应温度为750℃~850℃;反应时间为30s~120s。例如,所述反应温度为780℃、反应时间为100s;又如,所述反应温度为820℃、反应时间为80s等。在本申请实施例中,在包含氮原子的气氛下执行快速热处理以形成氮化层31b,通过对反应温度和反应时间的控制,极大的避免了氮原子对于半导体衬底30和第一氧化层31a之间的界面的破坏,也即极大的避免了迁移率的降低。
接着,在所述氮化层31b上形成第二氧化层31c。所述第二氧化层31c具体可通过高温氧化工艺(High Temperature Oxidation,HTO)或者原位水蒸气产生法(In-suit StreamGeneration,ISSG)等工艺形成。在此,所形成的第二氧化层31c为氧化硅层。进一步的,所述第二氧化层31c可以采用与所述第一氧化层31a相同的工艺形成。
在本申请实施例中,所述栅介质层的形成方法还包括:在第二气氛下,对所述第一氧化层31a和所述第二氧化层31c执行第二热退火处理,所述第二气氛包含氧气。通过包含氧气气氛下的第二热退火处理,能够进一步修复半导体衬底30和第一氧化层31a之间的界面,从而使得半导体衬底30和第一氧化层31a之间的界面具有很好的连续性与平整性,提高了迁移率。特别的,所述第二热退火处理是在快速热处理形成氮化层31b后执行,其能够对快速热处理形成氮化层31b过程中对半导体衬底30和第一氧化层31a之间的界面破坏起到很好的修复作用。
优选的,所述第二气氛还包含氮气,在所述第二气氛中,所述氧气和所述氮气的气体流量比例为(50%:50%)~(90%:10%),例如,所述氧气和所述氮气的气体流量比例为60%:40%;又如,所述氧气和所述氮气的气体流量比例为75%:25%。在此,所述第二气氛包含氧气和氮气,可以避免杂质原子的引入,提高所形成的栅介质层的质量与可靠性。
较佳的,所述第二热退火处理的工艺条件包括:反应温度为350℃~550℃;反应时间为100s~300s。例如,所述反应温度为400℃、反应时间为250s;又如,所述反应温度为500℃、反应时间为150s等。
通过上述工艺后便得到了栅介质层31,所述栅介质层31包括第一氧化层31a、位于所述第一氧化层31a上的氮化层31b及位于所述氮化层31b上的第二氧化层31c。较佳的,所述第一氧化层的厚度为2埃~20埃;所述氮化层的厚度为2埃~20埃;所述第二氧化层的厚度为2埃~20埃。
接着,可在所述栅介质层31上形成栅极32。优选的,所述栅极32的材料为多晶硅,所述栅极32可以通过沉积工艺形成,例如,低压化学气相沉积工艺(LPCVD)或等离子体增强沉积工艺(PECVD)等。
在本申请实施例中,通过在形成第一氧化层后,在包含氧气的气氛下执行退火处理,在形成第二氧化层后,又在包含氧气的气氛下执行退火处理,从而通过两次在包含氧气的气氛下执行退火处理以对半导体衬底和第一氧化层之间的界面进行了很好的修复,即使得半导体衬底和第一氧化层之间的界面具有很好的连续性与平整性,提高了迁移率。进一步的,在包含氮原子的气氛下执行快速热处理以形成氮化层,极大的避免了氮原子对于半导体衬底和第一氧化层之间的界面的破坏,也即极大的避免了迁移率的降低。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (14)

1.一种栅介质层的形成方法,其特征在于,所述栅介质层的形成方法包括:
在半导体衬底表面形成第一氧化层;
在第一气氛下,对所述第一氧化层执行第一热退火处理,所述第一气氛包含氧气且不含氮原子;
在所述第一氧化层上形成氮化层;
在所述氮化层上形成第二氧化层;
在第二气氛下,对所述第一氧化层和所述第二氧化层执行第二热退火处理,所述第二气氛包含氧气,所述第二热退火处理的温度为350℃~550℃,所述第一热退火处理的温度大于所述第二热退火处理的温度。
2.如权利要求1所述的栅介质层的形成方法,其特征在于,通过原位水蒸气产生法在半导体衬底上形成第一氧化层。
3.如权利要求2所述的栅介质层的形成方法,其特征在于,所述原位水蒸气产生法的工艺条件包括:
反应气氛包含氢气和氧气;
反应温度为900℃~1200℃;
反应时间为30s~100s;
反应压强为600Pa~2000Pa。
4.如权利要求3所述的栅介质层的形成方法,其特征在于,在所述反应气氛中,所述氢气和所述氧气的气体流量比例为(10%:90%)~(35%:65%)。
5.如权利要求1所述的栅介质层的形成方法,其特征在于,所述第一气氛还包含氢气,在所述第一气氛中,所述氧气和所述氢气的气体流量比例为(30%:70%)~(70%:30%)。
6.如权利要求5所述的栅介质层的形成方法,其特征在于,所述第一热退火处理的工艺条件包括:
反应温度为700℃~1000℃;
反应时间为75s~180s;
反应压强为500Pa~1000Pa。
7.如权利要求1所述的栅介质层的形成方法,其特征在于,在所述第一氧化层上形成氮化层包括:在第三气氛下,对所述第一氧化层执行快速热处理,以在所述第一氧化层上形成氮化层,所述第三气氛包含氮原子。
8.如权利要求7所述的栅介质层的形成方法,其特征在于,所述第三气氛包含氨气和甲硅烷。
9.如权利要求8所述的栅介质层的形成方法,其特征在于,在所述第三气氛中,所述氨气和所述甲硅烷的气体流量比例为(5%:95%)~(20%:80%)。
10.如权利要求9所述的栅介质层的形成方法,其特征在于,所述快速热处理的工艺条件包括:
反应温度为750℃~850℃;
反应时间为30s~120s。
11.如权利要求1所述的栅介质层的形成方法,其特征在于,通过原位水蒸气产生法在所述氮化层上形成第二氧化层。
12.如权利要求1所述的栅介质层的形成方法,其特征在于,所述第二气氛还包含氮气,在所述第二气氛中,所述氧气和所述氮气的气体流量比例为(50%:50%)~(90%:10%)。
13.如权利要求12所述的栅介质层的形成方法,其特征在于,所述第二热退火处理的工艺条件包括:
反应时间为100s~300s。
14.如权利要求1~13中任一项所述的栅介质层的形成方法,其特征在于,所述第一氧化层的厚度为2埃~20埃;所述氮化层的厚度为2埃~20埃;所述第二氧化层的厚度为2埃~20埃。
CN201710420158.8A 2017-06-06 2017-06-06 栅介质层的形成方法 Active CN109003879B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710420158.8A CN109003879B (zh) 2017-06-06 2017-06-06 栅介质层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710420158.8A CN109003879B (zh) 2017-06-06 2017-06-06 栅介质层的形成方法

Publications (2)

Publication Number Publication Date
CN109003879A CN109003879A (zh) 2018-12-14
CN109003879B true CN109003879B (zh) 2021-03-19

Family

ID=64573006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710420158.8A Active CN109003879B (zh) 2017-06-06 2017-06-06 栅介质层的形成方法

Country Status (1)

Country Link
CN (1) CN109003879B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378703A (zh) * 1999-10-25 2002-11-06 先进微装置公司 用于电可擦可编程只读存储器的高温氧化物沉积方法
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
CN1553481A (zh) * 2003-05-27 2004-12-08 矽统科技股份有限公司 闸极介电层的制作方法
CN101208782A (zh) * 2005-06-27 2008-06-25 应用材料股份有限公司 用于等离子氮化栅极介电层的氮化后二阶段退火的方法
CN101393861A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
CN101770989A (zh) * 2008-12-30 2010-07-07 华邦电子股份有限公司 半导体结构的形成方法
CN102005415A (zh) * 2009-09-03 2011-04-06 上海华虹Nec电子有限公司 提高sonos闪存器件可靠性的方法
CN102683292A (zh) * 2012-05-28 2012-09-19 上海华力微电子有限公司 嵌入式硅纳米晶sonos器件制造方法
US20120282755A1 (en) * 2011-05-04 2012-11-08 Young-Ho Yang Method for fabricating nonvolatile memory device
CN103681859A (zh) * 2013-08-27 2014-03-26 厦门天睿电子有限公司 一种碳化硅半导体器件及其制作方法
CN103855035A (zh) * 2014-03-27 2014-06-11 上海华力微电子有限公司 一种制备栅介质层的设备
CN104769721A (zh) * 2012-07-01 2015-07-08 赛普拉斯半导体公司 Sonos ono 叠层改进
CN105336596A (zh) * 2015-09-27 2016-02-17 上海华力微电子有限公司 一种高介电常数界面层的制备方法
US20160196971A1 (en) * 2015-01-04 2016-07-07 United Microelectronics Corp. Method of forming gate dielectric layer for mos transistor
CN106471615A (zh) * 2015-03-09 2017-03-01 赛普拉斯半导体公司 Ono堆叠形成方法
CN106653761A (zh) * 2009-04-10 2017-05-10 赛普拉斯半导体公司 含多层氧氮化物层的氧化物‑氮化物‑氧化物堆栈

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378703A (zh) * 1999-10-25 2002-11-06 先进微装置公司 用于电可擦可编程只读存储器的高温氧化物沉积方法
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
CN1553481A (zh) * 2003-05-27 2004-12-08 矽统科技股份有限公司 闸极介电层的制作方法
CN101208782A (zh) * 2005-06-27 2008-06-25 应用材料股份有限公司 用于等离子氮化栅极介电层的氮化后二阶段退火的方法
CN101393861A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
CN101770989A (zh) * 2008-12-30 2010-07-07 华邦电子股份有限公司 半导体结构的形成方法
CN106653761A (zh) * 2009-04-10 2017-05-10 赛普拉斯半导体公司 含多层氧氮化物层的氧化物‑氮化物‑氧化物堆栈
CN102005415A (zh) * 2009-09-03 2011-04-06 上海华虹Nec电子有限公司 提高sonos闪存器件可靠性的方法
US20120282755A1 (en) * 2011-05-04 2012-11-08 Young-Ho Yang Method for fabricating nonvolatile memory device
CN102683292A (zh) * 2012-05-28 2012-09-19 上海华力微电子有限公司 嵌入式硅纳米晶sonos器件制造方法
CN104769721A (zh) * 2012-07-01 2015-07-08 赛普拉斯半导体公司 Sonos ono 叠层改进
CN103681859A (zh) * 2013-08-27 2014-03-26 厦门天睿电子有限公司 一种碳化硅半导体器件及其制作方法
CN103855035A (zh) * 2014-03-27 2014-06-11 上海华力微电子有限公司 一种制备栅介质层的设备
US20160196971A1 (en) * 2015-01-04 2016-07-07 United Microelectronics Corp. Method of forming gate dielectric layer for mos transistor
CN106471615A (zh) * 2015-03-09 2017-03-01 赛普拉斯半导体公司 Ono堆叠形成方法
CN105336596A (zh) * 2015-09-27 2016-02-17 上海华力微电子有限公司 一种高介电常数界面层的制备方法

Also Published As

Publication number Publication date
CN109003879A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
JP5072837B2 (ja) プラズマ窒化したゲート誘電体を2段階式で窒化後アニーリングするための改善された製造方法
CN1312737C (zh) 制作栅极介电层的方法
CN102498561B (zh) 半导体装置的制造方法
US20160013051A1 (en) Semiconductor device and related manufacturing method
JP5283833B2 (ja) 半導体装置の製造方法
CN107104144B (zh) 半导体装置及其制造方法
JP2005093865A (ja) 半導体装置の製造方法
US20060160306A1 (en) Method for forming trench gate dielectric layer
CN109003879B (zh) 栅介质层的形成方法
CN113035951A (zh) 一种mosfet结构及其制备方法和应用
CN104091780A (zh) 自对准sti的形成方法
CN100461342C (zh) 沟槽式栅介电层的形成方法
KR100788361B1 (ko) 모스펫 소자의 형성 방법
CN102760658B (zh) 闸介电层的制作方法
US8741784B2 (en) Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device
JP7774313B2 (ja) SiC半導体素子の製造方法及びSiCMOSFET
JP3826792B2 (ja) 半導体装置の製造方法
KR100543209B1 (ko) Sonos 구조를 갖는 트랜지스터 제조 방법
JPWO2005074037A1 (ja) 半導体装置の製造方法
JP2022094904A (ja) 薄膜形成方法及び装置
JPH07335876A (ja) ゲート絶縁膜の形成方法
CN102222645B (zh) 制作快闪存储器元件的方法
JP2008078253A (ja) 半導体装置の製造方法
KR101085626B1 (ko) 플래시 메모리 소자의 형성방법
JP5076674B2 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant