CN108987356A - 半导体封装结构 - Google Patents

Abstract

提供半导体封装结构，半导体封装结构包含芯片结构，半导体封装结构包含第一导电结构位于芯片结构上方，第一导电结构电性连接至芯片结构，第一导电结构包含第一过渡层位于芯片结构上方以及第一导电层位于第一过渡层上，第一导电层大致由双晶铜制成。

Description

半导体封装结构

技术领域

本公开实施例涉及半导体技术，且特别涉及半导体封装结构。

背景技术

半导体集成电路(integrated circuit，IC)工业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。然而，这些进步增加了加工与制造集成电路的复杂性。

在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的组件(或线路))缩小。此元件尺寸微缩化的工艺一般来说具有增加生产效率与降低相关费用的益处。

然而，由于部件(feature)尺寸持续缩减，制造工艺持续变的更加难以实施。因此，形成越来越小的尺寸的可靠的半导体装置是个挑战。

发明内容

在一些实施例中，提供半导体封装结构，半导体封装结构包含芯片结构；以及第一导电结构，位于芯片结构上方，其中第一导电结构电性连接至芯片结构并包含第一过渡层，位于芯片结构上方；及第一导电层，位于第一过渡层上，第一导电层大致由双晶铜制成。

在一些其他实施例中，提供半导体封装结构，半导体封装结构包含芯片结构；模封层，围绕芯片结构；导通孔结构，穿透模封层；以及重布线结构，位于导通孔结构和模封层上方，其中重布线结构连接至导通孔结构并包含第一过渡层，及第一导电层，位于第一过渡层上方，第一导电层大致由双晶铜制成。

在一些其他实施例中，提供半导体封装结构的形成方法，此方法包含提供芯片结构和围绕芯片结构的模封层，实施脉冲电镀工艺于芯片结构和模封层上方，以形成过渡层于芯片结构和模封层上方，其中过渡层包含双晶铜，且在过渡层中的第一双晶铜体积百分比朝远离芯片结构和模封层的方向增加；以及实施直流电镀工艺于过渡层上，以形成第一导电层于过渡层上方，其中第一导电层大致由双晶铜制成，且过渡层和第一导电层共同形成第一导线。

附图说明

根据以下的详细说明并配合所附附图可以更加理解本公开实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1A-图1P为依据一些实施例的形成半导体封装结构的工艺的各种阶段的剖面示意图。

图1I-1为依据一些实施例的图1I中的两条导线、芯片结构的角落部分、介电层的一部分以及模封层的上视图。

图1I-2为依据一些实施例的图1I的区域A的放大图。

图1J-1为依据一些实施例的图1J的区域B的放大图。

图1J-2为依据一些实施例的图1J中的导线、介电层的一部分以及芯片结构的上视图。

图2为依据一些实施例的半导体封装结构的剖面示意图。

图3为依据一些实施例的半导体封装结构的剖面示意图。

图4为依据一些实施例的半导体封装结构的剖面示意图。

图5为依据一些实施例的半导体封装结构的剖面示意图。

图6为依据一些实施例的形成半导体封装结构的流程图。

图7为依据一些实施例的半导体封装结构的剖面示意图。

附图标记说明：

110 承载基板

120、240、A1、A2 粘着层

130 缓冲层

132、262、264、282、312、332 开口

140、276、278、296、298、1130、1140 导电层

150、273 掩模层

152 通孔

160 导电柱

170、410、420 芯片

172 前表面

174 背面

180、230、260、280、310、330、432 介电层

210、340、436、438 导电垫

220 互连结构

250、450 模封层

270、290、320 线路层

272、292、1110 籽晶层

273a 沟槽

274、294、1120 过渡层

276a、278a、296a、298a、1130a、1140a 顶表面

279、299、442、444 导线

350、460 导电凸块

360 框架

400 芯片封装体

430 基底

432a、432b 表面

434、P、P1 导通孔结构

500、600、700、800、900、1100 半导体封装结构

510 底部填充层

1010、1020、1030 步骤

A、B 区域

C 芯片结构

C1 角落部分

I 界面

R 重布线结构

T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14 厚度

V 方向

具体实施方式

要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。

再者，为了方便描述附图中一元件或部件与另一(复数)元件或(复数)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。应当理解的是，可提供额外的操作于本公开实施例的方法之前、本公开实施例的方法中和本公开实施例的方法之后，且在本公开实施例的方法的其他实施例中，可取代或消除所述的一些操作。

也可包含其他部件和工艺，举例来说，可包含测试结构来帮助三维(3D)封装或三维集成电路(3DIC)装置的验证测试。举例来说，测试结构可包含形成于重布线层中或基底上的测试垫，以允许三维封装或三维集成电路的测试、探针及/或探针卡和类似物的使用。可实施验证测试于中间结构和最终结构。此外，此处公开的结构和方法可与包含良好晶粒的中间验证(intermediate verification)的测试方法结合使用，以增加产率并降低成本。

图1A-图1P为依据一些实施例的形成半导体封装结构的工艺的各种阶段的剖面示意图。图6为依据一些实施例的形成半导体封装结构的流程图。依据一些实施例，如图1A所示，提供承载基板110。依据一些实施例，配置承载基板110以在后续工艺步骤期间提供机械性和结构性支撑。依据一些实施例，承载基板110包含玻璃、氧化硅、氧化铝、金属、前述的组合及/或类似材料。依据一些实施例，承载基板110包含金属框架。

依据一些实施例，如图1A所示，粘着层120形成于承载基板110上方。依据一些实施例，粘着层120包含任何合适的粘着材料，例如紫外(ultraviolet)胶或光热转换(Light-to-Heat Conversion，LTHC)胶，其当暴露于紫外光或激光时会失去其粘着性质。粘着层120通过使用压合工艺、旋涂工艺、印刷工艺或其他合适的工艺形成。

依据一些实施例，如图1A所示，缓冲层130形成于粘着层120上方。依据一些实施例，配置缓冲层130以在后续工艺期间提供接合的结构支撑以及帮助减少晶粒偏移。依据一些实施例，缓冲层130包含聚合物材料，例如聚苯并恶唑(polybenzoxazole，PBO)、聚酰亚胺或环氧树脂。依据一些实施例，缓冲层130通过使用旋涂工艺、化学气相沉积工艺、压合工艺或印刷工艺形成。

依据一些实施例，如图1A所示，导电层140形成于缓冲层130上方。在一些实施例中，不形成缓冲层130，且导电层140形成于粘着层120上。导电层140包含铜、钛、前述的组合或其他合适的导电材料。依据一些实施例，导电层140通过使用物理气相沉积工艺或化学气相沉积工艺形成。

依据一些实施例，如图1B所示，掩模层150形成于导电层140上方。依据一些实施例，掩模层150具有通孔152暴露导电层140的一部分。掩模层150包含光致抗蚀剂材料或其他合适的材料。

依据一些实施例，如图1C所示，导电柱160形成于通孔152中。依据一些实施例，导电柱160也被称为导电结构。导电柱160包含铜或其他合适的导电材料。

依据一些实施例，导电柱160的形成包含实施电镀工艺。在一些其他实施例中，不形成导电层140，且导电柱160的形成包含实施沉积工艺和平坦化工艺。

依据一些实施例，如图1D所示，移除掩模层150。依据一些实施例，通过将掩模层150浸泡于化学溶液中来移除掩模层150。举例来说，化学溶液包含乳酸乙酯(ethyllactate)、苯甲醚(anisole)、乙酸异戊酯(methyl butyl acetate)、乙酸正戊酯(amylacetate)及/或重氮基光活性化合物(diazo photoactive compound)。

依据一些实施例，如图1D所示，移除不被导电柱160覆盖的导电层140。依据一些实施例，在移除工艺之后，导电柱160以及其下余留的导电层140也被称为导通孔结构P。依据一些实施例，此移除工艺包含湿蚀刻工艺或干蚀刻工艺。

依据一些实施例，如图1E所示，芯片结构C设置于缓冲层130上方(附图仅显示一个芯片结构)。为了简洁起见，图1E仅显示一个芯片结构C。依据一些实施例，每一芯片结构C包含芯片170。依据一些实施例，每一芯片结构C还包括介电层180、导电垫210、互连结构220和介电层230。

依据一些实施例，如图1E所示，芯片170设置于缓冲层130上方。依据一些实施例，芯片170也被称为半导体基底、系统单芯片(system-on-Chip，SoC)、逻辑晶粒或存储器晶粒。在一些实施例中，芯片170由至少一半导体材料制成，例如硅或其他合适的半导体材料。

依据一些实施例，芯片170具有前表面172和相对于前表面172的背面174。在一些实施例中，主动元件(例如晶体管、二极管或类似物)及/或被动元件(例如电阻、电容、电感或类似物)形成于前表面172或芯片170中并邻近前表面172。

依据一些实施例，如图1E所示，在每一芯片结构C中，介电层180形成于芯片170上方。依据一些实施例，导电垫210形成于介电层180中。依据一些实施例，导电垫210电性连接至形成于芯片170中或芯片170上方的装置(未显示)。

依据一些实施例，如图1E所示，互连结构220形成于对应的导电垫210上方。依据一些实施例，互连结构220包含导电柱或导电凸块。依据一些实施例，互连结构220也被称为导电部件。依据一些实施例，如图1E所示，介电层230形成于介电层180上方并围绕互连结构220。

依据一些实施例，如图1E所示，粘着层240位于缓冲层130与芯片170之间，以将芯片170接合至缓冲层130。依据一些实施例，粘着层240由绝缘材料制成，例如聚合物材料。在一些实施例中，粘着层240为晶粒附接膜。在一些实施例中，不形成缓冲层130，且有着粘着层240在背面174上的芯片170直接设置于粘着层120上方。

依据一些实施例，如图1F所示，模封层250形成于缓冲层130上方，以覆盖导通孔结构P、芯片结构C和粘着层240。在一些实施例中，模封层250也被称为模塑化合物层。依据一些实施例，模封层250包含聚合物材料。依据一些实施例，模封层250通过使用成型工艺、点胶工艺或印刷工艺形成。

依据一些实施例，如图1G所示，移除模封层250的顶部。依据一些实施例，此移除工艺包含化学机械研磨工艺。依据一些实施例，在移除工艺之后，模封层250围绕暴露出顶表面的芯片结构C和导通孔结构P(图6的步骤1010)。

依据一些实施例，如图1G所示，介电层260形成于模封层250和芯片结构C上方。依据一些实施例，介电层260直接接触模封层250和芯片结构C。

依据一些实施例，介电层260具有开口262和264。依据一些实施例，开口262对应地暴露出互连结构220。依据一些实施例，开口264对应地暴露出导通孔结构P。依据一些实施例，介电层260包含氧化物(例如氧化硅)或聚合物材料。

依据一些实施例，如图1H所示，籽晶层272顺应性地形成于介电层260、互连结构220和导通孔结构P上方。依据一些实施例，籽晶层272直接接触介电层260、互连结构220和导通孔结构P。

依据一些实施例，籽晶层272的形成包含实施物理气相沉积工艺，以沉积钛层(未显示)于介电层260、互连结构220和导电柱160上方，以及实施物理气相沉积工艺，以沉积铜层(未显示)于钛层上方。

依据一些实施例，如图1H所示，掩模层273形成于籽晶层272上方。依据一些实施例，掩模层273具有沟槽273a。依据一些实施例，沟槽273a暴露出在互连结构220和导电柱160上方的籽晶层272。依据一些实施例，沟槽273a更暴露出互连结构220与导电柱160之间的籽晶层272。

依据一些实施例，配置掩模层273以定义介电层260上方的线路层。依据一些实施例，掩模层273包含聚合物材料。依据一些实施例，掩模层273通过使用光光刻工艺形成。

依据一些实施例，如图1H所示，过渡层274形成于通过沟槽273a暴露出的籽晶层272上方。在一些实施例中，过渡层274直接接触籽晶层272。在一些实施例中，过渡层274顺应性地覆盖通过沟槽273a暴露出的籽晶层272。

依据一些实施例，过渡层274包含双晶(twinned)铜和非双晶(non-twinned)铜。依据一些实施例，过渡层274包含双晶铜晶粒和非双晶铜晶粒。双晶铜也被称为纳米挛晶铜或纳米双晶铜。

依据一些实施例，材料中双晶的术语代表有着镜面对称关系的两个晶体。依据一些实施例，非双晶铜也被称为非挛晶铜。依据一些实施例，双晶铜包含(111)取向的双晶铜。

在一些实施例中，在过渡层274中的双晶铜体积百分比沿远离芯片结构C、模封层250和导电柱160的方向V增加。在一些实施例中，在过渡层274中的双晶铜体积百分比沿方向V持续地增加。依据一些实施例，过渡层274的形成包含实施脉冲电镀(pulseelectroplating)工艺于籽晶层272上，以形成过渡层274(图6的步骤1020)。

依据一些实施例，过渡层274的形成使用电镀溶液。电镀溶液包含硫酸铜、甲基磺酸盐及/或氯离子。依据一些实施例，电镀溶液还包括有机酸(例如甲基磺酸)、明胶或前述的混合物。

依据一些实施例，如图1H所示，导电层276直接形成于过渡层274上。依据一些实施例，导电层276大致由双晶铜制成。依据一些实施例，导电层276包含双晶铜晶粒。在一些实施例中，“大致由…制成”的术语意味着在整个导电层276中的平均双晶铜体积百分比大于90％。

在一些实施例中，在整个导电层276中的平均双晶铜体积百分比的范围从约95％至约99.9％。在导电层276中的平均双晶铜体积百分比可通过使用电子背向散射绕射(electron back-scatter diffraction，EBSD)分析系统或其他合适的分析系统得出。依据一些实施例，双晶铜包含(111)取向的双晶铜。

依据一些实施例，导电层276的形成包含实施直流电镀工艺于过渡层274上，以形成导电层276于过渡层274上(图6的步骤1030)。依据一些实施例，导电层276的形成使用电镀溶液。

电镀溶液包含硫酸铜、甲基磺酸盐及/或氯离子。依据一些实施例，电镀溶液还包括有机酸(例如甲基磺酸)、明胶或前述的混合物。

在一些实施例中，过渡层274和导电层276的形成使用相同的电镀溶液。在一些实施例中，在相同的镀槽中实施过渡层274和导电层276的形成。

依据一些实施例，如图1H所示，导电层278形成于导电层276上方。依据一些实施例，导电层276直接接触导电层278和过渡层274。

在一些实施例中，导电层278的顶表面278a的平均粗糙度小于导电层276的顶表面276a的平均粗糙度。导电层278包含铜或其他合适的导电材料。导电层278也可被称为亮铜层。导电层278的平滑的顶表面278a具有好的光反射性，因此，导电层278改善了后续光光刻工艺的光光刻对位准确度。

依据一些实施例，导电层278通过使用直流电镀工艺形成。依据一些实施例，形成导电层278使用的电镀溶液不同于形成导电层276和过渡层274使用的电镀溶液。

依据一些实施例，如图1I所示，移除掩模层273。依据一些实施例，如图1I所示，移除原先在掩模层273下方的籽晶层272。依据一些实施例，籽晶层272通过使用蚀刻工艺移除。

依据一些实施例，在此阶段，过渡层274和导电层276共同形成导线279。依据一些实施例，导线279也被称为导电结构或重布线结构。依据一些实施例，在过渡层274中的双晶铜体积百分比朝导电层278的方向增加。依据一些实施例，导线279还包括籽晶层272和导电层278。依据一些实施例，这些导线279共同形成线路层270。依据一些实施例，导线279也被称为导电结构。

依据一些实施例，导线279电性连接至导通孔结构P和芯片结构C的互连结构220。依据一些实施例，芯片结构C与模封层250之间具有界面I(或边界)。依据一些实施例，导线279延伸跨过界面I。

芯片结构C和模封层250具有不同的热膨胀系数，其可在后续的退火工艺期间在界面I上的导线279中引起热应力。由于双晶铜具有大于非双晶铜的杨氏系数(Young’smodulus)和抗拉伸强度，因此双晶铜可承受较大的应力。因此，导电层276中的双晶铜可防止导线279破裂。因此，改善了导线279的产率。

图1I-1为依据一些实施例的图1I中的两条导线279、芯片结构C的角落部分、介电层260的一部分以及模封层250的上视图。依据一些实施例，如图1I-1和图1I-2所示，芯片结构C具有角落部分C1。依据一些实施例，导线279延伸跨过角落部分C1与模封层250之间的界面I。

角落部分C1与模封层250之间的界面I相较于芯片结构C和模封层250的其他部分可引起更多的热应力。由于双晶铜可承受较大的应力，因此无须避免在角落部分C1与模封层250之间的界面I上方形成导线279。因此，可增加布局弹性和布局面积。

图1I-2为依据一些实施例的图1I的区域A的放大图。依据一些实施例，如图1I和图1I-2所示，导电层276的厚度T1大于过渡层274的厚度T2。依据一些实施例，导电层276的厚度T1大于导电层278的厚度T3。依据一些实施例，导电层276的厚度T1大于籽晶层272的厚度T4。

依据一些实施例，厚度T1在约0.5μm至约10μm的范围内。依据一些实施例，厚度T2在约0.05μm至约0.5μm的范围内。依据一些实施例，厚度T3在约0.3μm至约0.5μm的范围内。

在一些实施例中，在导电层276中双晶铜的平均体积百分比大于在过渡层274中双晶铜的平均体积百分比。在一些实施例中，在导电层276中双晶铜的平均体积百分比大于在导电层278中双晶铜的平均体积百分比。

依据一些实施例，如图1J所示，图1G-1I的工艺再次地实施于介电层260和线路层270上方，以形成介电层280和线路层290。依据一些实施例，介电层280形成于介电层260和线路层270上方。依据一些实施例，介电层280具有开口282。依据一些实施例，开口282暴露出线路层270的一部分。

依据一些实施例，线路层290形成于介电层280上方。依据一些实施例，线路层290延伸进入开口282中，以电性连接至线路层270。依据一些实施例，线路层290包含导线299。依据一些实施例，导线299也被称为导电结构或重布线结构。

图1J-2为依据一些实施例的图1J中的导线279和299、介电层280的一部分以及芯片结构C的上视图。如图1J和图1J-2所示，导线279的平均线宽小于导线299的平均线宽。依据一些实施例，导线279的平均线宽小于约10μm。依据一些实施例，导线299直接接触导线279。

依据一些实施例，每一导线299包含籽晶层292、过渡层294和导电层296和298。依据一些实施例，籽晶层292、过渡层294和导电层296和298依序地堆叠在介电层280和暴露的线路层270上。

依据一些实施例，籽晶层292、过渡层294和导电层296和298的结构、材料以及形成方法分别相同或类似于籽晶层272、过渡层274和导电层276和278。

依据一些实施例，籽晶层292顺应性地形成于介电层280和暴露的线路层270上方。依据一些实施例，籽晶层292直接接触介电层280和暴露的线路层270。

依据一些实施例，过渡层294顺应性地形成于籽晶层292上方。依据一些实施例，过渡层294包含双晶铜。依据一些实施例，双晶铜包含(111)取向的双晶铜。

在一些实施例中，在过渡层294中的双晶铜体积百分比朝导电层296的方向增加。在一些实施例中，在过渡层294中的双晶铜体积百分比朝导电层296的方向持续地增加。依据一些实施例，过渡层294的形成包含实施脉冲电镀工艺于籽晶层292上，以形成过渡层294。

依据一些实施例，导电层296直接形成于过渡层294上。依据一些实施例，导电层296大致由双晶铜制成。在一些实施例中，“大致由…制成”的术语意味着在整个导电层296中的平均双晶铜体积百分比大于90％。

在一些实施例中，在整个导电层296中的平均双晶铜体积百分比的范围从约95％至约99.9％。依据一些实施例，双晶铜包含(111)取向的双晶铜。

依据一些实施例，导电层296的形成包含实施直流电镀工艺于过渡层294上，以形成导电层296于过渡层294上。

在一些实施例中，过渡层294和导电层296的形成使用相同的电镀溶液。在一些实施例中，在相同的镀槽中实施过渡层294和导电层296的形成。

依据一些实施例，导电层298形成于导电层296上方。依据一些实施例，导电层296直接接触导电层298和过渡层294。

在一些实施例中，导电层298的顶表面298a的平均粗糙度小于导电层296的顶表面296a的平均粗糙度。导电层298包含铜或其他合适的导电材料。导电层298也可被称为亮铜层。

图1J-1为依据一些实施例的图1J的区域B的放大图。依据一些实施例，如图1J和图1J-1所示，导电层296的厚度T5大于过渡层294的厚度T6。依据一些实施例，导电层296的厚度T5大于导电层298的厚度T7。依据一些实施例，导电层296的厚度T5大于籽晶层292的厚度T8。

依据一些实施例，厚度T5在约0.5μm至约10μm的范围内。依据一些实施例，厚度T6在约0.05μm至约0.5μm的范围内。依据一些实施例，厚度T3在约0.3μm至约0.5μm的范围内。

在一些实施例中，在导电层296中双晶铜的平均体积百分比大于在过渡层294中双晶铜的平均体积百分比。在一些实施例中，在导电层296中双晶铜的平均体积百分比大于在导电层298中双晶铜的平均体积百分比。

依据一些实施例，如图1K所示，介电层310形成于介电层280和线路层290上方。依据一些实施例，介电层310具有开口312暴露出线路层290的一部分。

依据一些实施例，如图1K所示，线路层320形成于介电层310上方。依据一些实施例，线路层320也被称为导电结构或重布线结构。依据一些实施例，线路层320延伸进入开口312中，以电性连接并直接接触线路层290。

线路层320的形成方法包含形成籽晶层(未显示)于介电层310和暴露的线路层290上方，以及实施电镀工艺于籽晶层上方，以形成导电层(未显示)。依据一些实施例，线路层320包含导电材料，例如铜或铜合金(例如铜银合金、铜金合金或铜锡合金)。在一些其他实施例中，线路层320的形成方法相同于线路层270或290的形成方法。

依据一些实施例，如图1K所示，介电层330形成于介电层310和线路层320上方。依据一些实施例，介电层330具有开口332暴露出线路层320的一部分。

依据一些实施例，如图1K所示，导电垫340形成于介电层330和暴露的线路层320上方。依据一些实施例，导电垫340也被称为导电结构。导电垫340的形成方法包含形成籽晶层(未显示)于介电层330和暴露的线路层320上方，以及实施电镀工艺于籽晶层上方，以形成导电层(未显示)。

依据一些实施例，导电垫340包含金属或合金。依据一些实施例，导电垫340包含铜或铜合金，例如铜银合金、铜金合金或铜锡合金。

在一些其他实施例中，导电垫340的形成方法相同于线路层270或290的形成方法。依据一些实施例，线路层270、290和320、介电层280、310和330以及导电垫340共同形成重布线结构R。

依据一些实施例，如图1K所示，导电凸块350形成于导电垫340上方。导电凸块350包含锡(Sn)或其他合适的材料。依据一些实施例，导电凸块350的形成包含形成有着助焊剂的焊球于导电垫340上方并将焊球回焊(reflow)。

依据一些实施例，如图1L所示，将芯片结构C翻转并设置于框架360(或载板)上方。依据一些实施例，如图1L所示，移除承载基板110和粘着层120。

依据一些实施例，如图1M所示，移除缓冲层130的一部分，以形成开口132于缓冲层130中。依据一些实施例，开口132暴露出导通孔结构P。依据一些实施例，此移除工艺可为光光刻工艺、激光钻孔工艺或蚀刻工艺。在一些其他实施例中，完全地移除缓冲层130，以暴露出导通孔结构P。在一些实施例中(未显示)，不形成缓冲层130于承载基板110上方，且在移除承载基板110和粘着层120之后，直接暴露出导通孔结构P。

依据一些实施例，如图1N所示，芯片封装体400设置于芯片结构C和模封层250上方，以与导通孔结构P接合。依据一些实施例，每一芯片封装体400包含芯片410和420、基底430、导线442和444、模封层450以及导电凸块460。

依据一些实施例，芯片410和420设置于基底430上方。依据一些实施例，芯片410通过位于芯片410与基底430之间的粘着层A1接合至基底430。依据一些实施例，芯片420通过位于芯片420与芯片410之间的粘着层A2接合至芯片410。

依据一些实施例，基底430包含介电层432、导通孔结构434以及导电垫436和438。介电层432可具有彼此堆叠的介电膜(未显示)。依据一些实施例，介电层432具有相对的表面432a和432b。依据一些实施例，导通孔结构434穿过介电层432。

依据一些实施例，导电垫436位于表面432a上方。依据一些实施例，导电垫436位于对应的导通孔结构434上方，以电性连接至对应的导通孔结构434。

依据一些实施例，导电垫438位于表面432b上方。依据一些实施例，导电垫438位于对应的导通孔结构434下方，以电性连接至对应的导通孔结构434。

依据一些实施例，导线442物理及电性连接芯片410至导电垫436。依据一些实施例，导线444物理及电性连接芯片420至导电垫436。依据一些实施例，模封层450成型于芯片410和420、导线442和444以及基底430上方。

依据一些实施例，配置模封层450以保护芯片410和420以及导线442和444在后续工艺期间免受损坏和污染。依据一些实施例，模封层450包含聚合物材料。

图1N所示的芯片封装体400为一范例。芯片封装体400不限于图1N所示的芯片封装体400的类型。也就是说，芯片封装体400可为任何合适类型的芯片封装体。举例来说，芯片封装体400包含层迭封装(package-on-package，PoP)类型半导体封装体、多芯片堆叠封装体、包含芯片堆叠于基底上的芯片封装体、仅包含一芯片的芯片封装体或其他合适类型的芯片封装体。

依据一些实施例，导电凸块460连接导电垫438至导通孔结构P。依据一些实施例，导电凸块460穿透缓冲层130。依据一些实施例，导电凸块460在基底430与模封层250之间。

依据一些实施例，如图1N所示，底部填充(underfill)层510填充于基底430与缓冲层130之间。依据一些实施例，底部填充层510直接接触缓冲层130和基底430。依据一些实施例，底部填充层510围绕导电凸块460。依据一些实施例，底部填充层510包含聚合物材料。

依据一些实施例，如图1O所示，实施机械单切(singulation)工艺于底部填充层510、缓冲层130、模封层250和介电层310上方。依据一些实施例，机械单切工艺切割通过底部填充层510、缓冲层130、模封层250和介电层310，以形成独立的半导体封装结构500。依据一些实施例，如图1P所示，移除框架360(或载板)。

依据一些实施例，每一半导体封装结构500包含芯片封装体400、芯片结构C、模封层250、重布线结构R、导电凸块350和导通孔结构P。

图2为依据一些实施例的半导体封装结构的剖面示意图。依据一些实施例，如图2所示，半导体封装结构600相似于图1P的半导体封装结构500，除了半导体封装结构600不具有介电层260。因此，依据一些实施例，线路层270直接接触模封层250、芯片结构C和导通孔结构P。

图3为依据一些实施例的半导体封装结构的剖面示意图。依据一些实施例，如图3所示，半导体封装结构700相似于图1P的半导体封装结构500，除了半导体封装结构700的线路层270、290和320分别完全地填满整个开口262、264、282和312。

依据一些实施例，在开口262中以及开口262下方的导电层276较在开口262之外的导电层276厚。依据一些实施例，在开口282中以及开口282下方的导电层296较在开口282之外的导电层296厚。

也就是说，在开口262中以及开口262下方的导电层276的厚度T9大于在开口262之外的导电层276的厚度T10。在开口282中以及开口282下方的导电层296的厚度T11大于在开口282之外的导电层296的厚度T12。

图4为依据一些实施例的半导体封装结构的剖面示意图。依据一些实施例，如图4所示，半导体封装结构800相似于图3的半导体封装结构700，除了半导体封装结构800不具有介电层260。因此，依据一些实施例，线路层270直接接触模封层250、芯片结构C和导通孔结构P。

图5为依据一些实施例的半导体封装结构的剖面示意图。依据一些实施例，如图5所示，半导体封装结构900相似于图1P的半导体封装结构500，除了半导体封装结构900的线路层290的形成方法相同于图1K的线路层320的形成方法。线路层290由导电材料制成，例如铜或铜合金(例如铜银合金、铜金合金或铜锡合金)。

在一些实施例中，双晶铜不仅能够用于导线中，也可用于其他导电结构(例如导通孔结构)中。图7为依据一些实施例的半导体封装结构的剖面示意图。依据一些实施例，如图7所示，半导体封装结构1100相似于图1P的半导体封装结构500，除了半导体封装结构1100包含导通孔结构P1且不包含图1P的半导体封装结构500的导通孔结构P。

依据一些实施例，每一导通孔结构P1包含籽晶层1110、过渡层1120、导电层1130和导电层1140。依据一些实施例，依序地形成籽晶层1110、过渡层1120、导电层1130和导电层1140。

依据一些实施例，籽晶层1110、过渡层1120、导电层1130和导电层1140的形成方法和材料对应地相同或类似于图1P的半导体封装结构500的籽晶层272、过渡层274、导电层276和导电层278。

依据一些实施例，籽晶层1110包含钛层(未显示)和铜层(未显示)。在一些实施例中，籽晶层1110直接接触导电凸块460。依据一些实施例，过渡层1120直接接触籽晶层1110和导电层1130。依据一些实施例，过渡层1120包含双晶铜和非双晶铜。依据一些实施例，过渡层1120包含双晶铜晶粒和非双晶铜晶粒。

在一些实施例中，在过渡层1120中的双晶铜体积百分比朝导电层1130的方向增加。在一些实施例中，在过渡层1120中的双晶铜体积百分比朝导电层1130的方向持续地增加。依据一些实施例，过渡层1120的形成包含实施脉冲电镀工艺于籽晶层1110上，以形成过渡层1120。

依据一些实施例，导电层1130直接形成于过渡层1120上。依据一些实施例，导电层1130大致由双晶铜制成。依据一些实施例，导电层1130包含双晶铜晶粒。

在一些实施例中，在整个导电层1130中的平均双晶铜体积百分比的范围从约95％至约99.9％。在导电层1130中的平均双晶铜体积百分比可通过使用电子背向散射绕射(EBSD)分析系统或其他合适的分析系统得出。依据一些实施例，双晶铜包含(111)取向的双晶铜。在一些实施例中，导电层1130的厚度T13大于过渡层1120的厚度T14。

依据一些实施例，导电层1130的形成包含实施直流电镀工艺于过渡层1120上，以形成导电层1130于过渡层1120上。依据一些实施例，导电层1130的形成使用电镀溶液。在这些实施例中，电镀溶液包含硫酸铜、甲基磺酸盐及/或氯离子。依据一些实施例，电镀溶液可还包括有机酸(例如甲基磺酸)、明胶或前述的混合物。

在一些实施例中，过渡层1120和导电层1130的形成使用相同的电镀溶液。在一些实施例中，在相同的镀槽中实施过渡层1120和导电层1130的形成。

依据一些实施例，如图7所示，导电层1140形成于导电层1130上方。依据一些实施例，导电层1130直接接触导电层1140和过渡层1120。

在一些实施例中，导电层1140的顶表面1140a的平均粗糙度小于导电层1130的顶表面1130a的平均粗糙度。导电层1140包含铜或其他合适的导电材料。导电层1140也可被称为亮铜层。导电层1140的平滑的顶表面1140a具有好的光反射性，因此，导电层1140改善了实施在导电层1140上的光光刻工艺的光光刻对位准确度。

依据一些实施例，导电层1140通过使用直流电镀工艺形成。依据一些实施例，形成导电层1140使用的电镀溶液不同于形成导电层1130和过渡层1120使用的电镀溶液。

依据一些实施例，提供半导体封装结构及其形成方法。这些(用于形成半导体封装结构的)方法形成主要包含双晶铜的导线。由于双晶铜具有大于非双晶铜的杨氏系数和抗拉伸强度，因此双晶铜可承受较大的应力。因此，导线中的双晶铜可防止导线破裂。因此，改善了导线的产率。

依据一些实施例，提供半导体封装结构，半导体封装结构包含芯片结构。半导体封装结构包含第一导电结构位于芯片结构上方，第一导电结构电性连接至芯片结构。第一导电结构包含第一过渡层位于芯片结构上方以及第一导电层位于第一过渡层上，第一导电层大致由双晶铜制成。

在一些其他实施例中，其中在第一导电层中的双晶铜包含(111)取向的双晶铜。

在一些其他实施例中，上述半导体封装结构还包括第一介电层位于芯片结构上方，其中第一导电结构位于第一介电层上方并延伸穿透第一介电层，以电性连接至芯片结构，且第一介电层直接接触芯片结构和第一导电结构。

在一些其他实施例中，其中第一导电结构还包括第一籽晶层位于芯片结构与第一过渡层之间，其中第一籽晶层直接接触芯片结构和第一过渡层。

在一些其他实施例中，上述半导体封装结构还包括第二导电结构在第一导电结构上方并电性连接至第一导电结构，其中第二导电结构包含第二过渡层位于第一导电结构上方，以及第二导电层位于第二过渡层上，第二导电层大致由双晶铜制成。

在一些其他实施例中，其中第一导电结构和第二导电结构被配置为导线，且第一导电结构的第一平均线宽小于第二导电结构的第二平均线宽，且第二导电结构直接接触第一导电结构。

在一些其他实施例中，其中第一导电结构还包括第二导电层位于第一导电层上方，其中第二导电层的第一顶表面的第一平均粗糙度小于第一导电层的第二顶表面的第二平均粗糙度，且第一导电层的厚度大于第二导电层的厚度。

在一些其他实施例中，其中第一导电层直接接触第二导电层和第一过渡层。

在一些其他实施例中，其中第一过渡层包含双晶铜，且在第一过渡层中的双晶铜体积百分比朝第一导电层的方向增加。

在一些其他实施例中，其中第一导电层的厚度大于第一过渡层的厚度。

依据一些实施例，提供半导体封装结构，半导体封装结构包含芯片结构。半导体封装结构包含模封层围绕芯片结构。半导体封装结构包含导通孔结构穿透模封层。半导体封装结构包含重布线结构位于导通孔结构和模封层上方，重布线结构电性连接至导通孔结构，重布线结构包含第一过渡层及第一导电层位于第一过渡层上方，第一导电层大致由双晶铜制成。

在一些其他实施例中，其中导通孔结构包含第二过渡层以及第二导电层位于第二过渡层上方，第二导电层大致由双晶铜制成。

在一些其他实施例中，其中重布线结构还包括第二导电层位于第一导电层上方，其中在第一导电层中的第一平均双晶铜体积百分比大于在第二导电层中的第二平均双晶铜体积百分比。

在一些其他实施例中，其中第一导电层直接接触第二导电层和第一过渡层。

在一些其他实施例中，上述半导体封装结构还包括介电层直接接触芯片结构和模封层，其中重布线结构位于介电层上方并延伸穿透介电层，以电性连接至导通孔结构。

依据一些实施例，提供半导体封装结构的形成方法，此方法包含提供芯片结构和围绕芯片结构的模封层。此方法包含实施脉冲电镀工艺于芯片结构和模封层上方，以形成过渡层于芯片结构和模封层上方，过渡层包含双晶铜。在过渡层中的第一双晶铜体积百分比朝远离芯片结构和模封层的方向增加。此方法包含实施直流电镀工艺于过渡层上，以形成第一导电层于过渡层上方，第一导电层大致由双晶铜制成，过渡层和第一导电层共同形成第一导线。

在一些其他实施例中，其中芯片结构包含导电部件，且此方法还包括在形成过渡层之前，形成介电层于芯片结构和模封层上方，其中介电层具有开口暴露出芯片结构的导电部件，形成籽晶层于介电层和导电部件上方，形成掩模层于籽晶层上方，其中掩模层具有沟槽暴露出在导电部件上方的籽晶层的一部分，且过渡层形成于籽晶层的此部分上方，以及在形成第一导电层之后，移除掩模层和掩模层下方的籽晶层。

在一些其他实施例中，其中过渡层的形成和第一导电层的形成使用相同的电镀溶液且在相同的镀槽中实施。

在一些其他实施例中，上述方法还包括在形成第一导电层之后，形成第二导电层于第一导电层上方，其中第二导电层的第一顶表面的第一平均粗糙度小于第一导电层的第二顶表面的第二平均粗糙度。

在一些其他实施例中，其中过渡层的形成和第一导电层的形成使用第一电镀溶液，第二导电层的形成使用第二电镀溶液，且第一电镀溶液不同于第二电镀溶液。

前述内文概述了许多实施例的特征，使本领域技术人员可以从各个方面更佳地了解本公开实施例。本领域技术人员应可理解，且可轻易地以本公开实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本领域技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (1)

1.一种半导体封装结构，包括:

一芯片结构；以及

一第一导电结构，位于该芯片结构上方，其中该第一导电结构电性连接至该芯片结构并包括:

一第一过渡层，位于该芯片结构上方；及

一第一导电层，位于该第一过渡层上，该第一导电层大致由双晶铜制成。